架构师思想

以最重要贡献为阅读主线，结合官方获奖理由与代表作品，解释突破、机制与适用边界。贡献式展示按已核验研究逐批更新。

350 位人物 · 更新 2026-10-07

连接到投资判断

架构问题同样会出现在财报里：例如 HBM 供给约束背后的堆叠、良率与晶圆经济。查看技术 × 投资图 →

架构推理技能 · A1–A10

人物挑战卡中的技能编号指向下列可迁移能力。同一问题可以同时训练多项技能；编号不是人物排名，也不是熟练度评分。

查询各技能的代表人物

A1 假设挑战

Assumption Breaker

识别沿用自旧系统的假设，检验技术与负载变化是否使它失效。

核心提问：这个机制为什么必须存在？删除它会破坏哪项保证？

A2 交叉条件

Crossover Finder

将取舍写成同一比较边界下的量化关系，找出结论反转的位置。

核心提问：A 的完整成本何时低于 B？哪个变量最容易改变结论？

A3 瓶颈识别

Bottleneck Hunter

定位限制有效产出的资源，并判断优化后瓶颈会移到哪里。

核心提问：将这项资源翻倍，合格吞吐会翻倍吗？接下来什么先受限？

A4 局部性推理

Locality Thinker

分析时间、空间、NUMA 与状态局部性，核算数据移动和放置成本。

核心提问：应该把数据移到计算，还是把计算移到数据？完整搬运成本是多少？

A5 排队与尾延迟

Queueing & Tail Thinker

从利用率、突发、共享竞争与队列分析尾延迟，不用均值代替 SLO。

核心提问：平均延迟改善时，P99 是否仍可能恶化？哪条队列能证明原因？

A6 规模扩展

Scaling-Law Thinker

将机制从核心、服务器扩展到机架、集群与 fleet，检查增长规律和共享边界。

核心提问：规模扩大到 2×、10×，哪些成本按 N 或 N² 增长？什么先失效？

A7 PPA 与完整成本

PPA → TCO Thinker

把性能、功耗、面积连接到利用率、设施 MW 和每单位合格服务的完整成本。

核心提问：性能增加 5%、功耗增加 10%，在实际功率和 SLO 约束下值得部署吗？

A8 软硬件边界

HW/SW Boundary Thinker

比较硬件、ISA、固件、OS、编译器、运行时和应用的策略归属及实现代价。

核心提问：为什么必须新增硬件？软件方案能解决多少问题，代价和保证分别是什么？

A9 工作负载先行

Workload-First Architect

从真实任务、计数器和 trace 建模，用受控实验和生产诊断检验假设。

核心提问：哪个生产计数器或实验能证伪收益？哪类工作负载不会受益？

A10 产品判断

Product Architect

将架构收益连接到客户、SKU、采用成本、兼容性和是否值得交付。

核心提问：谁为这个特性付费？计入平台与迁移成本后，是否值得作为产品交付？

浏览人物目录

人物 × 技能对照

按本站挑战卡的关联标注查询各技能的代表人物。✓ 表示已关联；— 表示未标注，不代表人物没有这项能力。点击人物查看其思想与挑战卡，点击列标题查看技能说明。

显示 350 / 350 位人物

350 位人物与 A1–A10 技能的关联
人物主领域A1假设挑战A2交叉条件A3瓶颈识别A4局部性A5排队与尾延迟A6规模扩展A7PPA / TCOA8软硬件边界A9工作负载A10产品判断关联技能
John Hennessy基础方法、ISA 与系统抽象—✓✓————✓✓—A2 A3 A8 A9
David Patterson基础方法、ISA 与系统抽象—✓✓————✓✓—A2 A3 A8 A9
Gene M. Amdahl基础方法、ISA 与系统抽象—✓✓——✓————A2 A3 A6
Michael J. Flynn基础方法、ISA 与系统抽象✓—✓————✓——A1 A3 A8
Edward S. Davidson基础方法、ISA 与系统抽象✓✓✓————✓——A1 A2 A3 A8
Robert S. Barton基础方法、ISA 与系统抽象✓—————✓✓——A1 A7 A8
Maurice V. Wilkes基础方法、ISA 与系统抽象—✓——✓✓————A2 A5 A6
C. Gordon Bell基础方法、ISA 与系统抽象✓————✓—✓——A1 A6 A8
Frederick P. Brooks, Jr.基础方法、ISA 与系统抽象✓————✓—✓——A1 A6 A8
Wesley A. Clark基础方法、ISA 与系统抽象——✓————✓✓✓A3 A8 A9 A10
Charles P. (Chuck) Thacker基础方法、ISA 与系统抽象✓—✓————✓——A1 A3 A8
John H. Crawford基础方法、ISA 与系统抽象✓———✓✓————A1 A5 A6
Jim Keller基础方法、ISA 与系统抽象✓——————✓—✓A1 A8 A10
David “Dave” Ditzel基础方法、ISA 与系统抽象✓✓—————✓——A1 A2 A8
Mike Muller基础方法、ISA 与系统抽象✓——————✓—✓A1 A8 A10
Richard Grisenthwaite基础方法、ISA 与系统抽象✓——————✓—✓A1 A8 A10
Krste Asanović基础方法、ISA 与系统抽象✓——————✓—✓A1 A8 A10
Andrew Waterman基础方法、ISA 与系统抽象——✓———✓✓✓—A3 A7 A8 A9
Sophie Wilson基础方法、ISA 与系统抽象✓——————✓—✓A1 A8 A10
Richard Sites基础方法、ISA 与系统抽象✓————✓—✓——A1 A6 A8
Butler Lampson基础方法、ISA 与系统抽象✓——————✓—✓A1 A8 A10
Dave Jaggar基础方法、ISA 与系统抽象✓——✓———✓——A1 A4 A8
Stephen Morse基础方法、ISA 与系统抽象✓——————✓—✓A1 A8 A10
Bruce Ravenel基础方法、ISA 与系统抽象—✓—————✓—✓A2 A8 A10
Greg Favor基础方法、ISA 与系统抽象✓——————✓—✓A1 A8 A10
Kevin McGrath基础方法、ISA 与系统抽象✓——✓———✓——A1 A4 A8
Dave Christie基础方法、ISA 与系统抽象—✓—————✓—✓A2 A8 A10
Frank Soltis基础方法、ISA 与系统抽象✓——————✓—✓A1 A8 A10
Ivan Sutherland基础方法、ISA 与系统抽象✓——————✓—✓A1 A8 A10
Alan Kay基础方法、ISA 与系统抽象✓——————✓—✓A1 A8 A10
Douglas Engelbart基础方法、ISA 与系统抽象✓——————✓—✓A1 A8 A10
Keith Diefendorff基础方法、ISA 与系统抽象✓—————✓✓——A1 A7 A8
Andrew Herbert基础方法、ISA 与系统抽象✓——————✓—✓A1 A8 A10
John Mashey基础方法、ISA 与系统抽象——✓✓———✓——A3 A4 A8
James E. ThorntonCPU 微架构与工业实现—✓✓—✓—————A2 A3 A5
Robert M. TomasuloCPU 微架构与工业实现✓—✓————✓——A1 A3 A8
Yale PattCPU 微架构与工业实现—✓✓—✓——✓——A2 A3 A5 A8
James E. SmithCPU 微架构与工业实现—✓✓✓——————A2 A3 A4
Gurindar S. SohiCPU 微架构与工业实现—✓✓—✓——✓——A2 A3 A5 A8
André SeznecCPU 微架构与工业实现—✓✓———✓—✓—A2 A3 A7 A9
Susan EggersCPU 微架构与工业实现—✓✓—✓———✓—A2 A3 A5 A9
Joel S. EmerCPU 微架构与工业实现—✓✓—————✓—A2 A3 A9
Andrew “Andy” GlewCPU 微架构与工业实现✓—✓——✓————A1 A3 A6
Uri WeiserCPU 微架构与工业实现✓✓✓————✓——A1 A2 A3 A8
Robert P. ColwellCPU 微架构与工业实现✓✓✓————✓——A1 A2 A3 A8
Mike ClarkCPU 微架构与工业实现—✓✓———✓—✓—A2 A3 A7 A9
Gerard Williams IIICPU 微架构与工业实现——✓———✓——✓A3 A7 A10
Manu GulatiCPU 微架构与工业实现——✓———✓✓——A3 A7 A8
Peter GreenhalghCPU 微架构与工业实现—✓—✓——✓—✓—A2 A4 A7 A9
Mark PapermasterCPU 微架构与工业实现——————✓✓—✓A7 A8 A10
Rich WitekCPU 微架构与工业实现—✓✓————✓——A2 A3 A8
John EdmondsonCPU 微架构与工业实现——✓✓————✓—A3 A4 A9
Dirk MeyerCPU 微架构与工业实现——✓———✓✓——A3 A7 A8
Fred WeberCPU 微架构与工业实现——✓✓—✓————A3 A4 A6
Glenn HintonCPU 微架构与工业实现—✓✓———✓———A2 A3 A7
David PapworthCPU 微架构与工业实现——✓———✓✓——A3 A7 A8
Donald AlpertCPU 微架构与工业实现——————✓✓—✓A7 A8 A10
Marc TremblayCPU 微架构与工业实现—✓———✓—✓——A2 A6 A8
Lieven EeckhoutCPU 微架构与工业实现✓✓——————✓—A1 A2 A9
Tim SherwoodCPU 微架构与工业实现✓———————✓—A1 A9
Daniel A. JiménezCPU 微架构与工业实现—✓————✓—✓—A2 A7 A9
Mike FilippoCPU 微架构与工业实现——✓———✓—✓—A3 A7 A9
Fred PollackCPU 微架构与工业实现—✓————✓——✓A2 A7 A10
Les KohnCPU 微架构与工业实现——✓———✓—✓—A3 A7 A9
Simcha GochmanCPU 微架构与工业实现——✓———✓✓——A3 A7 A8
Belli KuttannaCPU 微架构与工业实现——✓———✓✓——A3 A7 A8
Per HammarlundCPU 微架构与工业实现—✓————✓✓——A2 A7 A8
Mike JohnsonCPU 微架构与工业实现—✓—✓———✓——A2 A4 A8
Suzanne PlummerCPU 微架构与工业实现✓—————✓✓——A1 A7 A8
Balaram SinharoyCPU 微架构与工业实现——✓✓—✓————A3 A4 A6
Brian ThomptoCPU 微架构与工业实现——✓———✓✓——A3 A7 A8
William StarkeCPU 微架构与工业实现—✓—✓—✓————A2 A4 A6
Jonathon EvansCPU 微架构与工业实现—✓—✓———✓——A2 A4 A8
Polychronis XekalakisCPU 微架构与工业实现✓—————✓—✓—A1 A7 A9
Ravi BhargavaCPU 微架构与工业实现—✓—✓———✓——A2 A4 A8
Brad CohenCPU 微架构与工业实现——✓———✓——✓A3 A7 A10
Mahesh SubramonyCPU 微架构与工业实现——✓———✓✓——A3 A7 A8
Magnus BruceCPU 微架构与工业实现—✓—✓———✓——A2 A4 A8
Rabin SugumarCPU 微架构与工业实现—✓—✓———✓——A2 A4 A8
Earl KillianCPU 微架构与工业实现—✓—✓———✓——A2 A4 A8
Bill DallyGPU、AI 与专用加速✓✓————✓———A1 A2 A7
Norman P. JouppiGPU、AI 与专用加速—✓✓———✓———A2 A3 A7
Stephen “Steve” KecklerGPU、AI 与专用加速——✓——✓✓———A3 A6 A7
Michael GarlandGPU、AI 与专用加速——✓✓————✓—A3 A4 A9
John NickollsGPU、AI 与专用加速—————✓—✓✓—A6 A8 A9
David KirkGPU、AI 与专用加速——✓————✓✓—A3 A8 A9
Stephen JonesGPU、AI 与专用加速——✓————✓✓—A3 A8 A9
Doug BurgerGPU、AI 与专用加速—✓✓————✓—✓A2 A3 A8 A10
Ian BrattGPU、AI 与专用加速—✓—✓———✓——A2 A4 A8
Jason CongGPU、AI 与专用加速—✓————✓✓——A2 A7 A8
Jim KahleGPU、AI 与专用加速——✓———✓✓——A3 A7 A8
Raja KoduriGPU、AI 与专用加速——✓————✓—✓A3 A8 A10
Ram SivaramakrishnanGPU、AI 与专用加速———✓✓——✓——A4 A5 A8
Cliff YoungGPU、AI 与专用加速—✓—✓———✓——A2 A4 A8
Ron DiamantGPU、AI 与专用加速—✓———✓—✓——A2 A6 A8
Ronny KrashinskyGPU、AI 与专用加速—✓————✓✓——A2 A7 A8
Sean LieGPU、AI 与专用加速——✓——✓✓———A3 A6 A7
Jean-Philippe FrickerGPU、AI 与专用加速—————✓✓———A6 A7
Raghu PrabhakarGPU、AI 与专用加速———✓———✓✓—A4 A8 A9
Sudeep BhojaGPU、AI 与专用加速——✓————✓✓—A3 A8 A9
Sherry XuGPU、AI 与专用加速——✓————✓✓—A3 A8 A9
Mahesh MadduryGPU、AI 与专用加速——✓————✓✓—A3 A8 A9
Sridhar LakshmanamurthyGPU、AI 与专用加速——✓——✓✓———A3 A6 A7
Richard HoGPU、AI 与专用加速——✓✓———✓——A3 A4 A8
Paulius MicikeviciusGPU、AI 与专用加速✓—————✓✓——A1 A7 A8
Pradeep DubeyGPU、AI 与专用加速✓—————✓✓——A1 A7 A8
Ralph WittigGPU、AI 与专用加速✓—————✓✓——A1 A7 A8
Tom Kilburn存储层次、缓存与数据局部性—✓✓✓——————A2 A3 A4
James H. Pomerene存储层次、缓存与数据局部性——✓✓——✓———A4 A7 A3
James R. Goodman存储层次、缓存与数据局部性—✓——✓——✓——A2 A5 A8
Mark D. Hill存储层次、缓存与数据局部性✓—✓—————✓—A1 A3 A9
David Wood存储层次、缓存与数据局部性——✓——✓—✓——A3 A6 A8
Moinuddin Qureshi存储层次、缓存与数据局部性—✓✓—————✓—A2 A3 A9
Onur Mutlu存储层次、缓存与数据局部性✓——✓——✓———A1 A4 A7
Abhishek Bhattacharjee存储层次、缓存与数据局部性—✓—✓———✓——A2 A4 A8
Gabriel H. Loh存储层次、缓存与数据局部性—✓✓✓——————A2 A3 A4
Andreas Moshovos存储层次、缓存与数据局部性—✓✓—————✓—A2 A3 A9
Reetuparna Das存储层次、缓存与数据局部性—✓—✓——✓———A2 A4 A7
Ravi Arimilli存储层次、缓存与数据局部性——✓✓———✓——A3 A4 A8
Luis Ceze存储层次、缓存与数据局部性✓✓—✓——————A1 A2 A4
Karin Strauss存储层次、缓存与数据局部性—✓—✓———✓——A2 A4 A8
Thomas Vogelsang存储层次、缓存与数据局部性—✓—✓——✓———A4 A7 A2
Alan Jay Smith存储层次、缓存与数据局部性✓———————✓✓A1 A9 A10
Peter Hsu存储层次、缓存与数据局部性———✓——✓—✓—A7 A4 A9
Kourosh Gharachorloo并发语义、验证与可靠性✓—✓————✓——A1 A3 A8
Sarita Adve并发语义、验证与可靠性✓——————✓✓—A1 A8 A9
Milo Martin并发语义、验证与可靠性———✓—✓—✓——A4 A6 A8
Daniel Sorin并发语义、验证与可靠性—————✓—✓✓—A6 A8 A9
Olivier Giroux并发语义、验证与可靠性✓—✓✓———✓——A1 A3 A4 A8
Daniel Lustig并发语义、验证与可靠性✓——————✓✓—A1 A8 A9
Jade Alglave并发语义、验证与可靠性✓——————✓✓—A1 A8 A9
Margaret Martonosi并发语义、验证与可靠性——————✓✓✓—A7 A8 A9
Srinivas Devadas并发语义、验证与可靠性✓——————✓✓—A1 A8 A9
Algirdas Avizienis并发语义、验证与可靠性✓✓—————✓——A1 A2 A8
Daniel P. Siewiorek并发语义、验证与可靠性✓——————✓✓—A1 A8 A9
Shubu Mukherjee并发语义、验证与可靠性——✓———✓—✓—A3 A7 A9
Todd Austin并发语义、验证与可靠性—✓————✓—✓—A2 A7 A9
Ravi Rajwar并发语义、验证与可靠性—✓——✓——✓——A2 A5 A8
David Seal并发语义、验证与可靠性——————✓✓✓—A7 A8 A9
Leslie Lamport并发语义、验证与可靠性✓——————✓——A1 A8
Barbara Liskov并发语义、验证与可靠性✓✓—————✓——A1 A8 A2
M. Frans Kaashoek并发语义、验证与可靠性—✓———✓—✓——A8 A6 A2
Debendra Das Sharma网络、互连与通信—————✓✓✓——A7 A8 A6
Robert Blankenship存储层次、缓存与数据局部性——✓—✓——✓——A5 A8 A3
Allen Baum并发语义、验证与可靠性✓——————✓——A1 A8
William Kahan并发语义、验证与可靠性✓——————✓✓—A1 A8 A9
Jack B. Dennis编译器、运行时与并行编程✓—✓————✓——A1 A3 A8
John Cocke编译器、运行时与并行编程✓—✓————✓——A1 A3 A8
David J. Kuck编译器、运行时与并行编程—✓—✓—✓————A2 A4 A6
B. Ramakrishna (Bob) Rau编译器、运行时与并行编程—✓—————✓✓—A2 A8 A9
Joseph A. (Josh) Fisher编译器、运行时与并行编程✓————✓—✓——A1 A6 A8
Wen-mei Hwu · 胡文美编译器、运行时与并行编程—✓—✓———✓——A2 A4 A8
Chris Lattner编译器、运行时与并行编程✓✓—————✓✓—A1 A2 A8 A9
Charles Leiserson编译器、运行时与并行编程——✓——✓—✓——A3 A6 A8
Kathryn McKinley编译器、运行时与并行编程——✓—✓——✓——A3 A5 A8
Stephen Blackburn编译器、运行时与并行编程————————✓✓A9 A10
Martin Rinard编译器、运行时与并行编程✓✓——————✓—A1 A2 A9
Scott Mahlke编译器、运行时与并行编程——————✓✓✓—A8 A9 A7
Guang R. Gao编译器、运行时与并行编程———✓—✓—✓——A6 A4 A8
Kemal Ebcioglu编译器、运行时与并行编程—✓—————✓—✓A2 A8 A10
Michael Franz编译器、运行时与并行编程—✓—————✓✓—A2 A8 A9
Frances E. Allen编译器、运行时与并行编程✓—✓————✓——A8 A1 A3
Alfred V. Aho编译器、运行时与并行编程✓——————✓—✓A1 A8 A10
Jeffrey D. Ullman编译器、运行时与并行编程—✓—✓————✓—A2 A4 A9
John Backus编译器、运行时与并行编程✓————✓—✓——A1 A6 A8
Tri Dao编译器、运行时与并行编程——✓✓———✓——A3 A4 A8
Fredrik Kjolstad编译器、运行时与并行编程——✓✓———✓——A3 A4 A8
Tom Conte编译器、运行时与并行编程✓—✓—————✓—A1 A9 A3
Guy Steele编译器、运行时与并行编程✓——————✓—✓A1 A8 A10
Kenneth E. Batcher网络、互连与通信———✓—✓✓———A4 A6 A7
Amin Vahdat网络、互连与通信——✓✓✓✓——✓—A3 A4 A5 A6 A9
Albert Greenberg网络、互连与通信——✓—✓✓————A3 A5 A6
Daniel Firestone网络、互连与通信——✓———✓✓——A3 A7 A8
Torsten Hoefler网络、互连与通信—✓✓——✓————A2 A3 A6
Robert Metcalfe网络、互连与通信——✓—✓✓————A3 A5 A6
Vinton Cerf网络、互连与通信✓————✓—✓——A1 A6 A8
Robert Kahn网络、互连与通信✓————✓—✓——A1 A6 A8
Dina Katabi网络、互连与通信—✓✓————✓——A2 A3 A8
Nathan Kalyanasundharam网络、互连与通信✓—————✓—✓—A1 A7 A9
Vladimir Stojanovic网络、互连与通信—✓———✓✓———A7 A6 A2
Darius Bunandar网络、互连与通信—✓————✓✓——A7 A8 A2
Idan Burstein网络、互连与通信✓———✓——✓——A5 A8 A1
Gilad Shainer网络、互连与通信—✓——✓✓————A5 A6 A2
Luiz André Barroso云、数据中心与基础设施经济性————✓—✓——✓A5 A7 A10
James Hamilton云、数据中心与基础设施经济性——✓——✓✓——✓A3 A6 A7 A10
Urs Hölzle云、数据中心与基础设施经济性——✓—✓✓✓———A3 A5 A6 A7
Jeff Dean云、数据中心与基础设施经济性——✓—✓✓——✓—A3 A5 A6 A9
Parthasarathy “Partha” Ranganathan云、数据中心与基础设施经济性✓—✓———✓—✓—A1 A3 A7 A9
Thomas Wenisch云、数据中心与基础设施经济性✓—✓——✓————A1 A3 A6
Andrew Chien云、数据中心与基础设施经济性✓—————✓—✓—A1 A7 A9
Jensen Huang · 黄仁勋云、数据中心与基础设施经济性✓—————✓—✓—A1 A7 A9
Wei Wang (William Wang)云、数据中心与基础设施经济性✓✓✓———✓✓✓✓A1 A2 A3 A7 A8 A9 A10
Christos Kozyrakis云、数据中心与基础设施经济性————✓—✓—✓—A5 A7 A9
Mendel Rosenblum云、数据中心与基础设施经济性✓———✓——✓——A1 A5 A8
David Perlmutter云、数据中心与基础设施经济性✓—————✓—✓—A1 A7 A9
Don Soltis云、数据中心与基础设施经济性——————✓—✓✓A7 A9 A10
Fernando J. Corbató云、数据中心与基础设施经济性✓——————✓—✓A8 A10 A1
Eric Brewer云、数据中心与基础设施经济性✓———✓——✓——A1 A5 A8
Sanjay Ghemawat云、数据中心与基础设施经济性———✓✓✓————A4 A5 A6
Jim Gray云、数据中心与基础设施经济性—————✓—✓✓—A6 A8 A9
Michael Stonebraker云、数据中心与基础设施经济性———✓————✓✓A4 A9 A10
Babak Falsafi云、数据中心与基础设施经济性✓—✓——✓————A1 A3 A6
Rob ChappellCPU 微架构与工业实现✓—————✓—✓—A1 A7 A9
Trevor Cai云、数据中心与基础设施经济性✓——————✓✓—A1 A8 A9
Carole-Jean Wu云、数据中心与基础设施经济性—✓————✓—✓—A7 A2 A9
David Kanter云、数据中心与基础设施经济性✓———✓———✓—A1 A5 A9
Vijay Janapa Reddi云、数据中心与基础设施经济性✓——————✓✓—A8 A9 A1
Tom St. John云、数据中心与基础设施经济性————✓——✓✓—A5 A8 A9
Greg Papadopoulos云、数据中心与基础设施经济性✓—————✓—✓—A1 A7 A9
Seymour CrayHPC 与可扩展并行系统——✓✓——✓———A3 A4 A7
Harvey G. CragonHPC 与可扩展并行系统✓—✓———✓———A1 A3 A7
Tadashi Watanabe · 渡边贞HPC 与可扩展并行系统——✓✓—✓————A3 A4 A6
Burton SmithHPC 与可扩展并行系统——✓—✓✓————A3 A5 A6
Mateo ValeroHPC 与可扩展并行系统—✓———✓—✓——A2 A6 A8
Kunle OlukotunHPC 与可扩展并行系统——✓——✓✓———A3 A6 A7
Anant AgarwalHPC 与可扩展并行系统———✓—✓—✓——A4 A6 A8
Steve ScottHPC 与可扩展并行系统——✓——✓✓———A3 A6 A7
David E. ShawHPC 与可扩展并行系统—✓————✓——✓A2 A7 A10
Pete BannonHPC 与可扩展并行系统——✓—✓✓————A3 A5 A6
Justin RattnerHPC 与可扩展并行系统✓————✓✓———A1 A6 A7
Mark Horowitz物理实现、能效与能源边界—✓————✓—✓—A2 A7 A9
Trevor Mudge物理实现、能效与能源边界—✓————✓—✓—A2 A7 A9
Al Davis物理实现、能效与能源边界———✓——✓✓——A4 A7 A8
Peter Kogge物理实现、能效与能源边界—✓———✓—✓——A2 A6 A8
Steve Furber物理实现、能效与能源边界—✓———✓—✓——A2 A6 A8
David Brooks物理实现、能效与能源边界——✓———✓—✓—A7 A3 A9
Kevin Skadron物理实现、能效与能源边界——✓———✓—✓—A3 A7 A9
Brad McCredie物理实现、能效与能源边界——✓———✓——✓A3 A7 A10
Carver Mead物理实现、能效与能源边界✓—————✓✓——A1 A7 A8
Sam Naffziger物理实现、能效与能源边界—✓————✓—✓—A2 A7 A9
Eric Fetzer物理实现、能效与能源边界——✓———✓———A3 A7
Ravi Mahajan物理实现、能效与能源边界——✓———✓——✓A3 A7 A10
David Nellans物理实现、能效与能源边界——✓✓———✓——A3 A4 A8
Efraim Rotem物理实现、能效与能源边界—✓————✓—✓—A2 A7 A9
Udit Gupta物理实现、能效与能源边界✓✓————✓———A1 A2 A7
Borivoje Nikolic物理实现、能效与能源边界—✓————✓——✓A2 A7 A10
Rob Aitken物理实现、能效与能源边界—✓————✓—✓—A2 A7 A9
Stefan Rusu物理实现、能效与能源边界——✓———✓———A3 A7
Richard Uhlig并发语义、验证与可靠性✓—✓————✓——A1 A3 A8
Pradip Bose物理实现、能效与能源边界—✓————✓—✓—A2 A7 A9
Kevin Nowka物理实现、能效与能源边界—✓————✓✓——A2 A7 A8
John ShalfHPC 与可扩展并行系统——✓——✓✓———A3 A6 A7
Katherine Yelick编译器、运行时与并行编程———✓—✓—✓——A4 A6 A8
Dennis AbtsGPU、AI 与专用加速—✓———✓—✓——A2 A6 A8
Mark Wade网络、互连与通信—✓————✓✓——A2 A7 A8
Gurtej Sandhu存储层次、缓存与数据局部性—✓————✓——✓A2 A7 A10
Ron Ho网络、互连与通信—✓—✓—✓————A2 A4 A6
Rick HetheringtonCPU 微架构与工业实现——✓—✓✓————A3 A5 A6
Michael Gschwind编译器、运行时与并行编程—✓—✓———✓——A2 A4 A8
Scott Rixner存储层次、缓存与数据局部性——✓✓✓—————A3 A4 A5
Tushar KrishnaGPU、AI 与专用加速—✓———✓——✓—A2 A6 A9
Ivan GodardCPU 微架构与工业实现✓—————✓✓——A1 A7 A8
H. Peter HofsteeGPU、AI 与专用加速—✓—✓———✓——A2 A4 A8
Christian JacobiCPU 微架构与工业实现——✓—✓——✓—✓A3 A5 A8 A10
Brad BurgessCPU 微架构与工业实现—✓————✓——✓A2 A7 A10
Jeff StuecheliCPU 微架构与工业实现——✓——✓—✓——A3 A6 A8
Todd TakkenHPC 与可扩展并行系统———✓—✓✓———A4 A6 A7
Tim Mattson编译器、运行时与并行编程———✓———✓✓—A4 A8 A9
Keith UnderwoodGPU、AI 与专用加速✓—✓————✓✓—A1 A3 A8 A9
Cameron McNairyCPU 微架构与工业实现—✓✓✓———✓——A2 A3 A4 A8
Sebastien NussbaumCPU 微架构与工业实现✓—✓———✓—✓—A1 A3 A7 A9
Eric SchwarzCPU 微架构与工业实现✓✓—————✓——A1 A2 A8
Shailender ChaudhryCPU 微架构与工业实现——✓——✓—✓——A3 A6 A8
Dan HettenaCPU 微架构与工业实现—————✓—✓—✓A6 A8 A10
Ethan Miller存储层次、缓存与数据局部性———✓—✓—✓——A4 A6 A8
Nisha Talagala存储层次、缓存与数据局部性——✓✓———✓——A3 A4 A8
Andy Warfield并发语义、验证与可靠性—✓——✓——✓——A5 A8 A2
Pratap Subrahmanyam并发语义、验证与可靠性✓✓—————✓——A1 A8 A2
Damir Jamsek存储层次、缓存与数据局部性——✓✓———✓——A3 A4 A8
Gary LauterbachGPU、AI 与专用加速—————✓✓——✓A6 A7 A10
Tony Brewer存储层次、缓存与数据局部性———✓———✓——A4 A8
Brian FlachsCPU 微架构与工业实现——✓———✓✓——A3 A7 A8
John D. Owens编译器、运行时与并行编程——✓————✓✓—A3 A8 A9
Peter MattsonGPU、AI 与专用加速✓———✓———✓—A9 A1 A5
Ujval J. KapasiGPU、AI 与专用加速—✓—✓———✓——A2 A4 A8
Pankaj Mehra云、数据中心与基础设施经济性———✓——✓✓——A4 A8 A7
David Burnett（Motorola 存储器件）物理实现、能效与能源边界✓—————✓✓——A1 A7 A8
Will Eatherton云、数据中心与基础设施经济性✓—————✓—✓—A1 A7 A9
James Markevitch云、数据中心与基础设施经济性✓—————✓—✓—A1 A7 A9
Nick McKeown网络、互连与通信——✓—✓✓————A3 A5 A6
Nick HarrisGPU、AI 与专用加速—✓————✓✓——A2 A7 A8
Muhannad Bakir物理实现、能效与能源边界—✓————✓———A2 A7
Subramanian Iyer物理实现、能效与能源边界—✓✓———✓———A2 A3 A7
Brucek KhailanyGPU、AI 与专用加速———✓—✓✓———A4 A6 A7
David WentzlaffCPU 微架构与工业实现✓————✓—✓——A1 A6 A8
Greg DiamosGPU、AI 与专用加速——✓✓———✓——A3 A4 A8
Eric Chung云、数据中心与基础设施经济性————✓✓———✓A5 A6 A10
Jeremy FowersGPU、AI 与专用加速✓—✓—✓—————A1 A3 A5
Bahar Asgari存储层次、缓存与数据局部性——✓✓———✓——A3 A4 A8
Michael Floyd物理实现、能效与能源边界——————✓✓✓—A7 A8 A9
Bishop Brock物理实现、能效与能源边界✓—————✓✓——A1 A7 A8
Charles Lefurgy物理实现、能效与能源边界——✓———✓—✓—A3 A7 A9
Carl Anderson物理实现、能效与能源边界——✓———✓——✓A3 A7 A10
Bob MontoyeCPU 微架构与工业实现—✓————✓✓——A2 A7 A8
Ian Young物理实现、能效与能源边界✓✓————✓———A1 A2 A7
Jeff Burns物理实现、能效与能源边界——————✓✓✓—A7 A8 A9
Ken Shepard物理实现、能效与能源边界—✓————✓✓——A2 A7 A8
Massoud Pedram物理实现、能效与能源边界——✓———✓✓——A3 A7 A8
Richard Lethin编译器、运行时与并行编程———✓———✓✓—A4 A8 A9
Jeremy Holleman物理实现、能效与能源边界—✓————✓✓——A2 A7 A8
Brandon ReagenGPU、AI 与专用加速✓—————✓—✓—A1 A7 A9
Josep Torrellas存储层次、缓存与数据局部性—✓———✓—✓——A2 A6 A8
Daniel SanchezCPU 微架构与工业实现——✓——✓—✓——A3 A6 A8
Per Stenström存储层次、缓存与数据局部性—✓—✓———✓——A2 A4 A8
José F. MartínezCPU 微架构与工业实现—✓———✓——✓—A2 A6 A9
David CullerHPC 与可扩展并行系统——✓✓—✓—✓——A3 A4 A6 A8
Steven K. Reinhardt存储层次、缓存与数据局部性——✓✓—✓—✓——A3 A4 A6 A8
Antonio GonzálezCPU 微架构与工业实现✓✓————✓✓——A1 A2 A7 A8
Mark OskinCPU 微架构与工业实现——✓✓—✓✓✓——A3 A4 A6 A7 A8
Li-Shiuan Peh网络、互连与通信—✓———✓✓—✓—A2 A6 A7 A9
Natalie Enright Jerger网络、互连与通信—✓——✓—✓———A2 A5 A7
Vivienne SzeGPU、AI 与专用加速✓——✓——✓—✓—A1 A4 A7 A9
Yu-Hsin ChenGPU、AI 与专用加速——✓✓———✓——A3 A4 A8
Yuan Xie · 谢源存储层次、缓存与数据局部性—✓—✓——✓———A2 A4 A7
Yunji Chen · 陈云霁GPU、AI 与专用加速——✓✓—✓✓———A3 A4 A6 A7
Tianshi Chen · 陈天石GPU、AI 与专用加速——✓✓———✓✓—A3 A4 A8 A9
Lizy Kurian JohnCPU 微架构与工业实现✓———————✓✓A1 A9 A10
Peter Sewell并发语义、验证与可靠性✓——————✓——A1 A8
Robert N. M. Watson并发语义、验证与可靠性✓——————✓—✓A1 A8 A10
Simon Moore并发语义、验证与可靠性—✓—✓——✓✓——A2 A4 A7 A8
Christina Delimitrou云、数据中心与基础设施经济性——✓—✓—✓—✓✓A3 A5 A7 A9 A10
Paul Barham编译器、运行时与并行编程—✓✓——✓—✓——A2 A3 A6 A8
Michael Isard编译器、运行时与并行编程——✓✓—✓—✓✓—A3 A4 A6 A8 A9
Shen Li编译器、运行时与并行编程——✓——✓—✓✓—A3 A6 A8 A9
Rohan Varma编译器、运行时与并行编程—✓✓✓—✓—✓——A2 A3 A4 A6 A8
Huanqi Cao编译器、运行时与并行编程——✓✓———✓✓—A3 A4 A8 A9
Weiran He云、数据中心与基础设施经济性—✓✓✓✓✓——✓—A2 A3 A4 A5 A6 A9
Yiran ZhongGPU、AI 与专用加速—✓✓✓—✓—✓✓—A2 A3 A4 A6 A8 A9
Jiayi Weng编译器、运行时与并行编程——✓—✓✓—✓✓—A3 A5 A6 A8 A9
Philippe Tillet编译器、运行时与并行编程—✓✓✓———✓✓—A2 A3 A4 A8 A9
Amin Tootoonchian网络、互连与通信—✓✓—✓✓—✓——A2 A3 A5 A6 A8
Christopher Berner云、数据中心与基础设施经济性——✓—✓✓—✓✓—A3 A5 A6 A8 A9
Scott GrayGPU、AI 与专用加速—✓✓✓———✓✓—A2 A3 A4 A8 A9
Mark Handley网络、互连与通信——✓—✓✓—✓—✓A3 A5 A6 A8 A10
James Bradbury编译器、运行时与并行编程——✓✓—✓—✓✓—A3 A4 A6 A8 A9
Sam McCandlish云、数据中心与基础设施经济性✓✓———✓✓—✓—A1 A2 A6 A7 A9
Tom Brown云、数据中心与基础设施经济性—✓✓——✓✓✓—✓A2 A3 A6 A7 A8 A10
Chenggang Zhao云、数据中心与基础设施经济性—✓✓✓—✓—✓——A2 A3 A4 A6 A8
Wencong Xiao云、数据中心与基础设施经济性——✓✓✓——✓✓—A3 A4 A5 A8 A9
Ziheng Jiang云、数据中心与基础设施经济性—✓✓—✓✓✓✓——A2 A3 A5 A6 A7 A8
Haibin Lin编译器、运行时与并行编程—✓✓——✓—✓✓—A2 A3 A6 A8 A9
Ruoyu Qin云、数据中心与基础设施经济性—✓✓✓✓✓——✓—A2 A3 A4 A5 A6 A9
Feng Ren云、数据中心与基础设施经济性——✓✓—✓—✓✓—A3 A4 A6 A8 A9
Zheming Li云、数据中心与基础设施经济性—✓✓✓✓✓—✓——A2 A3 A4 A5 A6 A8
Tristan Hume编译器、运行时与并行编程—✓✓——✓—✓✓—A2 A3 A6 A8 A9
Wei Lin云、数据中心与基础设施经济性—✓✓✓—✓—✓✓—A2 A3 A4 A6 A8 A9
Sachin Katti网络、互连与通信✓✓✓✓—✓—✓——A1 A2 A3 A4 A6 A8
Nhon Quach并发语义、验证与可靠性✓✓————✓✓——A1 A2 A7 A8
夏晶网络、互连与通信—✓✓✓—✓—✓✓—A2 A3 A4 A6 A8 A9
Jianyi MengCPU 微架构与工业实现✓✓✓✓———✓✓✓A1 A2 A3 A4 A8 A9 A10

按领域浏览 · 350 位人物

按条目的主要阅读重心分类；每人只计入一个主领域，关联领域用于交叉阅读。

基础方法、ISA 与系统抽象 · 34 位

从定量方法、程序接口和系统组织开始，明确架构的比较单位与长期契约。

基础方法、ISA 与系统抽象 · 领域内顺序不代表排名
序号人物研究重心核心思想
1John Hennessy定量评估、软硬件协同设计与 Patterson 共同建立系统、定量的架构设计方法，使 RISC 和软硬件协同成为可验证的设计路线。
2David Patterson简化接口、系统组合与开放架构与 Hennessy 共同建立系统、定量的架构设计方法，使 RISC 和软硬件协同成为可验证的设计路线。
3Gene M. Amdahl整体性能与并行边界推动流水线、指令前瞻与缓存创新，并揭示整体性能受不可并行工作限制。
4Michael J. Flynn处理器分类、算术与并行组织建立按指令流与数据流理解计算机组织的框架，使并行结构与资源利用可以系统比较。
5Edward S. Davidson流水线、性能模型与应用评估将高性能流水线与多处理器的设计、调度和性能评估连接起来，使资源占用可被系统分析。
6Robert S. Barton语言导向架构与程序层次以程序语言的结构指导计算机设计，用栈和自动过程链接缩小高级语言与机器执行之间的距离。
7Maurice V. Wilkes微程序与可构造的控制建成 EDSAC 并推动程序库实践，又以微程序把指令控制转成可系统设计的操作序列。
8C. Gordon Bell计算机类别、系统组织与经济边界把高性能计算机从设计带到可用产品，并以价格、软件环境与接口共同解释计算机类别的演化。
9Frederick P. Brooks, Jr.计算机家族、接口与概念一致性推动计算机体系结构与具体实现分离，并把兼容的计算机家族落实为 IBM System/360 的设计主线。
10Wesley A. Clark交互式计算与任务现场与团队创造 LINC，把可交互的计算、采样与实验控制带到研究者自己的实验台。
11Charles P. (Chuck) Thacker交互式计算、网络与完整系统设计并实现 Xerox Alto，把图形交互、本地计算与网络服务整合为可工作的个人计算系统。
12John H. Crawford兼容架构与处理器演进推动 x86 从既有软件基础扩展为 32 位平台，让地址能力与指令表达的改进保持可迁移性。
13Jim Keller抽象、模块化与可实现的复杂系统以可重构、可验证的设计组织推进复杂芯片，并共同提出用寄存器映射消除数据搬运的具体机制。
14David “Dave” DitzelISA、实现与软件层边界通过指令实现与编译软件协同，重新划分软件接口和处理器内部复杂性。
15Mike Muller技术演进、架构生态与协作将低能耗研究与处理器 IP 的可交付流程衔接，显式管理时序裕量和验证成本。
16Richard GrisenthwaiteISA 演进、系统契约与安全验证以 Morello 能力指针和 CCA Realm 两条路线，推动 Arm 分别限制内存访问权限与云端软件信任范围。
17Krste Asanović开放接口与可演进实现与团队建立开放、可扩展的 RISC-V 指令集，把软件契约与不同实现的实验空间分开。
18Andrew WatermanISA 简洁性与编码取舍通过 RISC-V 规范与博士论文，把简洁、模块化的 ISA 设计变成可检验的代码密度与实现取舍。
19Sophie Wilson指令语义与可实现性与 Steve Furber 共同创造 BBC Micro 和早期 ARM 架构，把精简处理器做成可负担的完整系统。
20Richard Sites长期 ISA 契约与性能诊断共同设计面向长期扩展的 Alpha AXP，把 64 位、并行实现与软件迁移纳入同一架构契约。
21Butler Lampson接口、提示与故障边界推动分布式个人计算，并把真实系统经验提炼为兼顾接口、性能与恢复能力的设计原则。
22Dave Jaggar紧凑编码与嵌入式 ISA设计 Thumb 紧凑指令及 ARM/Thumb 切换，使较窄取指接口仍可驱动 32 位数据通路。
23Stephen Morse从软件需求定义 ISA从软件表达和迁移需求定义 8086 架构，再与逻辑设计协商实现成本。
24Bruce Ravenel软件与器件规范的协商参与细化 8086 的软件可见架构，把指令、地址组织和软件支持放在同一迁移约束下。
25Greg Favor开放 ISA 的可组合规范参与 RISC-V 中断规范并阐释 chiplet 平台分区，将软件契约与系统扩展一同约束。
26Kevin McGrath兼容式 ISA 扩展共同设计兼容式 x86-64 扩展，并将寄存器、地址空间和多处理器内存通路纳入 Opteron 的整体架构。
27Dave ChristieISA 演进与兼容边界共同发展兼容式 x86-64 和事务同步扩展，把 ISA 机制与软件迁移、失败回退一起设计。
28Frank Soltis机器接口与实现解耦共同构建 System/38 的硬件与微码控制基础，并以技术独立接口延续 AS/400 应用投资。
29Ivan Sutherland交互表示与约束系统以 Sketchpad 把图形从计算结果变成可直接编辑、复用并受约束的设计对象。
30Alan Kay计算媒介与消息抽象开创面向对象与个人计算的重要理念，并领导 Smalltalk 团队把消息交互变成可工作的编程环境。
31Douglas Engelbart增强人的集体问题解决提出增强人的问题解决能力的系统愿景，并与团队以 NLS 将交互编辑、结构化信息和协作工具付诸实现。
32Keith DiefendorffSIMD 与 ISA 扩展共同发展 AltiVec，以独立向量寄存器和灵活重排支持媒体数据并行。
33Andrew Herbert硬件与系统软件的协同演进参与 CAP 系统软件并合著 Cambridge 分布式系统，将保护、共享和实现分工放在完整系统中解释。
34John Mashey数据规模、I/O 与基础设施约束把大数据界定为相对系统能力的工作负载边界，分析容量增长与 I/O 服务速度不匹配。

CPU 微架构与工业实现 · 66 位

执行、预测、资源共享与异构核心；把局部机制放回可交付的处理器和平台。

CPU 微架构与工业实现 · 领域内顺序不代表排名
序号人物研究重心核心思想
35James E. ThorntonScoreboard 与执行资源协调以 CDC 6600 的记分牌协调多个功能单元，使单一指令流中的独立操作能够重叠执行。
36Robert M. Tomasulo动态调度与名字依赖以保留站、标签和公共数据总线实现动态指令调度，让独立运算越过等待而保持真实数据依赖。
37Yale Patt动态执行、推测与数据流推动指令级并行与超标量设计，以有限活动窗口中的数据流执行提高单线程效率。
38James E. Smith预测、精确状态与解耦执行推动分支预测与可恢复高性能执行；用有限历史状态提升预测可靠性，而非盲目追求更大预测表。
39Gurindar S. Sohi动态执行、存储依赖与推测把乱序执行、顺序提交与推测恢复结合起来，推动高性能处理器在保持程序语义时提取更多并行。
40André Seznec分支预测、历史组织与缓存映射以 TAGE 分支预测和缓存组织创新，提高处理器对控制流与数据访问的有效利用。
41Susan EggersSMT、动态资源共享与线程互补以 SMT 和多处理器共享研究，让独立线程动态利用单线程无法占满的执行资源。
42Joel S. Emer微架构建模与性能归因用可测量的性能归因连接处理器模型与真实实现，使微架构优化有据可查。
43Andrew “Andy” Glew乱序执行与访存并行将单线程的访存并行度明确列为优化目标，并共同披露支持多个未完成缺失的非阻塞缓存机制。
44Uri Weiser处理器组织、多媒体与非对称计算推动高性能与多媒体处理器，并把异构计算的资源分配从局部加速转向整体最优。
45Robert P. Colwell工业微架构与可交付的设计领导把高性能乱序微架构落实到 x86 产品，并以真实代码的依赖分析检验 RISC/CISC 争论。
46Mike Clark工业 CPU 微架构与跨代 PPA领导 Zen 核心架构设计，以前端、执行与缓存的协同改进兼顾单线程性能、吞吐和能效。
47Gerard Williams III寄存器映射与数据搬运消除共同提出用寄存器映射复用消除可预测的数据搬运，并以验证和恢复维持正确性。
48Manu GulatiSoC 带宽与内存功率反馈共同发展 SoC 带宽反馈和内存性能状态控制，将数据供给与功耗动态协调。
49Peter Greenhalgh异构执行与迁移边界领导 big.LITTLE 与 Cortex-A53 开发，让不同能效的兼容核心按任务需求协同工作。
50Mark Papermaster产品路线、PPA 与跨代交付以异构共享与模块化分区组织处理器平台演进，协调计算、I/O、工艺和功率约束。
51Rich WitekISA 与高频微架构协同与 Richard Sites 共同设计 Alpha AXP，用显式依赖与较少隐藏状态支持高速、多发射和多处理器实现。
52John Edmondson超标量执行与供给链领导 Alpha 21164 架构团队协调四发射与缓存供给，并共同提出按取指组进行多分支预测的机制。
53Dirk Meyer兼容 ISA 下的实现重组跨 Alpha 与 x86 的工业设计贡献，以 K7 团队工作展示复杂 ISA 如何通过译码和乱序执行追求高性能。
54Fred Weber核心、内存与系统通路共同领导 K7 开发，并参与将 x86 译码、乱序执行和地址转换时序作为整体实现问题。
55Glenn Hinton流水深度、预测与恢复在 Pentium 4 中以深流水线、译码后 trace cache 和高速执行路径追求可实现的高频性能。
56David Papworth乱序执行的可交付实现以工作负载模拟调优 Pentium Pro 的实现参数，并参与兼容式地址扩展机制。
57Donald Alpert超标量产品与实现约束参与兼容处理器的流水与超标量实现，并把软件安装基础纳入架构可交付性的判断。
58Marc Tremblay多层并行与推测代价共同发展吞吐计算与硬件 scouting，让多线程扩展同时顾及单线程关键路径。
59Lieven Eeckhout性能模型与归因以区间模拟和多核建模，在可解释性、模拟速度与验证误差之间建立明确取舍。
60Tim Sherwood程序阶段与代表性评估以程序阶段识别和代表性采样，缩短长程序评估，同时保留可检查的行为差异。
61Daniel A. Jiménez学习预测与硬件预算开创神经分支预测的重要方法，用可训练权重利用长历史，并把预测延迟纳入性能判断。
62Mike Filippo持续性能与 PPA 协同围绕核心 PPA 组织设计，并共同提出用指令年龄压缩乱序累积状态跟踪的机制。
63Fred Pollack对象系统协同与架构管理参与对象式多处理器的软件/硬件协同，并在 P6 架构管理中处理方案与交付风险。
64Les Kohn并行微架构与整机性能建模共同设计 i860 的并行执行与数据通路，并用系统级模拟量化 UltraSPARC-I 的微架构取舍。
65Simcha Gochman移动约束下的微架构效率共同推动 Pentium M 的功耗感知微架构，以减少无效内部工作提升移动计算效率。
66Belli Kuttanna低开销电源状态与访存唤醒共同研究以更少状态搬运和更准确唤醒时机降低处理器等待开销。
67Per Hammarlund能效协同与投机原子操作共同推动 Haswell 的能效与平台协同，并研究无竞争原子操作的低开销执行。
68Mike Johnson乱序执行、精确恢复与兼容性系统研究超标量处理器中乱序、重命名、预测和精确恢复的相互依赖，并参与 AMD 从 RISC 技术转向原创 x86 的取舍。
69Suzanne Plummer访存调度与 SoC 活动功耗共同提出按依赖切换访存调度、按总线活动调节时钟的机制，兼顾前进性与无效功耗。
70Balaram Sinharoy服务器 SMT 与系统协同共同推动 POWER4/POWER5 的核心、缓存和互连协同设计，以系统吞吐约束处理器取舍。
71Brian Thompto模块化服务器核心与矩阵指令参与 POWER9 核心模块化设计和 POWER10 矩阵扩展，把服务器吞吐与专用计算接入通用核心。
72William Starke服务器互连与内存扩展共同推动 POWER 服务器把核心、缓存、互连与内存扩展作为一个系统设计。
73Jonathon EvansCPU/GPU 一致性与内存协同共同阐明 Grace 系列以一致性互连和低功耗高带宽内存协同 CPU/GPU 的系统架构。
74Polychronis Xekalakis投机能效与处理器验证共同研究按有效投机收益分配功率，并用微架构扰动扩大处理器验证覆盖。
75Ravi Bhargava地址翻译与执行簇数据局部性以团队研究量化两维页表遍历与执行簇间数据转发，利用层次缓存和历史依赖信息减少关键路径。
76Brad Cohen不同功耗档位的 CPU 资源平衡参与 Bobcat 与 Zen 5 团队，以匹配目标市场的执行宽度和数据供给平衡性能、功耗与面积。
77Mahesh Subramony异构移动 SoC 与均衡 CPU 数据流共同设计面向移动场景的异构 SoC，并以均衡的数据供给支撑 Zen 5 更宽核心。
78Magnus BruceCPU 数据供给与一致性预填充通过 Neoverse V2 的宽度、深度与数据供给协同，并参与可由目标缓存选择接受的一致性预填充机制。
79Rabin SugumarSMT 资源仲裁与投机缓存状态以 ThunderX3 报告解释多线程共享执行资源，并提出延后投机数据进入缓存的状态管理方案。
80Earl Killian64 位兼容扩展与流水线取舍参与 MIPS 向 64 位的兼容扩展，并在 R4000 报告中解释流水线深度、访存和系统接口取舍。
203Rob Chappell辅助微线程与推测预计算共同研究用从属微线程改善主线程性能，并约束推测工作的资源负担。
248Rick Hetherington多线程吞吐与系统平衡推动吞吐型 CMT 处理器，将细粒度线程交替与片上缓存、内存及 I/O 集成共同设计。
252Ivan GodardMill belt、命名与编译器分工Mill 的 belt 设计用短寿命、单赋值结果序列替代大量显式寄存器命名与重命名。
254Christian JacobiTelum、交易内 AI 与大型机处理器Telum 将低延迟 AI 推理放进大型机交易路径，使模型判断能参与交易完成前的决策。
255Brad BurgessBobcat、低功耗 x86 与可综合实现Bobcat 用小型乱序 x86 核心与可综合实现，在软件兼容、面积和低功耗目标间建立产品取舍。
256Jeff StuecheliPOWER 缓存、内存与加速器连接以 POWER 的缓存、内存和加速器连接设计，把核心能力扩展到完整异构平台。
260Cameron McNairyItanium 微架构与延迟容忍参与 Itanium 2 与 Montecito 微架构设计，用缓存和动态线程切换缓解显式并行机器的访存停顿。
261Sebastien NussbaumAPU 系统架构与统计仿真将快速性能建模与异构 SoC 设计结合：用统计仿真筛选方案，并在 Trinity 中协调计算与热预算。
262Eric Schwarz浮点算术、舍入与可靠性推进可靠浮点运算，在算术校验和舍入机制中兼顾结果正确性与硬件成本。
263Shailender Chaudhry硬件 scouting 与单线程访存并行共同提出硬件 scout threading，在停顿期探索可解析访存，以非提交的执行增加预取机会。
264Dan Hettena安全系统与验证流程共同参与安全计算系统机制和 SPARK 验证流程，将运行时检测与工程证据相衔接。
272Brian FlachsCell SPE 微架构与物理协同与团队把软件显式搬运、SIMD 执行和电路布局共同优化，实现高密度 Cell SPE 流式处理核心。
285David Wentzlaff以开放、可实现的多核平台和模块化设计基准以开放、可实现的多核平台和模块化设计基准，使架构与 EDA 研究能够验证到真实硬件。
294Bob Montoye参与以融合乘加提高浮点吞吐与精度参与以融合乘加提高浮点吞吐与精度，并将器件稳定性约束推进到低压缓存阵列设计。
303Daniel Sanchez让软件表达资源与顺序需求，由硬件高效执行分配和细粒度推测。让软件表达资源与顺序需求，由硬件高效执行分配和细粒度推测。
305José F. Martínez把相互影响的共享资源联合分配，并控制决策自身的规模成本。把相互影响的共享资源联合分配，并控制决策自身的规模成本。
308Antonio González推测多线程与能效约束把单线程加速拆成可预测输入、可验证执行与可承担的额外工作。
309Mark Oskin保留命令式语义的数据流执行把程序并行性映射到分布式执行资源，同时显式承担内存顺序与操作数通信成本。
317Lizy Kurian John以工作负载特征检验基准代表性与性能可迁移性将真实应用特征转成可共享的性能代理，并用相似性分析检验基准集合是否覆盖设计问题。
350Jianyi Meng以软件可用性和数据组织兑现处理器性能把前端供给、指令扩展、编译支持和数据组织共同纳入性能判断，避免以 ISA 名称或峰值算力代替有效工作。

GPU、AI 与专用加速 · 45 位

任务映射、数据供给、GPU 编程与专用化，检验局部加速能否兑现完整任务收益。

GPU、AI 与专用加速 · 领域内顺序不代表排名
序号人物研究重心核心思想
81Bill Dally压缩表示与稀疏推理协同设计让压缩后的表示直接参与执行，并把省下的访存与新增的解码、索引和不均衡一起记账。
82Norman P. Jouppi专用计算、服务约束与 TPU 系统组织把专用计算单元、数据供给与服务约束一起设计，并用可交付的整机性能检验收益。
83Stephen “Steve” KecklerGPU 的物理扩展边界把 GPU 吞吐扩展的问题推进到寄存器、调度和存储层次：降低每条有效指令的数据供给能耗。
84Michael Garland并行算法与不规则数据先把不规则数据变成适合执行的布局与粒度，再评估 GPU 的有效吞吐。
85John Nickolls可扩展并行编程抽象用独立线程块连接并行算法与不同规模的 GPU，再以完整应用时间衡量异构执行。
86David KirkGPU 通用计算与统计采样正确性把大规模并行执行与算法正确性结合：推动 GPU 通用计算，并与 Arvo 揭示自适应采样中的选择偏差。
87Stephen JonesGPU 驻留控制流与任务图执行与 CUDA 团队把运行时条件与任务调度留在 GPU 图内，减少 CPU 往返并保留任务依赖优化。
88Doug Burger空间分布式处理与存储、可重构计算与云加速共同推进数据中心可重构加速：从跨FPGA服务流水线扩展到复用数据中心网络的加速资源池。
89Ian BrattArm CPU 量化内核与低精度格式参与把低位宽量化与 Arm SIMD 解码路径协同设计，让压缩收益实际转化为 CPU 推理效率。
90Jason Cong可定制计算与自动化让HLS抽象暴露数据供给和动态流率，否则流水线峰值无法兑现。
91Jim KahleCell异构组织与功耗约束下实现与团队以通用PPE加流式SPE突破延迟诱发的带宽限制，并把模块复用与电路预算落实到Cell实现。
92Raja Koduri软硬件接口与异构GPU平台以低开销API和硬件功能可达性解释GPU效率，并推动计算引擎、封装和统一软件栈的系统组合。
93Ram Sivaramakrishnan流式数据流与分层内存系统参与将流式计算、分层内存与跨芯片流控结合，降低多专家模型切换和中间数据搬运成本。
94Cliff Young实际负载驱动的 TPU 特化参与 TPU 跨代团队研究：从尾延迟约束下的推理特化，扩展到面向嵌入访问与集体通信的训练系统。
95Ron DiamantTrainium 与分布式训练协同设计参与把 Trainium 专用矩阵硬件与分布式训练软件结合，降低模型迁移及扩展成本。
96Ronny Krashinsky张量 GPU 与低精度契约参与将张量专用运算与低精度数值方法结合，使 GPU 加速建立在明确的数据格式和质量契约上。
97Sean Lie细粒度数据流与晶圆缺陷修复将稀疏数据驱动执行与可修复的晶圆级互连结合，扩大可用计算规模。
98Jean-Philippe Fricker晶圆尺度封装的热机械接口以可滑动导热界面和弹性电连接，处理大面积硅与载板、散热器热膨胀失配。
99Raghu Prabhakar并行模式与可重构数据流与团队把嵌套并行模式映射为可重构流式计算与存储单元，再扩展到分层内存中的多专家推理。
100Sudeep Bhoja数字存内计算与块浮点精度把低批量推理的搬运瓶颈与块浮点误差一起纳入数字存内计算架构。
101Sherry Xu软件定义的数据搬运与 Maia 加速器以软件可控存储和异步数据流把 Maia 的计算、DMA 与网络衔接为完整执行路径。
102Mahesh Maddury推荐推理的模型芯片协同与生产约束以MTIA把推荐模型、片上存储、专用执行与生产软件共同优化，区分局部加速和业务收益。
103Sridhar Lakshmanamurthy工作负载预算与专用处理器扩展从逐包计算和I/O预算到跨代 TPU 的可靠性与供电约束，以可持续吞吐检验专用架构。
104Richard Ho专用计算系统与分层验证参与专用计算系统及验证研究：把加速器性能放回宿主机路径，把RTL正确性连接到应用数值行为。
105Paulius Micikevicius数值信息保存与混合精度训练与团队建立可保持训练质量的混合精度方法，并将张量角色与数值范围映射为 FP8 双格式。
106Pradeep Dubey低精度数值格式与训练验证与团队验证以动态范围优先的低精度格式减少训练资源，并明确数值质量先于峰值吞吐。
107Ralph WittigMX 块缩放格式与软硬件互操作参与制定并验证共享块尺度的 MX 低精度格式，在可互操作数值语义与硬件效率之间建立共同接口。
244Dennis Abts高基数互连与网络拓扑高基数路由器与分组互连：在网络跳数、布线成本和拥塞之间取舍
251Tushar Krishna大规模 AI 系统的架构与建模工具把大规模 AI 任务写成可复现的轨迹与成本模型，再决定架构取舍。
253H. Peter HofsteeCell SPE、显式数据搬运与异构计算作为 Cell 的首席科学家与 SPE 首席架构师，以显式本地存储和 DMA 推进异构流式计算。
259Keith UnderwoodFPGA 加速、接口与系统性能把 FPGA 加速从峰值运算比较推进到 API 暴露的并行性和系统连接能否兑现应用收益。
270Gary Lauterbach通信边界与晶圆尺度集成把通信边界作为系统设计核心：从共享外设互连到晶圆内连接，减少跨器件数据搬运。
274Peter Mattson参与建立 MLPerf，把机器学习硬件比较落实为达到质量目标的完整训练和受延迟约束的推理。参与建立 MLPerf，把机器学习硬件比较落实为达到质量目标的完整训练和受延迟约束的推理。
275Ujval J. Kapasi用条件路由与条件流缓解流处理器分支分歧，让并行算术资源获得有效工作。用条件路由与条件流缓解流处理器分支分歧，让并行算术资源获得有效工作。
281Nick Harris可编程光子计算以可编程纳米光子干涉网络实现线性运算，验证光学神经网络的关键计算环节。
284Brucek Khailany参与将深度学习加速器的模块化设计、数据流映射与芯粒扩展共同优化。参与将深度学习加速器的模块化设计、数据流映射与芯粒扩展共同优化。
286Greg Diamos以持久化 GPU 内核将循环网络权重保留片上以持久化 GPU 内核将循环网络权重保留片上，降低小批量序列计算的数据搬运与启动成本。
288Jeremy Fowers以 Brainwave 可配置 NPU 将单请求内部并行性转为低延迟推理以 Brainwave 可配置 NPU 将单请求内部并行性转为低延迟推理，避免依赖凑批获得吞吐。
301Brandon Reagen将模型精度约束贯穿算法、微架构和电路将模型精度约束贯穿算法、微架构和电路，减少神经网络加速的多余计算与能耗。
312Vivienne Sze以数据搬运能量和工作负载适配性统筹神经网络加速器以数据搬运能量和工作负载适配性统筹神经网络加速器。
313Yu-Hsin Chen把卷积复用映射为可执行的数据流、片上网络和稀疏处理机制把卷积复用映射为可执行的数据流、片上网络和稀疏处理机制。
315Yunji Chen · 陈云霁以权重驻留和分块互连扩展机器学习计算把模型存储、计算邻近性与物理布线一同设计，研究专用加速器如何扩展为多芯片系统。
316Tianshi Chen · 陈天石以层级局部性和显式缓冲组织专用加速器将神经网络层分解为可复用的计算块，让缓冲、算术流水线与控制共同决定能效。
328Yiran Zhong让线性注意力的数据流匹配 GPU 内存与集群通信把注意力状态的存放、复用和跨 GPU 传递作为设计对象，检验线性计算量能否转化为实际吞吐。
333Scott Gray结构稀疏收益必须兑现为 GPU 数据路径效率结构稀疏收益必须兑现为 GPU 数据路径效率：将机制与可测量的系统代价连接。

存储层次、缓存与数据局部性 · 29 位

容量、复用、访问权与数据移动；区分命中率、暴露等待和完整服务收益。

存储层次、缓存与数据局部性 · 领域内顺序不代表排名
序号人物研究重心核心思想
108Tom Kilburn虚拟存储、资源管理与系统协同把磁芯与磁鼓组织成自动管理的单级存储，并让 supervisor 统筹资源与程序隔离。
109James H. Pomerene流水线、可靠存储与存储层次将重复解码和可预测的取数等待移到缓存填充路径，同时明确容量与准确率代价。
110James R. Goodman共享内存与推测同步用冲突检测、推测状态和进展机制替代不必要的锁串行化。
111Mark D. HillDRF 契约与内存一致性与 Adve 建立以无数据竞争程序为中心的弱排序契约，并共同系统化内存一致性与缓存一致性的区分。
112David Wood一致性系统的性能与可实现性共同设计 Token Coherence 与 SafetyNet，把共享内存的权限安全、请求进展和故障恢复分别落实为机制。
113Moinuddin Qureshi缓存插入策略与效用分配共同提出按复用与边际效用管理缓存：动态选择插入策略，并按减少缺失的潜力分配共享容量。
114Onur Mutlu共享 DRAM 调度、公平性与可靠性共同改进共享 DRAM 的公平调度，并参与系统揭示 DRAM 扰动错误与概率刷新缓解。
115Abhishek Bhattacharjee地址转换与系统协同把地址转换开销放回操作系统布局、网络路径与硬件覆盖范围一起设计。
116Gabriel H. Loh堆叠存储与标签访问堆叠内存的带宽收益必须由并发请求能力和完整标签路径共同兑现。
117Andreas Moshovos内存依赖预测预测依赖关系以决定等待或提前转发，同时让验证与恢复兜住错误预测。
118Reetuparna Das数字 SRAM 原位计算与布局把 SRAM 缓存变成计算资源，同时处理操作数布局和一致性约束。
119Ravi Arimilli多处理器缓存与通信组织共同提出按操作粒度和需求紧迫性管理缓存事务，减少总线重复操作与无用数据前送。
120Luis Ceze跨介质系统与存储分层把 DNA 介质优势转化为可寻址、可恢复、可自动运行的存档管线。
121Karin Strauss介质可靠性与完整存储管线把 DNA 介质优势转化为可寻址、可恢复、可自动运行的存档管线。
122Thomas VogelsangDRAM 器件约束到系统瓶颈共同探索把标签判断与刷新差异留在 DRAM 内部，以减少缓存访问和保持数据的额外成本。
123Alan Jay Smithcache 与负载评测用 miss、搬运和服务时间的联合度量评估缓存设计。
124Peter HsuIntelligent DRAM 的系统边界从存储带宽和实现成本出发分配执行能力：R8000 分层供给与后续 DRAM/处理器集成探索。
144Robert BlankenshipCXL 一致性与状态控制参与把 I/O 顺序约束、缓存一致性与内存语义衔接起来，使设备能够高效参与系统数据访问。
246Gurtej Sandhu存储工艺、封装与可用容量通过接触与互连材料的工艺协同，控制电阻、掺杂扩散和后续热处理兼容性。
250Scott RixnerDRAM调度与流处理局部性以数据局部性和分层管理降低流计算与地址转换开销
265Ethan Miller分布式存储放置与故障域作为 Ceph 与 CRUSH 合作者，帮助把大规模存储的数据定位与故障域约束变成可分布式计算的机制。
266Nisha Talagala闪存软件接口与写放大与团队揭示闪存多层日志的写放大，并以 FTL 协同接口减少键值存储的重复数据管理。
269Damir Jamsek近数据计算与流式解压共同探索让计算靠近数据，并以流式硬件解压降低数据处理中的搬运与控制开销。
271Tony Brewer近存储可编程原子的异常与按需加载为内存控制器中的可编程原子操作补齐按需装入和可追溯异常响应机制。
289Bahar Asgari以运算重排和近内存归约以运算重排和近内存归约，解除稀疏计算中依赖、随机访问与数据搬运的相互制约。
302Josep Torrellas以原子指令块与地址签名，把一致性及并行调试的管理粒度提高一层。以原子指令块与地址签名，把一致性及并行调试的管理粒度提高一层。
304Per Stenström识别共享数据的访问模式，让一致性通信随行为调整。识别共享数据的访问模式，让一致性通信随行为调整。
307Steven K. Reinhardt可组合模拟与异构一致性用明确的模拟接口与访问权限层次，把系统行为变成可检验的机制。
314Yuan Xie · 谢源把存储器物理差异传递到数据放置与系统成本从混合缓存到存内计算建模，用存储密度、访问不对称和外围电路成本约束架构选择。

并发语义、验证与可靠性 · 27 位

一致性、作用域、安全与故障恢复；先证明保证，再优化其实现成本。

并发语义、验证与可靠性 · 领域内顺序不代表排名
序号人物研究重心核心思想
125Kourosh Gharachorloo存储一致性与真实工作负载共同提出释放一致性，用 acquire/release 区分必要排序，并系统化程序语义与实现约束的关系。
126Sarita Adve语言与硬件的并发契约共同建立以无数据竞争为前提的内存模型契约，并从程序员与实现两侧系统化一致性模型。
127Milo Martin一致性权利与模块化协议共同提出 Token Coherence，将常见情况的性能优化与权限安全、请求进展分层，并参与 SafetyNet 全局恢复设计。
128Daniel Sorin全局检查点恢复与共享内存正确性共同提出 SafetyNet 全局检查点恢复，并以权限与数据值不变量解释共享内存的正确性。
129Olivier GirouxGPU 内存模型、同步与并发语义把并发语义写成形式关系，再用有明确覆盖条件的测试检验实现。
130Daniel Lustig异构存储模型与形式映射把并发语义写成形式关系，再用有明确覆盖条件的测试检验实现。
131Jade Alglave模型、工具与实现互证用可执行公理模型和硬件反例共同约束弱内存语义。
132Margaret Martonosi早期功耗建模与跨层正确性验证把热约束变成跨硬件和操作系统的可分析控制问题。
133Srinivas Devadas安全处理器与信任边界先定义隔离威胁模型，再用硬件分区与小型安全监控器执行边界。
134Algirdas Avizienis容错、可靠性与恢复组织把容错从硬件冗余扩展到软件设计多样性，并建立故障、错误与服务失效的共同分析框架。
135Daniel P. Siewiorek并行系统与可靠性把并行系统的可靠性设计与实际故障表现、工作负载和恢复测量联系起来。
136Shubu Mukherjee软错误与架构脆弱性按故障传播到可见结果的概率和暴露时间配置可靠性保护。
137Todd Austin可检查的推测与可靠性将复杂执行、可信检查和故障影响分析分别设计。
138Ravi Rajwar事务内存与并发优化用冲突检测、推测状态和进展机制替代不必要的锁串行化。
139David SealISA 精确语义与代际兼容共同提出紧凑指令编码与块级条件执行机制，在有限编码空间内保留常用控制和寻址能力。
140Leslie Lamport因果、状态机与规范把分布式事件的因果顺序与故障假设形式化，使并发系统可以被严格推理。
141Barbara Liskov抽象与可替换契约以行为契约支持可替换的软件抽象，并用复制协议让服务跨节点故障保持一致。
142M. Frans Kaashoek系统边界与可验证实现以 Exokernel 的保护/管理分离和 Chord 的分布式查找，减少系统抽象对应用与规模的束缚。
145Allen BaumISA 兼容性测试与覆盖把 ISA 权限契约和实现兼容性变成可检查机制及可维护测试。
146William Kahan浮点语义与数值稳定性让浮点运算具备可分析的舍入、异常与渐进下溢语义，并揭示数值诊断的失效边界。
239Richard Uhlig虚拟化契约与软硬件边界以显式虚拟机状态和可控陷入机制支撑系统虚拟化，并探索陷入驱动的内存性能分析。
267Andy Warfield虚拟化容错与存储快照与团队把虚拟机封装用于透明容错和虚拟磁盘快照，使既有软件获得系统级保护。
268Pratap Subrahmanyam虚拟化隔离与兼容执行参与构建透明虚拟化与应用隔离机制，在兼容既有软件的同时收缩操作系统的信任边界。
318Peter Sewell让 ISA 与内存模型成为可执行、可检验的契约把处理器允许的行为写成可执行语义，使硬件优化与软件依赖能够在同一契约下核对。
319Robert N. M. Watson把能力权限贯穿 ISA、ABI 和系统软件用不可伪造的能力约束指针权限，并把保护模型落实到调用、分配器、动态链接和内核接口。
320Simon Moore把能力安全的元数据成本带回真实流水线和内存层次通过能力边界压缩与标签缓存组织，研究细粒度硬件保护如何在真实存储和执行路径上实现。
348Nhon Quach按错误传播边界配置可靠性保护将错误检测、隔离、恢复及保护成本共同设计，让局部故障尽可能停留在能够安全处置的范围内。

编译器、运行时与并行编程 · 38 位

程序表示、并行分解、调度、内存管理与实验方法；检查硬件和软件的分工。

编译器、运行时与并行编程 · 领域内顺序不代表排名
序号人物研究重心核心思想
147Jack B. Dennis数据流、程序语义与保护将数据依赖驱动的执行条件与程序到分布式资源的映射一起具体化
148John Cocke编译优化与机器协同通过全局数据流表示和表达式重组，让编译器识别并消除更多重复工作
149David J. Kuck并行编译、存储层次与应用调优用程序依赖分析连接编译变换、并行度与访存组织
150B. Ramakrishna (Bob) RauVLIW、EPIC 与编译调度把循环重叠执行约束与推测异常处理变成可实现的编译—硬件合同
151Joseph A. (Josh) FisherVLIW 与编译器表达并行把常见路径作为整体调度单位，并让长指令字机器配合编译器暴露的并行
152Wen-mei Hwu · 胡文美程序表示、编译与并行映射把跨基本块并行机会与正确执行条件一起交给编译器和硬件
153Chris Lattner编译器表示、分层降低与异构计算让程序语义跨优化阶段保留，并让不同抽象层在同一编译基础设施中共存
154Charles Leiserson工作量、关键路径与并行程序用可分析的工作窃取调度指导低开销并行语言实现
155Kathryn McKinley运行时、存储管理与负载定制把垃圾收集的空间组织、应用局部性与回收成本共同度量
156Stephen Blackburn可复现的运行时实验把垃圾收集的空间组织、应用局部性与回收成本共同度量
157Martin Rinard可控近似与资源取舍把可接受的结果误差变成显式的运行资源控制维度
158Scott Mahlke编译器引导的特化与并行用选择性的编译区域组织把控制流转换为可调度的并行机会
159Guang R. Gao数据流与并行执行模型把数据流依赖驱动执行与分层线程、编译和运行时结合，探索在大规模并行中隐藏延迟。
160Kemal EbciogluVLIW、二进制翻译与执行分工共同提出动态转换和推测异常机制，让VLIW并行执行保留顺序程序的兼容与错误语义。
161Michael Franz运行时编译与摊销利用真实执行路径做类型专门化，并保留回退到解释器的语义通道
162Frances E. Allen程序分析与合法优化为优化编译器建立控制流与数据流分析基础，使程序变换能够依赖可计算的全局关系。
163Alfred V. Aho形式表示与编译器结构把文本与查询需求转成明确的形式模型，再检查模型的表达边界。
164Jeffrey D. Ullman算法、表示与可复用系统先界定查询表达能力，再通过保语义变换减少递归求值中的无关工作。
165John Backus高层表达与执行组织高层程序表达需要可兑现的编译机制，也需要可推理的组合规则。
166Tri Dao以算法减少 GPU 数据搬运把 attention 的数据搬运、工作划分与异步流水放到共同优化边界内
167Fredrik Kjolstad高效 kernel 的编译抽象把稀疏迭代与存储格式拆成可组合表示，同时保留生成高效代码所需信息。
168Tom Conte编译与架构性能评估加速架构模拟时显式处理抽样代表性和丢失的微架构状态。
169Guy Steele并行程序表达与组合用少量语义机制解释控制与命名，再让编译器决定实际存储和跳转。
243Katherine Yelick通信规避与并行编程通过科学计算内核将存储层次、数据布局和多核并行协同优化
249Michael GschwindSIMD、异构并行与编译器协同通过 Cell 的统一 SIMD 执行和编译器协同，把多层并行转化为紧凑计算核心。
258Tim MattsonOpenCL、并行编程与性能可移植性用并行编程模型与 OpenCL 教学，把代码可移植和性能可移植明确区分。
273John D. OwensGPU并行原语与以数据为中心的图计算用可复用 scan 与 frontier 原语，把不规则算法映射成可扩展的 GPU 数据并行操作。
299Richard Lethin参与以多面体编译和显式机器模型参与以多面体编译和显式机器模型，把顺序循环映射到多层并行加速器。
322Paul Barham把加速器派发开销从计算依赖链移开以异步分片数据流和一致的执行排序，把灵活的单控制器编程模型扩展到多岛加速器集群。
323Michael Isard用数据流把状态位置和执行位置共同优化把状态、分片和通信显式化，使分布式机器学习既能表达新算法，也能减少不必要的数据搬运。
324Shen Li以依赖与同步顺序解释训练扩展将分布式训练优化定位到可见依赖和暴露通信，连接框架正确性、通信批量与 GPU 利用率。
325Rohan Varma显存生命周期与通信粒度的共同设计把模型状态压缩到可用显存时，同时追踪临时物化、预取并发和拓扑成本，避免容量优化吞噬吞吐。
326Huanqi Cao把执行边界变成可优化的编译边界通过单源异构编译与分层DAG表示，减少平台边界的开发和执行成本，同时保留既有运行时契约。
329Jiayi Weng把 RL 环境执行当作独立吞吐瓶颈通过解耦采样、环境执行与策略更新，让 CPU 环境供给跟上加速器，并显式处理慢环境的等待成本。
330Philippe Tillet用 tile 抽象和输入感知调优连接算法与硬件保留数据块级语义，再依据真实输入形状选择布局与内核，缩小可编程性和设备利用率之间的差距。
335James Bradbury用可组合程序变换连接研究代码与加速器效率让自动微分、批量化与编译可组合，再用有效训练吞吐检验跨设备实现，而非只看硬件忙碌程度。
341Haibin Lin训练框架的控制粒度与持续有效吞吐以分层控制、通信重叠与故障恢复共同改善训练效率，避免用无故障短跑代表长期生产能力。
345Tristan Hume从硬件追踪到加速器性能诊断把难以观测的执行细节变成可重放时间线，再按资源约束优化关键路径。

网络、互连与通信 · 24 位

拓扑、拥塞、offload 和通信模型；从传输能力走到服务关键路径与运营。

网络、互连与通信 · 领域内顺序不代表排名
序号人物研究重心核心思想
143Debendra Das SharmaCXL/UCIe 的协议与互操作边界参与构建 CXL 与 UCIe 的互连体系，把一致内存语义和芯粒组合转化为可分层实现的接口。
170Kenneth E. Batcher排序网络、互连与并行数据组织用规则比较网络和可重排的存储路径组织并行数据交换。
171Amin Vahdat数据中心网络、通信与基础设施规模参与可扩展数据中心网络研究，将位置编码和逻辑集中控制落实为不同系统机制
172Albert Greenberg云网络与可运营的扩展把拥塞信号、端主机策略与硬件快路径共同纳入云网络设计。
173Daniel Firestone主机网络、SmartNIC 与 offload把多层网络策略编译成可缓存、可更新、可卸载的每流动作。
174Torsten Hoefler通信效率与可解释的性能模型非阻塞集体通信的接口、依赖调度与实际推进条件
175Robert Metcalfe共享介质到可扩展通信分开介质访问的竞争控制与可靠传输的反馈状态，明确各自保证。
176Vinton Cerf异构网络互联契约把异构网络差异留在互联边界，把重组和连接语义定义到端系统。
177Robert Kahn开放网络与故障自治互联抽象必须保留底层网络自治，并把缓冲与恢复边界说明白。
178Dina Katabi无线介质与跨层机制显式利用网络状态与无线广播结构，分开控制目标和可实现的收益。
179Nathan Kalyanasundharam封装互连与内存 fabric共同研究从分立节点到 MI300A 的异构集成，并明确开放 chiplet 生态的系统接口边界。
180Vladimir Stojanovic光 I/O 的系统边界共同把硅光器件、网络拓扑与存储接口联动设计，追求可实现的系统级通信收益。
181Darius Bunandar光互连与 photonic interposer共同提出完整光电混合 AI 加速架构，正视光计算的数字外围与精度成本。
182Idan BursteinDPU/NIC 与基础设施卸载共同提出可编程拥塞控制与设备直访内存机制，减少网络数据通路对主机中转的依赖。
183Gilad Shainer网络拓扑与 AI 扩展共同推动 SHARP 网络内归约，把集体通信的数据处理从端点移入交换网络。
245Mark Wade光I/O与chiplet接口将 CMOS 电子与硅光器件共同集成，并推进封装内光 I/O 芯粒，缓解芯片外通信的带宽密度限制。
247Ron Ho互连物理成本与光网络把连线缩放与低摆幅通信电路的能耗约束连接起来
280Nick McKeown高速分组交换与调度把高吞吐分组交换的调度算法做成可实现的路由器核心，推动高速网络工程。
310Li-Shiuan Peh将片上互连的通信语义与可校准的功耗、面积模型共同纳入架构设计将片上互连的通信语义与可校准的功耗、面积模型共同纳入架构设计。
311Natalie Enright Jerger从多播复用和数据编码两端减少片上通信的实际代价从多播复用和数据编码两端减少片上通信的实际代价。
331Amin Tootoonchian让训练作业跨过网络故障继续前进将多路径、有限乱序状态和端点故障反馈联合设计，以减少同步训练被少数坏路径拖停的风险。
334Mark Handley从拥塞信号到故障恢复的端到端传输设计从拥塞信号到故障恢复的端到端传输设计：将机制与可测量的系统代价连接。
347Sachin Katti以调度机制实现数据中心带宽目标把带宽分配目标、包调度和拥塞控制分开设计，再检验收敛能否跟上流量变化。
349夏晶以需求反馈和分布式搬运疏通片内供数从片上网络注入公平性与DMA分布式执行出发，将数据供应、资源分配和完成语义一起纳入算力设计。

云、数据中心与基础设施经济性 · 41 位

服务、系统重组、运营与资源约束；把性能连接到有效产出、部署和完整成本。

云、数据中心与基础设施经济性 · 领域内顺序不代表排名
序号人物研究重心核心思想
184Luiz André Barroso仓库级计算、服务与计算经济性共同建立仓库级计算的部分负载能效与尾延迟设计视角
185James Hamilton数据中心经济性、可靠性与运营总结可运维服务设计，并共同分析数据中心网络如何影响资源利用率
186Urs Hölzle仓库级计算、能效与运营协同共同建立仓库级能效框架，并参与 Google 数据中心网络演进研究
187Jeff Dean分布式系统抽象、工作负载与尾延迟共同构建 MapReduce 的容错执行，并总结大规模服务尾延迟治理
188Parthasarathy “Partha” Ranganathan工作负载驱动的系统重组共同研究仓库级能效并参与视频转码加速器的系统协同设计
189Thomas Wenisch内存持久性、能效与微秒级服务共同研究时序与空间访问模式驱动的共享内存预取
190Andrew Chien能源灵活性与云计算把数据中心优化从平均PUE推进到随时间、地点和服务约束变化的碳排放。
191Jensen Huang · 黄仁勋系统与平台战略、计算经济性以跨产品的软件平台和完整训练推理系统，推动GPU从图形加速走向通用AI计算。
192Wei Wang (William Wang)持久内存语义、微架构支持与架构方法区分并发可见性与崩溃后持久性，研究如何通过指令、依赖跟踪和持久域设计降低正确持久化的代价。
193Christos Kozyrakis资源效率与服务约束与 Christina Delimitrou 共同把性能约束、异构与干扰建模接入集群调度
194Mendel Rosenblum虚拟化与资源解耦共同研究日志结构文件系统与面向 NUMA 的虚拟机监控器
195David Perlmutter平台而非部件的产品价值从移动计算的功耗约束出发，阐述共享微架构和整个平台的能效设计。
196Don Soltis吞吐核心与负载匹配从 Itanium 2 到高密度 Xeon，按目标负载平衡核心、存储与平台资源。
197Fernando J. Corbató分时资源与交互响应领导 CTSS 与 Multics，将共享大型计算机推进为可交互、可保护、可演进的计算服务。
198Eric Brewer分区期间的显式策略共同提出 harvest/yield 视角，并澄清分区期间的一致性与可用性设计
199Sanjay Ghemawat数据局部性与故障常态化共同设计 GFS 与 MapReduce，使存储语义和失败重执行配合
200Jim Gray事务语义与数据移动经济性共同澄清事务提交容错与异步复制的协调边界
201Michael Stonebraker工作负载驱动的数据系统特化共同推动面向分析与事务负载分别优化的数据库架构
202Babak Falsafi云原生服务器与内存停顿共同研究时序与空间访问模式驱动的共享内存预取
204Trevor Cai可预测扩展与基础设施参与计算预算驱动的大模型训练，并在 GPT-4 项目承担吞吐和执行领导职责。
205Carole-Jean Wu真实 AI 工作流的端到端效率把机器学习架构优化扩展到效率、规模与全生命周期可持续性。
206David Kanter机器学习评测的代表性共同建立以质量门槛、负载场景和软件路径为约束的 MLPerf 推理评测。
207Vijay Janapa Reddi数据中心之外的 AI 能效评测以 MLPerf 推理与移动评测，把 AI 芯片比较推进到可复现的真实部署场景。
208Tom St. John推理工作流与异构执行参与跨平台 MLPerf 推理与移动基准，推动按请求场景验证 AI 系统表现。
209Greg Papadopoulos可扩展系统与数据流共同研究显式token存储与细粒度多线程，降低数据流同步和延迟容忍的实现成本。
276Pankaj Mehra持久数据抽象与分层内存资源配置共同研究以数据对象与负载特征为中心的持久内存和分层内存系统。
278Will Eatherton路由查找与软硬件协同把路由查找算法与内存组织、在线更新及可编程处理器一同设计。
279James Markevitch可编程网络处理与存储带宽共同设计以可编程多线程和专用加速器配合的网络处理器。
287Eric Chung参与将 FPGA 从单机附属设备变成网络可达的云级加速资源参与将 FPGA 从单机附属设备变成网络可达的云级加速资源，并用于低延迟 AI 服务。
321Christina Delimitrou以端到端尾延迟约束资源分配将共享节点干扰与微服务依赖纳入资源控制，在满足服务 QoS 的条件下减少过度配置。
327Weiran He用共享状态解除请求与执行节点的绑定以全局KV状态支撑缓存复用和细粒度请求调度，同时区分在线服务SLO与同步训练长尾这两种优化目标。
332Christopher Berner控制面与训练流水线的规模边界控制面与训练流水线的规模边界：将机制与可测量的系统代价连接。
336Sam McCandlish以有效批量约束训练并行规模把训练到目标质量的时间与计算量一起优化；能分发更多数据不意味着能获得同比例的学习进展。
337Tom Brown让模型预算与训练执行共同满足容量约束模型规模、批量与并行划分必须一起选择；一个理论上划算的训练方案还需要能装入设备并有效执行。
338Chenggang Zhao按瓶颈层级共同设计模型和互连将数据搬运路径、模型路由和GPU通信资源共同纳入设计，而非只提高标称网络带宽。
339Wencong Xiao让运行时暴露可调度资源和可迁移状态通过框架与调度器协同，把GPU共享和请求重调度建立在应用状态与性能反馈之上。
340Ziheng Jiang通过依赖拆分释放训练与推理的流水空间把通信依赖与模块资源需求显式分解，以流水和独立部署改善大模型系统效率。
342Ruoyu Qin以状态复用和调度重构推理与RL让共享KV状态同时服务于计算复用和请求重调度，并针对在线SLO与同步训练长尾采用不同目标。
343Feng Ren将传输意图与动态物理路径解耦用拓扑和实时健康状态决定数据搬运路径，将故障恢复纳入传输执行而不是留给上层人工协调。
344Zheming Li把KV缓存收益兑现为SLO达标吞吐联合考察缓存复用、prefill/decode资源分离和实际传输路径，避免将命中率或网络峰值当作用户体验。
346Wei Lin训练资源共享与推理请求动态迁移让资源分配随任务阶段和实际状态变化，并显式约束共享干扰与迁移成本。

HPC 与可扩展并行系统 · 14 位

向量、多线程、多核、空间并行与整机扩展；识别通信、同步和规模边界。

HPC 与可扩展并行系统 · 领域内顺序不代表排名
序号人物研究重心核心思想
210Seymour Cray物理布局、系统简洁性与超级计算以向量寄存器、流水链接和紧凑整机设计推进超级计算机性能。
211Harvey G. Cragon器件技术与科学计算系统把集成电路技术转化为可运行的向量科学计算系统，并为多程序运行设计内存保护。
212Tadashi Watanabe · 渡边贞向量流水线与存储供给推进向量系统的可扩展执行，并把实现相关向量长度从目标程序常量中移出。
213Burton Smith延迟容忍、细粒度多线程与同步以多指令流和并行余量容忍共享存储延迟
214Mateo Valero解耦与乱序向量执行向量处理器的访存解耦、乱序发射与寄存器重命名
215Kunle Olukotun多核、线程与并行组织以等面积比较和分层片上存储推动单芯片多处理器设计
216Anant Agarwal多线程延迟容忍、缓存一致性与可编程空间并行Raw 将计算与通信资源显式暴露给编译器
217Steve Scott超级计算机的完整扩展高基数路由器与分组互连：在网络跳数、布线成本和拥塞之间取舍
218David E. Shaw领域专用系统与科学产出Anton 专用计算以细粒度通信和多层数值验证服务分子动力学
219Pete Bannon处理器与片上网络协同把计算核心、数据供给与互连组织成面向完整系统目标的处理器。
220Justin Rattner并行系统与应用驱动研究将微处理器、分布式内存和超立方互连组织成可扩展科学计算系统。
242John Shalf应用驱动协同设计与HPC能效通过科学计算内核将存储层次、数据布局和多核并行协同优化
257Todd TakkenBlue Gene/L、通信与机架封装参与 Blue Gene/L，以低功耗节点、专用通信网络和机架封装协同实现大规模并行。
306David Culler显式通信成本与并行语言协同把远程操作的发起、传输和完成拆开，让程序能够表达局部性并重叠通信。

物理实现、能效与能源边界 · 32 位

从电路、数据移动与能源预算检验架构选择，而非仅比较运算或峰值指标。

物理实现、能效与能源边界 · 领域内顺序不代表排名
序号人物研究重心核心思想
221Mark Horowitz电路成本、能耗约束与任务匹配以每项有用工作的能量和数据搬移成本约束并行扩展。
222Trevor Mudge低功耗架构与技术协同按状态保留成本和任务性能需求实施功耗控制。
223Al Davis非传统执行与存储组织与团队从数据放置和激活粒度改造内存效率，使 DRAM 服务有效数据而非大量无用位。
224Peter Kogge并行递推与前缀计算用函数复合与递归倍增揭示递推计算中的并行性
225Steve Furber异步处理器与握手控制AMULET 异步处理器与四相微流水锁存控制
226David Brooks功耗建模与微架构能效将功耗、流水级开销和热控制代价纳入性能设计。
227Kevin Skadron温度、功率与持续性能用空间与时间温度模型选择适合热压力程度的控制机制。
228Brad McCredie高频实现与系统可靠性参与处理器时钟网络工程，并推动按工作负载需求选择芯粒与系统互连边界。
229Carver Mead物理约束与结构化设计利用器件物理直接实现模拟计算原语，并以感觉系统检验电路方法。
230Sam Naffziger功耗约束下的系统扩展将典型使用能效与芯粒划分的系统代价纳入处理器设计。
231Eric Fetzerchiplet 分割与集成代价与团队把多核功率控制和芯粒物理集成作为吞吐处理器的共同设计问题。
232Ravi Mahajan异构封装与架构可行空间以嵌入式硅桥提高封装内芯片互连密度，使多个优化芯片能够组成高带宽系统。
233David Nellans热提取与 XPU 架构与团队将多 GPU 共享数据的通信从阻塞读路径移到主动写传播，并提高细粒度传输效率。
234Efraim Rotem跨域能量管理把封装功率预算、热时间尺度与多域 DVFS 连接为系统电源管理。
235Udit Gupta跨栈可持续 AI将制造隐含碳与运行碳一起纳入架构设计，使能效最优与生命周期碳最优可以被分别检验。
236Borivoje Nikolic从开放架构到实硅验证将可配置架构与物理实现、全系统验证持续连接。
237Rob Aitken能效约束与技术路线用实硅校准工艺与物理IP模型，并将性能目标约束到功率和能量预算。
238Stefan Rusu实现约束与架构规划将大型 Xeon 的缓存、时钟与漏电控制联合实现，使多核扩展能在功率预算内落地。
240Pradip Bose功耗性能模型与硅前验证将性能、功耗与模型校准放在同一架构优化流程中。
241Kevin NowkaDVFS与低功耗电路系统协同把电压控制与真实时序负载、转换代价和电路分区联系起来。
277David Burnett（Motorola 存储器件）SRAM与非易失存储器可靠性把存储器可靠性从单一平均参数推进到器件结构、统计分布与阵列失效的联合验证。
282Muhannad Bakir3D集成与微流体冷却把微流体冷却与三维芯片电互连共同设计，为高功率密度集成寻找可制造的散热路径。
283Subramanian Iyer硅互连基板与异构集成以硅互连基板和细间距裸芯片连接缩短芯片间距离，拓展超出传统封装的系统集成。
290Michael Floyd将 POWER7 的传感、逐核调频与固件策略联成自适应能耗控制闭环。将 POWER7 的传感、逐核调频与固件策略联成自适应能耗控制闭环。
291Bishop Brock把功耗管理硬件与固件作为可验证的协同系统把功耗管理硬件与固件作为可验证的协同系统，参与 POWER7 自适应控制及 POWER7+ 功耗建模。
292Charles Lefurgy以可校准的功耗模型连接服务器测量与运行时控制以可校准的功耗模型连接服务器测量与运行时控制，参与 POWER 能效管理。
293Carl Anderson参与以分层物理设计与实际时序诊断参与以分层物理设计与实际时序诊断，将高频 POWER 处理器架构落实为可制造芯片。
295Ian Young以电路与工艺协同推进微处理器演进以电路与工艺协同推进微处理器演进，并建立超越 CMOS 器件的统一比较方法。
296Jeff Burns参与把动态电压频率调节与休眠漏电控制做成可运行的处理器电路机制。参与把动态电压频率调节与休眠漏电控制做成可运行的处理器电路机制。
297Ken Shepard参与以快速非线性控制与封装集成磁性电感参与以快速非线性控制与封装集成磁性电感，让细粒度片上供电具备可实现的瞬态响应。
298Massoud Pedram随机模型驱动的系统功耗管理把电源管理从固定超时规则推进为有状态、带性能约束的系统策略优化。
300Jeremy Holleman将可更新的浮栅模拟存储与电流域运算结合将可更新的浮栅模拟存储与电流域运算结合，演示微瓦级在线学习和特征提取。

Eckert–Mauchly Award 系列保留 48/48 位（1979–2026），按领域分布；依据 IEEE 官方名单。

阅读约定：公开工作的依据是来源事实；“核心思想”“思维方式”是我们的综合归纳；提问、适用边界和诊断是用于现代架构评估的抽象，不是人物原话、心理画像或其对本站短文的背书。合作成果注明合作关系。历史工艺数值和厂商宣传倍数不作为今天的通用测量事实。

基础方法、ISA 与系统抽象 34 位

从定量方法、程序接口和系统组织开始，明确架构的比较单位与长期契约。

查看本领域名单
1 · 定量评估、软硬件协同设计

John Hennessy

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现 ／ GPU、AI 与专用加速

与 Patterson 共同建立系统、定量的架构设计方法，使 RISC 和软硬件协同成为可验证的设计路线。

最重要贡献

  • 把处理器、编译器和实测负载作为联合设计对象，推动 RISC 从指令简化走向完整系统效率。
  • 建立可比较、可解释的架构评估方法；2019 年共同文章把这一路线延伸到领域专用架构。

ACM A.M. Turing Award · 2017：共同建立系统、定量的计算机体系结构设计与评估方法，对微处理器行业产生持久影响。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Hennessy 的 Stanford/MIPS 与 Patterson 的 Berkeley RISC 轨迹相互印证；图灵奖是共同授予，不能把共同的方法和文章归为个人独有。

机制与核心论证 · 编辑解读

官方 2017 图灵奖理由定位于系统、定量的方法及其长期影响。2019 年合著文章解释：通用处理器受能耗与并行利用限制时，专用化需要连同软件、数据表示和工作负载一起设计；不能只更换计算单元。

思维方式

  • 把编译器、处理器和完整应用放到同一量化比较中。
  • 局部设计收益在完整软件栈和功耗预算下还剩多少？

可复用提问

  • 局部设计收益在完整软件栈和功耗预算下还剩多少？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

RISC 不等于“指令越少越好”；专用化收益依赖稳定负载、软件支持和端到端占比。该文章中的预测不等于后来产品已实现的事实。

建议诊断 · 编辑提炼

围绕“局部设计收益在完整软件栈和功耗预算下还剩多少？”测量下列变量：f：可加速时间比例；s：局部加速；h：额外系统时间比例。 将假设与结果分别记录。

架构挑战者 · 定量方法与完整系统

局部设计收益在完整软件栈和功耗预算下还剩多少？

技能：A2 交叉条件 A3 瓶颈识别 A8 软硬件边界 A9 工作负载先行

变量与比较边界
f：可加速时间比例；s：局部加速；h：额外系统时间比例。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T新/T旧=(1-f)+f/s+h，仅适用于固定任务、各阶段时间可加。
交叉条件
f(1-1/s)>h 才产生净收益；并发重叠时须重建模型。
最强反例
加速内核仅占少量时间，数据转换和传输反而主导。
生产验证
围绕“局部设计收益在完整软件栈和功耗预算下还剩多少？”测量下列变量：f：可加速时间比例；s：局部加速；h：额外系统时间比例。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. John Hennessy and David Patterson Share ACM Turing Award

    Mark D. Hill / ACM SIGARCH · 2018-04-12 · 官方学术组织文章；正文引述官方 2017 获奖理由。正文已获取并核验；证据：强；用途：贡献定位；SIGARCH 转引官方 citation。

  2. A New Golden Age for Computer Architecture

    John L. Hennessy; David A. Patterson · 2019-02 · 论文全文；CACM 62(2), pp.48–60；RISC、领域专用架构章节。正文已获取并核验；证据：强；用途：机制与归属。

保留的代表来源
  1. ACM SIGARCH：Hennessy 与 Patterson 的定量方法2018 · 学术组织说明
  2. A New Golden Age for Computer Architecture2019 · 两人合著文章；大学托管全文

相关短文：核心数与固定预算 内核加速与全服务性能

回到人物名单
2 · 简化接口、系统组合与开放架构

David Patterson

主领域：基础方法、ISA 与系统抽象 · 关联领域：云、数据中心与基础设施经济性 ／ GPU、AI 与专用加速

与 Hennessy 共同建立系统、定量的架构设计方法，使 RISC 和软硬件协同成为可验证的设计路线。

最重要贡献

  • 把处理器、编译器和实测负载作为联合设计对象，推动 RISC 从指令简化走向完整系统效率。
  • 建立可比较、可解释的架构评估方法；2019 年共同文章把这一路线延伸到领域专用架构。

ACM A.M. Turing Award · 2017：共同建立系统、定量的计算机体系结构设计与评估方法，对微处理器行业产生持久影响。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Hennessy 的 Stanford/MIPS 与 Patterson 的 Berkeley RISC 轨迹相互印证；图灵奖是共同授予，不能把共同的方法和文章归为个人独有。

机制与核心论证 · 编辑解读

官方 2017 图灵奖理由定位于系统、定量的方法及其长期影响。2019 年合著文章解释：通用处理器受能耗与并行利用限制时，专用化需要连同软件、数据表示和工作负载一起设计；不能只更换计算单元。

思维方式

  • 先定义共同软件接口，再比较不同实现和专用化的完整成本。
  • 局部设计收益在完整软件栈和功耗预算下还剩多少？

可复用提问

  • 局部设计收益在完整软件栈和功耗预算下还剩多少？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

RISC 不等于“指令越少越好”；专用化收益依赖稳定负载、软件支持和端到端占比。该文章中的预测不等于后来产品已实现的事实。

建议诊断 · 编辑提炼

围绕“局部设计收益在完整软件栈和功耗预算下还剩多少？”测量下列变量：f：可加速时间比例；s：局部加速；h：额外系统时间比例。 将假设与结果分别记录。

架构挑战者 · 软硬件协同与专用化

局部设计收益在完整软件栈和功耗预算下还剩多少？

技能：A2 交叉条件 A3 瓶颈识别 A8 软硬件边界 A9 工作负载先行

变量与比较边界
f：可加速时间比例；s：局部加速；h：额外系统时间比例。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T新/T旧=(1-f)+f/s+h，仅适用于固定任务、各阶段时间可加。
交叉条件
f(1-1/s)>h 才产生净收益；并发重叠时须重建模型。
最强反例
加速内核仅占少量时间，数据转换和传输反而主导。
生产验证
围绕“局部设计收益在完整软件栈和功耗预算下还剩多少？”测量下列变量：f：可加速时间比例；s：局部加速；h：额外系统时间比例。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. John Hennessy and David Patterson Share ACM Turing Award

    Mark D. Hill / ACM SIGARCH · 2018-04-12 · 官方学术组织文章；正文引述官方 2017 获奖理由。正文已获取并核验；证据：强；用途：贡献定位；SIGARCH 转引官方 citation。

  2. A New Golden Age for Computer Architecture

    John L. Hennessy; David A. Patterson · 2019-02 · 论文全文；CACM 62(2), pp.48–60；RISC、领域专用架构章节。正文已获取并核验；证据：强；用途：机制与归属。

保留的代表来源
  1. A Case for Redundant Arrays of Inexpensive Disks (RAID)1987 · Patterson、Gibson、Katz 合作论文
  2. A New Golden Age for Computer Architecture2019 · Hennessy 与 Patterson 合著文章
  3. John Hennessy and David Patterson Share ACM Turing Award2018-04-12 · 官方学术组织文章 · 正文引述官方 2017 获奖理由

相关短文：已知良品裸片与成品经济性 共享内存的系统代价

回到人物名单
3 · 整体性能与并行边界

Gene M. Amdahl

主领域：基础方法、ISA 与系统抽象 · 关联领域：HPC 与可扩展并行系统

推动流水线、指令前瞻与缓存创新，并揭示整体性能受不可并行工作限制。

最重要贡献

  • 官方获奖理由认可流水线、指令前瞻和缓存方面的架构创新。
  • 1967 年论文把数据管理与问题不规则性纳入并行评估，说明增加执行资源不能消除顺序工作。

ACM/IEEE CS Eckert–Mauchly Award · 1987：在流水线、指令前瞻和缓存等计算机架构技术上作出突出创新。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1967 年论文署名 IBM 的 Gene M. Amdahl。获奖理由覆盖其架构创新；这里另用本人论文解释并行边界，不把论文视为全部获奖工作的证明。

机制与核心论证 · 编辑解读

论文比较近似等量硬件的三种组织，指出数据管理、边界不规则和计算不均会削弱理想并行。诊断应先固定任务并分解时间；常用加速比公式是本页教学模型，不冒充原论文原式。

思维方式

  • 先比较同一任务与硬件预算。
  • 把数据管理与不规则计算计入总时间。

可复用提问

  • 不能被新增执行单元加速的时间占多少？
  • 问题规模改变后，原来的时间分解还成立吗？

适用边界

原文的工作负载比例与性能判断属于当时条件，不能当作今日常数。扩大问题规模或改变算法后必须重估串行比例。

建议诊断 · 编辑提炼

对固定任务做时间分解，并另行报告规模变化下的并行效率。

架构挑战者 · 固定任务的加速上限

不能被新增执行单元加速的时间占多少？

技能：A2 交叉条件 A3 瓶颈识别 A6 规模扩展

变量与比较边界
f：可加速比例；p：理想加速倍数；H：额外时间。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：固定任务 T_p=T_1[(1-f)+f/p]+H；不用于直接预测弱扩展。
交叉条件
T_1 f(1-1/p)>H；p→∞ 时剩余部分仍存在。
最强反例
规模改变使通信与串行部分增长，原 f 不再有效。
生产验证
对固定任务做时间分解，并另行报告规模变化下的并行效率。
跨领域迁移
迁移到服务链或集体通信优化。

已核验来源与证据范围

  1. Gene M. Amdahl — recipient citation

    ACM · 1987 · 官方获奖理由；1987 citation。官方搜索索引提供完整 citation；直接打开受限；证据：强；用途：获奖年份与贡献定位。

  2. Validity of the Single Processor Approach to Achieving Large Scale Computing Capabilities

    Gene M. Amdahl · 1967 · 论文全文；pp.483–485；数据管理、不规则性与三种机器比较。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. Validity of the single processor approach…1967 · 原论文；大学托管
  2. IEEE：Amdahl 获奖资料1987 · 架构创新
  3. Gene M. Amdahl — recipient citation1987 · 官方获奖理由 · 1987 citation

相关短文：核心增长与固定预算 局部与整体性能

回到人物名单
4 · 处理器分类、算术与并行组织

Michael J. Flynn

主领域：基础方法、ISA 与系统抽象

建立按指令流与数据流理解计算机组织的框架，使并行结构与资源利用可以系统比较。

最重要贡献

  • 官方理由认可处理器组织与分类、计算机算术和性能评估的基础贡献。
  • 1972 年论文把组织分类与依赖、分支及共享资源竞争联系起来，说明更多并行单元不保证等比例加速。

ACM/IEEE CS Eckert–Mauchly Award · 1992：在处理器组织与分类、计算机算术和性能评估方面作出开创性贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

论文由 Stanford 的 Michael J. Flynn 署名；本页聚焦其分类和效能分析，不以一篇论文替代全部算术研究。

机制与核心论证 · 编辑解读

SISD、SIMD、MISD、MIMD 按指令流和数据流组织区分。论文进一步采用请求与服务资源模型，分析依赖及通信互斥如何降低利用率；分类是分析起点，不是性能排名。

思维方式

  • 先明确观察层次，再标注流的组织。
  • 把逻辑并行性与物理资源争用分开。

可复用提问

  • 新增处理单元面对的是独立工作，还是同一共享资源的等待？
  • 当前瓶颈是否属于模型排除的 I/O？

适用边界

原文明确不处理 I/O 瓶颈，并简化指令时长。嵌套和排队模型有特定假设，不能把某种次线性增长当成所有并行机器的定律。

建议诊断 · 编辑提炼

固定工作量，测各资源服务需求与等待时间；按核心、节点和系统分别分类，检查通信与 I/O 是否支配总时间。

架构挑战者 · 流的组织与资源饱和

新增处理单元面对的是独立工作，还是同一共享资源的等待？

技能：A1 假设挑战 A3 瓶颈识别 A8 软硬件边界

变量与比较边界
W：工作量；C：有效计算服务率；B：共享资源可服务率；D：每单位工作对共享资源的需求。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：吞吐率上界 ≤ min(C, B/D)；独立工作充足且资源需求可度量时适用。
交叉条件
增加计算单元只有在 C 为限制项时直接提高上界。
最强反例
更多独立指令仍可能堵在同一内存或网络接口。
生产验证
固定工作量，测各资源服务需求与等待时间；按核心、节点和系统分别分类，检查通信与 I/O 是否支配总时间。
跨领域迁移
比较 GPU、分布式执行时，分别建立对应层次的资源需求。

已核验来源与证据范围

  1. Michael J. Flynn — Eckert–Mauchly citation

    ACM / IEEE Computer Society · 1992 · 官方获奖理由；对应年份 recipient citation。官方搜索索引取得完整获奖理由；直接获取部分受限；证据：强；用途：奖项、年份与关键贡献定位。

  2. Some Computer Organizations and Their Effectiveness

    Michael J. Flynn · 1972-09 · 论文全文；IEEE Transactions on Computers C-21(9), pp.948–960；Introduction、分类及资源模型。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. IEEE：Flynn 的研究与著作回顾2026 · 组织、分类与并行设计
  2. Michael J. Flynn — Eckert–Mauchly citation1992 · 官方获奖理由 · 对应年份 recipient citation
  3. Some Computer Organizations and Their Effectiveness1972-09 · 论文全文 · IEEE Transactions on Computers C-21(9), pp.948–960；Introduction、分类及资源模型

相关短文：并行层次 计算与通信

回到人物名单
5 · 流水线、性能模型与应用评估

Edward S. Davidson

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现

将高性能流水线与多处理器的设计、调度和性能评估连接起来，使资源占用可被系统分析。

最重要贡献

  • 官方理由认可高性能流水线及多处理器的设计、实现和性能评估贡献。
  • 与学生发展预约表、冲突向量和状态图方法，寻找流水线无冲突的启动序列与循环调度。

ACM/IEEE CS Eckert–Mauchly Award · 2000：为高性能流水线和多处理器系统的设计、实现及性能评估作出开创性贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2009 年本人访谈明确指出，流水线理论由他与 Len Shar 等学生共同推进；“我的理论”不应被理解为个人独作。这里采用 2011 整理版访谈正文。

机制与核心论证 · 编辑解读

预约表描述一个任务在哪些时刻占用哪些阶段；冲突向量排除会相撞的启动间隔，状态图进一步寻找高吞吐循环。访谈也强调反馈路径的选择会改变可调度性。

思维方式

  • 从资源占用图推导允许的启动间隔。
  • 把启动、排空与短循环纳入总成本。

可复用提问

  • 负载有足够多次迭代来兑现稳态吞吐吗？
  • 复杂反馈路径带来的控制成本能否由资源复用抵偿？

适用边界

本人回顾指出，很多硬件选择简单直通流水线，未采用复杂控制；软件循环太短时也可能到不了稳态。最优稳态间隔不等于最短整程序时间。

建议诊断 · 编辑提炼

同时报告启动间隔、填充/排空开销和循环长度分布；在长循环与短循环上分别比较总时间。

架构挑战者 · 稳态调度与短任务边界

负载有足够多次迭代来兑现稳态吞吐吗？

技能：A1 假设挑战 A2 交叉条件 A3 瓶颈识别 A8 软硬件边界

变量与比较边界
N：迭代数；I：稳态启动间隔；P：填充与排空等固定开销。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T(N)≈P+N×I；仅适用于稳态模型能描述该循环且无额外数据相关停顿时。
交叉条件
方案 2 的较小 I 须补偿其新增 P，才能在给定 N 上获胜。
最强反例
仅执行几次的循环可能在进入稳态前已结束。
生产验证
同时报告启动间隔、填充/排空开销和循环长度分布；在长循环与短循环上分别比较总时间。
跨领域迁移
用于软件流水、批处理或加速器时，保留实际任务长度分布。

已核验来源与证据范围

  1. Edward Davidson — 2000 Eckert–Mauchly citation

    ACM / IEEE Computer Society · 2000 · 官方获奖理由；对应年份 recipient citation。官方搜索索引取得完整获奖理由；直接获取部分受限；证据：强；用途：奖项、年份与关键贡献定位。

  2. Oral History of Edward S. Davidson

    Edward S. Davidson；采访 Paul N. Edwards · 2009-06-17/18、2009-09-29；2011-03-17 整理 · 本人访谈文字稿；pp.82–85 预约表、合作归属与硬件采用；pp.120–121 短循环限制。已读取上述访谈正文；未收听录音；证据：强；用途：本人对机制与实际边界的回顾。

保留的代表来源
  1. IEEE：Davidson 研究与获奖资料2000 · 流水线与性能评价
  2. Oral History of Edward S. Davidson2009-06-17/18、2009-09-29；2011-03-17 整理 · 本人访谈文字稿 · pp.82–85 预约表、合作归属与硬件采用；pp.120–121 短循环限制

相关短文：资源预算与排队 局部与整体

回到人物名单
6 · 语言导向架构与程序层次

Robert S. Barton

主领域：基础方法、ISA 与系统抽象

以程序语言的结构指导计算机设计，用栈和自动过程链接缩小高级语言与机器执行之间的距离。

最重要贡献

  • 1977 年 IEEE W. Wallace McDowell Award 理由认可栈处理、自描述数据标签及高级语言执行等架构创新。
  • 1961 年论文从表达式与过程出发，建立临时存储自动分配与可递归的调用链接机制。

IEEE Computer Society W. Wallace McDowell Award · 1977：以 B5000 及后继机器体现栈处理、自描述数据标签和高级语言执行等创新架构理念。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

IEEE 官方页面也确认其 1979 年 Eckert–Mauchly 获奖身份，但未提供该年理由；本页采用已取得的 1977 年官方理由。1961 论文抽象说明 Burroughs 系统设计，不等于全部 B5000 团队实现。

机制与核心论证 · 编辑解读

表达式转换成 Polish 形式，由栈计数器和两个算术寄存器管理中间值；过程入口保存返回地址与前一层链接，退出恢复。论文主张模型、程序和逻辑设计协作，而不是完成硬件后再补语言。

思维方式

  • 从语言语义与调用结构追溯硬件需求。
  • 将编译器和逻辑实现纳入同一设计循环。

可复用提问

  • 语言的哪些语义值得由硬件直接承担？
  • 简化过程调用的收益是否覆盖隐式栈依赖和其他语言的适配代价？

适用边界

论文有意简化实际机器，并非完整 ALGOL 实现规范。栈隐式操作数减少显式存储管理，但对其他语言、寄存器优化或并行执行是否有利须另证。

建议诊断 · 编辑提炼

用嵌套表达式、递归调用和另一种语言各构建工作负载，比较编译复杂度、动态访存、代码大小与总执行时间。

架构挑战者 · 语言语义与机器表示

语言的哪些语义值得由硬件直接承担？

技能：A1 假设挑战 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
C编：编译成本；N访：运行期访存；T调：调用成本；C适：其他语言适配成本。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：硬件承接语义的收益须同时检查 C编、N访、T调 的下降与 C适 的增加。
交叉条件
稳定而高频的语义值得专门支持；语言变化会改变收益。
最强反例
为一种调用模型优化可能限制另一种语言的实现。
生产验证
用嵌套表达式、递归调用和另一种语言各构建工作负载，比较编译复杂度、动态访存、代码大小与总执行时间。
跨领域迁移
可用于虚拟机、字节码和领域专用处理器。

已核验来源与证据范围

  1. Robert S. Barton — Award Recipient

    IEEE Computer Society · 1977；1979 · 官方获奖理由；Awards：1977 McDowell 完整理由；1979 Eckert–Mauchly 身份。官方索引取得完整获奖段；直接访问受限；证据：强；用途：关键贡献、机制与归属。

  2. A New Approach to the Functional Design of a Digital Computer

    R. S. Barton · 1961；1987 重印 · 论文全文；1987 Annals 9(1), pp.11–15；Polish String、Stack、Subroutine Control。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. IEEE：人物资料B5000 与解释式架构
  2. Stack mechanism having multiple display registers1969 · 多位发明人合作专利
  3. Robert S. Barton — Award Recipient1977；1979 · 官方获奖理由 · Awards：1977 McDowell 完整理由；1979 Eckert–Mauchly 身份
  4. A New Approach to the Functional Design of a Digital Computer1961；1987 重印 · 论文全文 · 1987 Annals 9(1), pp.11–15；Polish String、Stack、Subroutine Control

相关短文：状态表示与恢复 工作表达与执行

回到人物名单
7 · 微程序与可构造的控制

Maurice V. Wilkes

主领域：基础方法、ISA 与系统抽象

建成 EDSAC 并推动程序库实践，又以微程序把指令控制转成可系统设计的操作序列。

最重要贡献

  • 1967 年图灵奖理由认可 EDSAC 的设计建造，以及与 Wheeler、Gill 合著作品对程序库的推动。
  • 1951 年本人论文提出用控制矩阵产生微操作与后继选择，使复杂控制不必完全依赖临时拼接的逻辑。

ACM A.M. Turing Award · 1967：认可 EDSAC 的设计与建造，以及与 Wheeler、Gill 合著作品对程序库的引入。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

EDSAC 与程序库是合作工程；官方理由明确列出 Wheeler、Gill。微程序机制取自 Wilkes 本人的 1951 年会议文章，与奖项引用的程序库贡献分别说明。

机制与核心论证 · 编辑解读

矩阵 A 产生寄存器传送等控制脉冲，矩阵 B 选择后继微操作；机器状态还能决定条件分支。将控制写成序列后，可更清楚地权衡结构规则性与设备数量。

思维方式

  • 让控制步骤及后继关系显式可查。
  • 逐项比较规则结构的工程收益与器件成本。

可复用提问

  • 控制复杂度减少是否足以补偿控制存储和执行步骤？
  • 要求修改的是控制序列，还是数据通路本身？

适用边界

原设计的固定矩阵改动需要重新布线；不能误写成已经实现现代可在线更新微码。作者讨论了可擦写控制存储的可能性，同时质疑当时硬件代价。

建议诊断 · 编辑提炼

列出每条指令的微操作路径、控制存储和关键时序；分别验证控制序列变更及其数据通路依赖。

架构挑战者 · 控制规则性与实现成本

控制复杂度减少是否足以补偿控制存储和执行步骤？

技能：A2 交叉条件 A5 排队与尾延迟 A6 规模扩展

变量与比较边界
L：微操作路径长度；τ：控制步时间；H：控制硬件成本。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：单条指令控制时间约 L×τ；需与同等语义的实现及验证成本 H 一起比较。
交叉条件
规则化控制收益须覆盖额外控制存储、路径长度和关键时序成本。
最强反例
重写控制序列无法凭空增加数据通路没有的运算能力。
生产验证
列出每条指令的微操作路径、控制存储和关键时序；分别验证控制序列变更及其数据通路依赖。
跨领域迁移
迁移到固件状态机时区分可编程控制和可重构硬件。

已核验来源与证据范围

  1. ACM A.M. Turing Award — Fact Sheet

    ACM · 1967（获奖年份） · 官方获奖理由；历届表 1967 Maurice Wilkes。官方索引核验完整 citation；直接 PDF 获取受限；证据：强；用途：EDSAC、程序库及共同作者定位。

  2. The Best Way to Design an Automatic Calculating Machine

    M. V. Wilkes · 1951（会议文章；所读为历史重印扫描） · 论文全文；重印 pp.182–184；PDF pp.2–4，尤其 Fig.12 与末段。取得扫描全文并对所列三页进行 OCR 阅读，核验矩阵 A/B 与可擦写存储讨论；证据：强；用途：微程序机制、设计动机与实现边界。

保留的代表来源
  1. IEEE：Wilkes 历史资料微程序与合作编程体系
  2. ACM A.M. Turing Award — Fact Sheet1967（获奖年份） · 官方获奖理由 · 历届表 1967 Maurice Wilkes
  3. The Best Way to Design an Automatic Calculating Machine1951（会议文章；所读为历史重印扫描） · 论文全文 · 重印 pp.182–184；PDF pp.2–4，尤其 Fig.12 与末段

相关短文：执行机制与服务性能 状态与接口

回到人物名单
8 · 计算机类别、系统组织与经济边界

C. Gordon Bell

主领域：基础方法、ISA 与系统抽象 · 关联领域：云、数据中心与基础设施经济性

把高性能计算机从设计带到可用产品，并以价格、软件环境与接口共同解释计算机类别的演化。

最重要贡献

  • 2014 年 Seymour Cray 奖理由特别认可 PDP-6 与 VAX-11/780 等系统的设计和产品化贡献。
  • 2008 年 Bell’s Law 文章把新计算机类别理解为技术、价格区间、编程环境与使用方式共同变化的结果。

IEEE Computer Society Seymour Cray Computer Engineering Award · 2014：在设计并推动多种重要计算机系统进入市场方面作出卓越贡献，尤其是 PDP-6 和 VAX-11/780。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

官方页面核验其 1982 年 Eckert–Mauchly 获奖身份，但未给出理由；此处采用有完整理由的 2014 年奖项。具体系统是团队成果，Bell’s Law 为本人署名解释框架。

机制与核心论证 · 编辑解读

器件进步可提高既有价位的能力，也可能打开更低价位的产品类别；但新平台还需合适的软件环境、网络与人机接口。文章讨论其他技术也必须以可配合的速度演化。

思维方式

  • 把性能、价格与实际使用方式共同比较。
  • 区分既有类别升级和新类别形成。

可复用提问

  • 这只是同一用途的便宜版本，还是带来了新的使用方式和软件环境？
  • 器件突破之外，接口与生态是否已经能支撑实际采用？

适用边界

约十年的类别演化节律是历史观察，不是物理定律或上市时间保证。成本下降若没有新的使用价值与生态，不足以证明新类别成立。

建议诊断 · 编辑提炼

列出目标价位、完整任务、编程环境、交互接口和采用障碍；与既有类别升级方案对照，不仅比较峰值性能。

架构挑战者 · 计算机类别与采用条件

这只是同一用途的便宜版本，还是带来了新的使用方式和软件环境？

技能：A1 假设挑战 A6 规模扩展 A8 软硬件边界

变量与比较边界
P：完整系统价格；V：目标用户获得的价值；E：生态可用性；I：接口适配。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：新类别假说需同时满足可负担 P、可辨认 V、可用 E 和合适 I；这是判断框架，不是作者的定量公式。
交叉条件
技术降价与新的可用场景共同成立时，才有理由研究类别转变。
最强反例
处理器便宜很多，但软件和交互方式仍不适合新用户。
生产验证
列出目标价位、完整任务、编程环境、交互接口和采用障碍；与既有类别升级方案对照，不仅比较峰值性能。
跨领域迁移
用于 AI 设备或边缘平台时检查完整产品与采用路径。

已核验来源与证据范围

  1. Gordon Bell — Seymour Cray Computer Engineering Award

    ACM / IEEE Computer Society · 2014 · 官方获奖理由；对应年份 recipient citation。官方搜索索引取得完整获奖理由；直接获取部分受限；证据：强；用途：奖项、年份与关键贡献定位。

  2. Bell’s Law for the Birth and Death of Computer Classes: A Theory of the Computer’s Evolution

    Gordon Bell · 2008-01 · 论文全文；Communications of the ACM 51(1), pp.86–94；类别定义、技术演化与价格讨论。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. Gordon Bell：本人出版目录系统结构与计算机类别论文入口
  2. IEEE：人物与奖项资料历届架构贡献
  3. Bell’s Law for the Birth and Death of Computer Classes: A Theory of the Computer’s Evolution2008-01 · 论文全文 · Communications of the ACM 51(1), pp.86–94；类别定义、技术演化与价格讨论

相关短文：设施电力约束 服务的比较单位

回到人物名单
9 · 计算机家族、接口与概念一致性

Frederick P. Brooks, Jr.

主领域：基础方法、ISA 与系统抽象

推动计算机体系结构与具体实现分离，并把兼容的计算机家族落实为 IBM System/360 的设计主线。

最重要贡献

  • 官方理由认可体系结构定义、计算机家族、指令集设计和 System/360 的贡献。
  • 与 Amdahl、Blaauw 合著的论文把程序员可见行为作为稳定契约，让不同规模机器共享程序设计基础。

ACM/IEEE CS Eckert–Mauchly Award · 2004：推动体系结构定义、计算机家族与指令集原则，在指令顺序、中断和 System/360 指令集上作出重要贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1964 年 System/360 论文由 Gene M. Amdahl、Gerrit A. Blaauw、Frederick P. Brooks, Jr. 合著；家族产品、硬件和软件由 IBM 团队实现。

机制与核心论证 · 编辑解读

架构规定概念结构与功能行为，实现可以选择不同的数据通路、控制和器件。论文把跨机型程序兼容、通用 I/O 与长期扩展共同作为目标，并强调完整系统产出。

思维方式

  • 把程序员可见契约与实现自由度分开。
  • 用客户迁移和完整任务产出检验架构价值。

可复用提问

  • 哪些行为必须跨机型保持，哪些成本应留给具体实现优化？
  • 兼容承诺是否同时覆盖 I/O、异常和系统软件？

适用边界

这是新家族内部兼容的设计，不意味着与所有旧产品兼容；原文允许为新目标打破旧兼容。统一契约也必须容纳成本、技术与应用差异。

建议诊断 · 编辑提炼

建立跨实现的契约测试，覆盖数据格式、指令、异常与 I/O；另计迁移成本、每项任务时间和扩展余地。

架构挑战者 · 家族兼容与实现自由

哪些行为必须跨机型保持，哪些成本应留给具体实现优化？

技能：A1 假设挑战 A6 规模扩展 A8 软硬件边界

变量与比较边界
M：避免的迁移成本；C：兼容实现成本；V：长期软件复用价值；比较同一规划期。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：兼容方案的净价值≈M+V−C；各项需按场景估计，不能用 ISA 相同替代生态验证。
交叉条件
只有关键语义稳定且兼容成本可控，家族扩展才保留复用价值。
最强反例
指令集相同，但 I/O 和系统接口差异仍可能迫使软件重写。
生产验证
建立跨实现的契约测试，覆盖数据格式、指令、异常与 I/O；另计迁移成本、每项任务时间和扩展余地。
跨领域迁移
用于平台演进时把 ABI、设备接口和运维契约一并列出。

已核验来源与证据范围

  1. Frederick P. Brooks, Jr. — 2004 Eckert–Mauchly citation

    ACM / IEEE Computer Society · 2004 · 官方获奖理由；对应年份 recipient citation。官方搜索索引取得完整获奖理由；直接获取部分受限；证据：强；用途：奖项、年份与关键贡献定位。

  2. Architecture of the IBM System/360

    Gene M. Amdahl; Gerrit A. Blaauw; Frederick P. Brooks, Jr. · 1964-04（所读取扫描本原刊日期；页面另列 2000 重印元数据） · 论文全文；IBM Journal of Research and Development 8(2), pp.87–101；Introduction、Design objectives、Advanced concepts、Open-ended design。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. IEEE：历届获奖说明2004 · 计算机家族与指令集原则
  2. ACM：Brooks 架构贡献说明1999 · 架构、系统与软件工程
  3. Frederick P. Brooks, Jr. — 2004 Eckert–Mauchly citation2004 · 官方获奖理由 · 对应年份 recipient citation
  4. Architecture of the IBM System/3601964-04（所读取扫描本原刊日期；页面另列 2000 重印元数据） · 论文全文 · IBM Journal of Research and Development 8(2), pp.87–101；Introduction、Design objectives、Advanced concepts、Open-ended design

相关短文：分区与产品组合 状态表示与迁移

回到人物名单
10 · 交互式计算与任务现场

Wesley A. Clark

主领域：基础方法、ISA 与系统抽象

与团队创造 LINC，把可交互的计算、采样与实验控制带到研究者自己的实验台。

最重要贡献

  • 与 Charles Molnar 等人设计面向个人实验者的 LINC，直接连接模拟与数字实验信号。
  • 用小型磁带、显示和控制操作构成可独立使用的系统，并以研究者培训与试用推动实际采用。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本人 1986 回顾明确是 MIT 两组人员及生物医学研究者的合作；DEC 1992 记录确认 Clark、Molnar 的设计归属。1981 Eckert–Mauchly 身份已核验，官方完整理由未取得，以下贡献仍标为编辑提炼。

机制与核心论证 · 编辑解读

设计从可负担的实验室仪器目标出发：有限内存促使磁带块传输控制进入硬件；采样、旋钮及显示支持实验闭环。培训和现场试用解决研究人员不会维护、编程的问题。

思维方式

  • 把仪器接口、操作者和维护方式纳入系统定义。
  • 用真实使用者试用检验系统是否可独立工作。

可复用提问

  • 数据采集到反馈控制的完整闭环能否由使用者掌握？
  • 内存或成本限制该由硬件控制承担，还是由软件与外设承担？

适用边界

本人回顾自述视角与记忆局限；“最早个人电脑”的界定依赖标准，本页不作唯一首创断言。历史成本和吞吐不直接外推到现代实验平台。

建议诊断 · 编辑提炼

用真实实验回放采样、分析、控制和保存流程，记录端到端延迟、丢样、操作者步骤与故障恢复所需帮助。

架构挑战者 · 个人实验系统的完整闭环

数据采集到反馈控制的完整闭环能否由使用者掌握？

技能：A3 瓶颈识别 A8 软硬件边界 A9 工作负载先行 A10 产品判断

变量与比较边界
T采/T算/T控：采样、计算与控制时间；T人：必要人工干预时间；D：实验反馈时限。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：闭环时间由这些环节共同决定；满足实验时限还须验证抖动及操作者可用性。
交叉条件
降低计算时间只有在计算支配闭环时最有效。
最强反例
计算更快但数据导入或人工重配更慢，实验效率仍会下降。
生产验证
用真实实验回放采样、分析、控制和保存流程，记录端到端延迟、丢样、操作者步骤与故障恢复所需帮助。
跨领域迁移
用于边缘仪器与交互式科研系统。

已核验来源与证据范围

  1. The LINC Was Early and Small

    Wesley A. Clark · 1986；1987 会议资料重印 · 作者技术文章；印刷 pp.51–57；PDF pp.72–78，Summary、Introduction、Designing the LINC。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

  2. Digital at Work — LINC

    Jamie Parker Pearson 编；DEC / Digital Press · 1992 · 厂商系统历史原始记录；印刷 p.52（PDF p.65）；LINC 功能与 Clark/Molnar 归属。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

  3. Eckert–Mauchly Award — Past Recipients

    ACM / IEEE Computer Society · 1981 · 官方获奖名单；1981 Wesley A. Clark 名单。仅核验身份与年份；未取得完整理由；证据：强；用途：仅证奖项身份，不计作机制证据。

保留的代表来源
  1. Digital at Work：LINC 记录1992 · DEC 原始资料；与 Molnar 合作
  2. The LINC Was Early and Small1986；1987 会议资料重印 · 作者技术文章 · 印刷 pp.51–57；PDF pp.72–78，Summary、Introduction、Designing the LINC
  3. Eckert–Mauchly Award — Past Recipients1981 · 官方获奖名单 · 1981 Wesley A. Clark 名单

相关短文：会话与组织边界 用户购买的输出

回到人物名单
11 · 交互式计算、网络与完整系统

Charles P. (Chuck) Thacker

主领域：基础方法、ISA 与系统抽象

设计并实现 Xerox Alto，把图形交互、本地计算与网络服务整合为可工作的个人计算系统。

最重要贡献

  • 官方理由认可 Alto 的开创性设计与实现，以及局域网、多处理器工作站、缓存一致性和手写平板方面的贡献。
  • Alto 将微程序处理器在用户程序和 I/O 任务之间共享，以有限硬件支持交互式应用。

ACM A.M. Turing Award · 2009：开创性设计并实现 Alto 个人计算机，并贡献于局域网、多处理器工作站和个人平板计算。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1979 年 Alto 报告由 Thacker、McCreight、Lampson、Sproull、Boggs 合著；具体系统论证属于团队，本页机制聚焦 Alto，不穷尽获奖清单。

机制与核心论证 · 编辑解读

16 个固定优先级微任务共享处理器，用户指令解释器处于最低优先级；显示、磁盘和网络任务按需要取得服务。共享处理能力同时协调内存使用，减少为每种 I/O 单独堆叠复杂硬件。

思维方式

  • 从完整交互任务反推硬件资源分配。
  • 把设备服务与用户程序的资源竞争一起测量。

可复用提问

  • I/O 优先服务改善交互时，用户程序还能获得多少执行时间？
  • 专用控制器与共享微程序的复杂度、延迟和成本如何交换？

适用边界

这一选择面向单用户交互，不以数值吞吐为首要目标；固定优先级可能压缩用户程序可用时间。现代隔离、实时性和吞吐需求须重新评估。

建议诊断 · 编辑提炼

分别测显示/设备期限违约、交互响应和用户程序进展；改变 I/O 强度，核查固定优先级下的服务份额。

架构挑战者 · 交互系统的共享执行资源

I/O 优先服务改善交互时，用户程序还能获得多少执行时间？

技能：A1 假设挑战 A3 瓶颈识别 A8 软硬件边界

变量与比较边界
Uio：I/O 与维护任务所占处理器份额；Uuser：用户可用份额。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：忽略切换与空闲时 Uuser≤1−Uio；实际还须满足各设备服务期限。
交叉条件
共享执行能节约控制硬件，但须在目标 I/O 压力下保留足够用户进展。
最强反例
高优先级设备持续繁忙时，平均硬件利用率很高而交互任务变慢。
生产验证
分别测显示/设备期限违约、交互响应和用户程序进展；改变 I/O 强度，核查固定优先级下的服务份额。
跨领域迁移
用于 SoC 控制核和边缘设备时加入隔离与服务保障。

已核验来源与证据范围

  1. ACM Turing Award Goes to Creator of First Modern Personal Computer

    ACM · 2010-03-09（2009 年获奖） · 官方获奖理由；获奖公告首段。官方索引取得公告全文；证据：强；用途：2009 奖项及 Alto 贡献定位。

  2. Alto: A Personal Computer

    C. P. Thacker; E. M. McCreight; B. W. Lampson; R. F. Sproull; D. R. Boggs · 1979-08-07；1984-02 重印 · 论文全文；CSL-79-11；§1–2。读取作者站点 OCR 正文 §1–2；OCR 未校对，不据此转录精细数值；证据：强；用途：目标、共享微任务机制与合作归属。

保留的代表来源
  1. ACM：2017 获奖公告Alto、网络与分布式计算；团队贡献
  2. ACM Turing Award Goes to Creator of First Modern Personal Computer2010-03-09（2009 年获奖） · 官方获奖理由 · 获奖公告首段
  3. Alto: A Personal Computer1979-08-07；1984-02 重印 · 论文全文 · CSL-79-11；§1–2

相关短文：服务输出与比较单位 交互与会话组织

回到人物名单
12 · 兼容架构与处理器演进

John H. Crawford

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现

推动 x86 从既有软件基础扩展为 32 位平台，让地址能力与指令表达的改进保持可迁移性。

最重要贡献

  • 官方理由认可其微处理器技术对产业的影响；本次聚焦他作为 Intel386 首席架构师负责的 32 位扩展。
  • 在保留二进制软件基础的同时改进地址空间和寻址方式，并通过微代码、模拟器与测试程序落实架构。

ACM/IEEE CS Eckert–Mauchly Award · 1995：表彰其通过微处理器技术发展对计算机产业产生的影响。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

CHM 官方资料确认 Crawford 负责 386 的架构扩展并领导微程序和测试生成。本人访谈列出 Rakesh Agarwal、Greg Blanck 等同事，不能把整芯片与验证工作归为一人。

机制与核心论证 · 编辑解读

本人回顾将完整 32 位地址空间与旧二进制兼容并列为目标；在 32 位模式下推广基址、索引和比例因子组合，减少软件对受限寄存器用途的迁就。方案还须经软件、工程与客户反馈验证。

思维方式

  • 从软件痛点寻找有限而有价值的 ISA 扩展。
  • 用模拟器和跨模式测试检验兼容承诺。

可复用提问

  • 保留旧程序的同时，哪些新寻址能力能实质简化编译代码？
  • 模式切换与边界语义是否有可执行的兼容测试？

适用边界

兼容扩展并非没有解码与模式复杂度；某次成功不能推出所有历史约束都该永久保留。访谈属于当事人回顾，不是性能收益的独立测量。

建议诊断 · 编辑提炼

比较旧二进制兼容测试与新编译代码的指令序列；把寻址收益、解码复杂度和模式边界错误分别记录。

架构挑战者 · 兼容扩展的软硬件契约

保留旧程序的同时，哪些新寻址能力能实质简化编译代码？

技能：A1 假设挑战 A5 排队与尾延迟 A6 规模扩展

变量与比较边界
B：保留的软件价值；G：新语义带来的代码收益；C：实现与验证成本。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：在相同任务和规划期内评估 B+G−C；以实际程序和测试覆盖约束估计。
交叉条件
新能力有明确软件用途，且兼容与验证成本可控。
最强反例
增加模式与特例，却没有减少常见代码的实际负担。
生产验证
比较旧二进制兼容测试与新编译代码的指令序列；把寻址收益、解码复杂度和模式边界错误分别记录。
跨领域迁移
用于 ISA、协议版本或加速器接口扩展时先定义跨版本语义。

已核验来源与证据范围

  1. John H. Crawford — 1995 Eckert–Mauchly citation

    ACM / IEEE Computer Society · 1995 · 官方获奖理由；对应年份 recipient citation。官方搜索索引取得完整获奖理由；直接获取部分受限；证据：强；用途：奖项、年份与关键贡献定位。

  2. John Crawford — 2014 Fellow

    Computer History Museum · 2014 · 官方获奖理由；Fellow citation 与 386 架构职责。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

  3. Oral History of John H. Crawford

    John H. Crawford；采访 Douglas Fairbairn · 2014-02-24 · 本人访谈文字稿；pp.21–25；32 位目标、寻址选择、团队与测试。已读取指定正文；未观看录像；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. IEEE：Crawford 人物与奖项资料1995 · 微处理器架构贡献
  2. John H. Crawford — 1995 Eckert–Mauchly citation1995 · 官方获奖理由 · 对应年份 recipient citation
  3. John Crawford — 2014 Fellow2014 · 官方获奖理由 · Fellow citation 与 386 架构职责
  4. Oral History of John H. Crawford2014-02-24 · 本人访谈文字稿 · pp.21–25；32 位目标、寻址选择、团队与测试

相关短文：分区与产品 状态与可迁移性

回到人物名单
13 · 抽象、模块化与可实现的复杂系统

Jim Keller

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现

以可重构、可验证的设计组织推进复杂芯片，并共同提出用寄存器映射消除数据搬运的具体机制。

最重要贡献

  • 本人回顾在 AMD 将设计组织改为技术人员主导，并在后续软件栈中持续重构可测试模块。
  • 与 Mylius、Blasco-Allue、Williams、Vats 共同披露 zero-cycle move：复用源物理寄存器映射，避免执行实际复制。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

HDSR 支撑本人所述组织角色；Apple 转让记录与五人发明人名单支撑具体技术参与。两类证据分别使用：不把团队重组写成独自设计 Zen，也不声称该专利就是 A7 或 Zen 的实现。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：从“复制数值”改为“保持等价映射”，说明改变表示可消除执行工作。但重复映射计数、退休和恢复仍需正确维护；零执行周期不等于零前端、重命名或验证成本。

思维方式

  • 追问当前复杂性来自问题本身，还是历史积累的组织方式。
  • 将大系统拆成接口清楚、责任适当、能够测试的部分。
  • 设计变得不可理解时，重构边界，而不是继续叠加补丁。
  • 保留分层分析，并允许在旧抽象失效时提出新的组织方式。

可复用提问

  • 这个模块的接口是否让实现和验证成为可完成的任务？
  • 抽象隐藏的是细节，还是关键的成本与限制？
  • 继承的边界如果重画，能否消除一类问题？

适用边界

组织经历为本人回顾；专利证明共同披露而非商业采用、优先权排名或收益测量。映射资源不足、计数饱和与恢复开销可能限制 move 消除。

建议诊断 · 编辑提炼

比较重构前后的跨模块依赖、接口例外、集成缺陷和验证范围，同时检查性能与功耗是否受到损害。

架构挑战者 · 模块边界与集成复杂性

这个模块的接口是否让实现和验证成为可完成的任务？

技能：A1 假设挑战 A8 软硬件边界 A10 产品判断

变量与比较边界
K_split：重构投入；C_int_saved：集成验证节省；C_if_extra：接口新增成本。
条件性模型 · 编辑提炼
比较 C_int_saved 与 K_split+C_if_extra，另测跨边界关键路径。
交叉条件
可复用边界减少的完整成本超过重构和接口负担。
最强反例
模块更清晰，却使高频交互跨越昂贵边界。
生产验证
比较重构前后的跨模块依赖、接口例外、集成缺陷和验证范围，同时检查性能与功耗是否受到损害。
跨领域迁移
迁移到 chiplet 分割或微服务拆分。

已核验来源与证据范围

  1. From Silicon to Intelligence: A Fireside Chat With Jim Keller

    Jim Keller；主持 Archerman、Francesca Dominici · 访谈 2025-10-21；2026 发布；release/4 · 本人访谈文字稿；Managing at Scale: The AMD Turnaround；复杂系统与模块化讨论。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：本人对组织与设计方法的回顾；不将主持人赞语或未来预测作为业绩事实。

  2. Zero cycle move — US20130275720A1

    James B. Keller; John H. Mylius; Conrado Blasco-Allue; Gerard R. Williams III; Suparn Vats · 2013-10-17（公开）；2012-04-16（申请） · 专利说明书全文；发明人/Apple 转让记录；Summary；Figs.5–11 的重命名、重复计数和退休。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：五人共同披露的具体机制；不推断在 A7 或 Zen 上落地。

保留的代表来源
  1. From Silicon to Intelligence: A Fireside Chat With Jim Keller访谈于 2025-10-21；2026-07 发布 · 最新公开版本
  2. Zero cycle move — US20130275720A12013-10-17（公开）；2012-04-16（申请） · 发明人/Apple 转让记录；Summary；Figs.5–11 的重命名、重复计数和退休

相关短文：Chiplet 的分区与接口 恢复路径与状态表示

回到人物名单
14 · ISA、实现与软件层边界

David “Dave” Ditzel

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现 ／ 编译器、运行时与并行编程

通过指令实现与编译软件协同，重新划分软件接口和处理器内部复杂性。

最重要贡献

  • 与 Patterson 合著 RISC 论证，把系统成本和编译器效果纳入指令集取舍。
  • 以 Crusoe 演示说明动态翻译如何借助状态检查点和提交/回滚保持 x86 语义。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1980 为两人合作立场论文；2000 为 Ditzel 对 Transmeta 团队机制的演示。两者支持架构方向和技术阐释，不支持单人发明全部 RISC 或 Crusoe。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：稳定 ISA 可由不同内部执行方式实现；评价应包含翻译、热身、回滚和长期运行的成本。

思维方式

  • 区分软件接口与实现。
  • 比较硬件和软件承担复杂性的方式。
  • 核算翻译与兼容代价。
  • 随技术条件重审分工。

可复用提问

  • 哪些复杂性可以从硬件转移到软件而不增加总成本？
  • 翻译与验证成本怎样摊销？
  • 什么负载会击穿这一选择？

适用边界

概念论证与厂商演示不等同现代负载实测；不把翻译开销视为零，也不声称接口改变总能提高能效。

建议诊断 · 编辑提炼

对比原生与转换路径，测冷启动、复用、代码尺寸、功率和语义覆盖。

架构挑战者 · 接口与实现挑战

哪些复杂性可以从硬件转移到软件而不增加总成本？

技能：A1 假设挑战 A2 交叉条件 A8 软硬件边界

变量与比较边界
K：转换固定时间；n：复用次数；Δt：每次执行净节省。
条件性模型 · 编辑提炼
简化摊销要求 n Δt > K，并先保证可观察语义。
交叉条件
Δt>0 且 n>K/Δt；频繁失效会改变 n。
最强反例
短任务或自修改代码不易摊销。
生产验证
对比原生与转换路径，测冷启动、复用、代码尺寸、功率和语义覆盖。
跨领域迁移
迁移到 JIT、二进制迁移或 ISA 兼容层。

已核验来源与证据范围

  1. The Case for the Reduced Instruction Set Computer

    David A. Patterson; David R. Ditzel · 1980-10 · 论文全文；SIGARCH CAN 8(6), pp.25–33；体系复杂度、编译器与结论。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：共同署名作品；不证明个人独占贡献。

  2. Transmeta’s Crusoe: Cool Chips for Mobile Computing

    David R. Ditzel / Transmeta · 2000-08 · 作者幻灯片；slides 19–25：shadow registers、gated store buffer、commit/rollback。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：本人演示的团队实现；不把所有 Code Morphing 机制归于 Ditzel。

保留的代表来源
  1. Esperanto：公开技术背景代表性原始资料 · 阅读核对 2026-10-05
  2. The Case for the Reduced Instruction Set Computer1980-10 · SIGARCH CAN 8(6), pp.25–33；体系复杂度、编译器与结论
  3. Transmeta’s Crusoe: Cool Chips for Mobile Computing2000-08 · slides 19–25：shadow registers、gated store buffer、commit/rollback

相关短文：局部加速与完整服务 状态与恢复

回到人物名单
15 · 技术演进、架构生态与协作

Mike Muller

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现

将低能耗研究与处理器 IP 的可交付流程衔接，显式管理时序裕量和验证成本。

最重要贡献

  • 解释降低电压裕量、检测时序错误并恢复的能耗取舍。
  • 在研发演讲中说明早期测试芯片、工艺协作和研究到产品的交接。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2011 两次不同场合的本人发言支撑技术与研发方法；大学合作和团队工作不写成 Muller 单独发明，发言中的未来计划不写成已交付产品。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：低功耗机制应比较节省的能量与检测、恢复和验证成本；研究原型到可授权 IP 还需要稳定边界条件。

思维方式

  • 识别旧技术趋势何时不再支撑原路线。
  • 区分架构契约与具体实现。
  • 把合作伙伴的工具和采用成本纳入判断。
  • 关注技术价值怎样形成可使用的平台。

可复用提问

  • 工艺红利减弱后，创新应转移到哪一层？
  • 接口允许多少实现差异而不破坏软件？
  • 合作伙伴为什么愿意采用这一改变？

适用边界

会议转录可能含数字误识，本卡不采用其中未经交叉核对的制程数值；没有据访谈宣称量产部署。

建议诊断 · 编辑提炼

比较多种实现上的接口符合性、软件移植和集成成本；建立采用规模与一次性投入的敏感性模型。

架构挑战者 · 架构生态与采用成本挑战

一个接口在单一实现中更快，怎样判断它值得让整个合作生态迁移？

技能：A1 假设挑战 A8 软硬件边界 A10 产品判断

变量与比较边界
K：一次性开发、移植与验证成本；s：每部署单位的净节省；N：实际采用规模；统一货币核算期。
条件性模型 · 编辑提炼
简化经济边界 N × s > K；先满足兼容、安全与实现可行性，再分别评估各伙伴而非只算总额。
交叉条件
s > 0 时 N > K/s；收益与成本承担者不一致可能阻止采用，即使生态总收益为正。
最强反例
供应商获益，而客户承担迁移和碎片化成本，实际采用不足。
生产验证
用多实现符合性测试及伙伴软件试点测量移植成本、净收益与采用约束；不以厂商预测代替证据。
跨领域迁移
迁移到 chiplet 接口、ISA 扩展或编译基础设施。

已核验来源与证据范围

  1. Energy Efficient Microchips

    Mike Muller；访谈 Chris Smith · 2011-02-06 · 本人访谈文字稿；访谈正文：电压裕量、时序错误检测和恢复。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：本人解释研究机制与落地距离；不归为其单人发明 Razor。

  2. ARM Analyst & Investor Day 2011 — Mike Muller presentation

    Mike Muller；会议文字稿含其他发言者 · 2011-05-17 · 作者演讲文字稿；Mike Muller 发言段：研发、测试芯片、工艺合作和产品交接。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：只采用其本人发言；转录中的节点数字不作为规格。

保留的代表来源
  1. Arm Research Summit：Muller 的公开背景与演讲议题2018 · 官方会议资料；有限思想依据
  2. ARM Highlights Innovation Driven by Partner Collaboration at DAC 20122012 · 官方合作创新公告
  3. Energy Efficient Microchips2011-02-06 · 访谈正文：电压裕量、时序错误检测和恢复
  4. ARM Analyst & Investor Day 2011 — Mike Muller presentation2011-05-17 · Mike Muller 发言段：研发、测试芯片、工艺合作和产品交接

相关短文：芯粒与成品经济性 技术能力与服务价值

回到人物名单
16 · ISA 演进、系统契约与安全验证

Richard Grisenthwaite

主领域：基础方法、ISA 与系统抽象 · 关联领域：并发语义、验证与可靠性

以 Morello 能力指针和 CCA Realm 两条路线，推动 Arm 分别限制内存访问权限与云端软件信任范围。

最重要贡献

  • Morello 将 CHERI 的界限、权限和不可伪造能力标记引入 Arm 研究平台，验证细粒度内存保护能否进入通用软件。
  • CCA 以 Realm 隔离运行环境，让管理虚拟机的软件不自动获得读取其中数据的权限。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Arm 架构负责人在两篇署名技术文章中说明团队路线；CHERI 是 Cambridge、SRI 等团队长期工作，Morello 也是多机构合作，不能称其个人发明。

机制与核心论证 · 编辑解读

2022 Morello 文章聚焦能力硬件及软件实验平台；2021 CCA 文章聚焦 Realm 的硬件隔离、管理接口与证明机制。本站把二者归纳为两种不同的权限收缩：指针能访问什么，以及平台管理者能看到什么。

思维方式

  • 分别列出指针权限与平台管理者权限，避免混用两种威胁模型。
  • 究竟要撤销指针权限，还是撤销平台管理员的数据访问权限？

可复用提问

  • 究竟要撤销指针权限，还是撤销平台管理员的数据访问权限？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

能力界限不会自动解决全部时间安全、侧信道或应用逻辑问题；Realm 仍依赖硬件、固件与证明链，不能承诺消除拒绝服务。

建议诊断 · 编辑提炼

围绕“究竟要撤销指针权限，还是撤销平台管理员的数据访问权限？”测量下列变量：漏洞类型、信任主体、迁移成本、额外内存/执行成本。 将假设与结果分别记录。

架构挑战者 · 权限与信任范围

究竟要撤销指针权限，还是撤销平台管理员的数据访问权限？

技能：A1 假设挑战 A8 软硬件边界 A10 产品判断

变量与比较边界
漏洞类型、信任主体、迁移成本、额外内存/执行成本。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：先构建威胁集合 U；分别列出 Morello 与 Realm 可覆盖的子集 M、R，再量化 U-(M∪R) 的残余风险。
交叉条件
目标风险被覆盖且迁移/运行代价可接受，才采用相应机制。
最强反例
程序主动泄露数据，或攻击落在未受覆盖的侧信道。
生产验证
围绕“究竟要撤销指针权限，还是撤销平台管理员的数据访问权限？”测量下列变量：漏洞类型、信任主体、迁移成本、额外内存/执行成本。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. Morello research program hits major milestone with hardware now available for testing

    Richard Grisenthwaite · 2022-01-20 · 作者技术文章；文章正文；CHERI、合作机构与原型验证。正文已获取并核验；证据：强；用途：机制与归属。

  2. Arm Confidential Compute Architecture

    Richard Grisenthwaite · 2021-06-23 · 作者技术文章；文章正文；Realm、信任模型与证明。正文已获取并核验；证据：强；用途：机制与归属。

保留的代表来源
  1. Arm Morello: What Is It and Why Is It Important?2022 · 本人文章；实验架构与生态验证
  2. Arm CCA will Put Confidential Compute in the Hands of Every Developer2021 · 本人文章；机密计算
  3. Arm：Grisenthwaite 作者资料长期架构演进背景

相关短文：状态、表示与恢复 共享与信任边界

回到人物名单
17 · 开放接口与可演进实现

Krste Asanović

主领域：基础方法、ISA 与系统抽象 · 关联领域：HPC 与可扩展并行系统

与团队建立开放、可扩展的 RISC-V 指令集，把软件契约与不同实现的实验空间分开。

最重要贡献

  • RISC-V 用小型基础 ISA 配合可选扩展，为教学、研究和产品提供共享接口。
  • 与 Patterson 的 2014 年文章论证免费、开放 ISA 能降低创新和协作的接口门槛。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Berkeley 研究轨迹贯穿并行处理、向量与开放硬件。此处以署名论文和四人合著规范定位贡献，规范设计与生态建设均属团队成果。

机制与核心论证 · 编辑解读

2014 文章区分 ISA 与微架构：开放软件接口不要求所有实现相同。2.0 规范把基础指令与扩展分层，使实现可按需求选择；开放不自动带来高性能，更不能替代工具链与兼容治理。

思维方式

  • 把基础 ISA 契约和可选扩展的长期兼容成本分开评估。
  • 可定制的实现是否仍遵守软件赖以运行的共同契约？

可复用提问

  • 可定制的实现是否仍遵守软件赖以运行的共同契约？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

模块化会增加扩展组合、二进制兼容和验证负担；2014 规范只能支持当时设计观点，不能代替最新规范。

建议诊断 · 编辑提炼

围绕“可定制的实现是否仍遵守软件赖以运行的共同契约？”测量下列变量：公共 ISA 覆盖、扩展组合、软件移植/验证成本、任务收益。 将假设与结果分别记录。

架构挑战者 · 开放 ISA 与兼容契约

可定制的实现是否仍遵守软件赖以运行的共同契约？

技能：A1 假设挑战 A8 软硬件边界 A10 产品判断

变量与比较边界
公共 ISA 覆盖、扩展组合、软件移植/验证成本、任务收益。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：净收益=实现收益-移植成本-额外验证与维护成本；各项须折算到同一任务周期。
交叉条件
专用收益超过长期软件与验证代价，且接口契约明确。
最强反例
每个产品增加互不兼容扩展，削弱开放生态的复用。
生产验证
围绕“可定制的实现是否仍遵守软件赖以运行的共同契约？”测量下列变量：公共 ISA 覆盖、扩展组合、软件移植/验证成本、任务收益。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. The RISC-V Instruction Set Manual, Volume I: User-Level ISA, Version 2.0

    Andrew Waterman; Yunsup Lee; David Patterson; Krste Asanović · 2014-05-06 · 论文全文；EECS-2014-54；Introduction 与基础 ISA 章节。正文已获取并核验；证据：强；用途：机制与归属。

  2. Instruction Sets Should Be Free: The Case For RISC-V

    Krste Asanović; David A. Patterson · 2014-08-06 · 论文全文；EECS-2014-146，pp.1–7。正文已获取并核验；证据：强；用途：机制与归属。

保留的代表来源
  1. Berkeley：本人出版记录代表性原始资料 · 阅读核对 2026-10-05
  2. The RISC-V Instruction Set Manual, Volume I: User-Level ISA, Version 2.02014-05-06 · 论文全文 · EECS-2014-54；Introduction 与基础 ISA 章节
  3. Instruction Sets Should Be Free: The Case For RISC-V2014-08-06 · 论文全文 · EECS-2014-146，pp.1–7

相关短文：芯粒与成品经济性 服务价值与比较单位

回到人物名单
18 · ISA 简洁性与编码取舍

Andrew Waterman

主领域：基础方法、ISA 与系统抽象 · 关联领域：物理实现、能效与能源边界

通过 RISC-V 规范与博士论文，把简洁、模块化的 ISA 设计变成可检验的代码密度与实现取舍。

最重要贡献

  • 参与 RISC-V 基础 ISA 与扩展规范，明确软件可依赖的语义。
  • 2016 博士论文系统讨论基础整数 ISA、压缩指令与扩展选择的设计理由。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Berkeley 博士研究以 RISC-V 设计为主；规范与压缩指令等成果均有合作者，不能把整套 RISC-V 或产业生态归为其个人独有。

机制与核心论证 · 编辑解读

论文把 ISA 设计拆到编码、寄存器、指令长度与实现复杂度。压缩编码缓解代码体积和取指压力，但必须同时检查译码、对齐、编译器生成代码及实际动态指令序列。

思维方式

  • 同时测量代码体积、动态取指与译码代价，检查压缩指令的作用路径。
  • 压缩指令减少的是存储占用，还是运行时关键路径？

可复用提问

  • 压缩指令减少的是存储占用，还是运行时关键路径？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

静态代码缩小不等于端到端等比例加速；缓存已充足或瓶颈在数据端时收益会变小。使用历史规范解释设计，不声称其是当前标准。

建议诊断 · 编辑提炼

围绕“压缩指令减少的是存储占用，还是运行时关键路径？”测量下列变量：动态取指字节、I-cache 缺失、译码代价、总周期。 将假设与结果分别记录。

架构挑战者 · 压缩指令与取指收益

压缩指令减少的是存储占用，还是运行时关键路径？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A8 软硬件边界 A9 工作负载先行

变量与比较边界
动态取指字节、I-cache 缺失、译码代价、总周期。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：ΔT=减少的暴露取指等待-新增译码/对齐代价；两项须由相同程序测得。
交叉条件
取指收益大于新增前端成本，才有性能净收益。
最强反例
代码体积下降但任务受数据访存或计算限制。
生产验证
围绕“压缩指令减少的是存储占用，还是运行时关键路径？”测量下列变量：动态取指字节、I-cache 缺失、译码代价、总周期。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. The RISC-V Instruction Set Manual, Volume I: User-Level ISA, Version 2.0

    Andrew Waterman; Yunsup Lee; David Patterson; Krste Asanović · 2014-05-06 · 论文全文；EECS-2014-54；Introduction 与基础 ISA 章节。正文已获取并核验；证据：强；用途：机制与归属。

  2. Design of the RISC-V Instruction Set Architecture

    Andrew Waterman · 2016-01-03 · 论文全文；EECS-2016-1；基础 ISA 与压缩指令章节。正文已获取并核验；证据：强；用途：机制与归属。

保留的代表来源
  1. 博士论文：Design of the RISC-V ISA代表性原始资料 · 阅读核对 2026-10-05
  2. The RISC-V Instruction Set Manual, Volume I: User-Level ISA, Version 2.02014-05-06 · 论文全文 · EECS-2014-54；Introduction 与基础 ISA 章节
  3. Design of the RISC-V Instruction Set Architecture2016-01-03 · 论文全文 · EECS-2016-1；基础 ISA 与压缩指令章节

相关短文：翻译与数据放置 局部加速与完整服务

回到人物名单
19 · 指令语义与可实现性

Sophie Wilson

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现 ／ 编译器、运行时与并行编程

与 Steve Furber 共同创造 BBC Micro 和早期 ARM 架构，把精简处理器做成可负担的完整系统。

最重要贡献

  • 共同设计 BBC Micro；Wilson 负责的操作系统与 BBC BASIC 将硬件能力变成可编程的使用环境。
  • 在早期 ARM 合作中设计指令集，Furber 研究流水线与实现；简洁、低成本的选择同时带来出色能效。

Computer History Museum Fellow Award · 2012：表彰她与 Steve Furber 在 BBC Micro 计算机和 ARM 处理器架构上的工作。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

CHM 2012 Fellow Award 明确共同认可 Wilson 与 Furber。本人 2012 口述史还列出 VLSI、I/O、显示及内存控制器团队，不能将整套芯片都归为个人成果。

机制与核心论证 · 编辑解读

口述史把 ARM 起点放在 Acorn 的处理器需求：指令集与可实现流水线共同迭代。Wilson 明确说移动时代重视的能效优势并非最初目标的完整预设；她也举出后来因系统设计复杂而移除的流水化内存总线。

思维方式

  • 把指令表达与实现成本共同讨论。
  • 区分设计时目标与后来显现的价值。

可复用提问

  • 新增指令的整程序收益能覆盖关键路径与验证成本吗？
  • 这项优势是明确设计目标，还是约束下产生的结果？

适用边界

低功耗的历史结果不证明所有精简 ISA 都天然节能；还要看工艺、访存、频率和软件。口述史是当事人回忆，不是独立性能测量。

建议诊断 · 编辑提炼

编译同一程序集，检查代码大小、动态指令、关键路径与回归；收益集中单例则不推广。

架构挑战者 · 指令语义与可实现性挑战

新增指令的整程序收益能覆盖关键路径与验证成本吗？

技能：A1 假设挑战 A8 软硬件边界 A10 产品判断

变量与比较边界
N：动态指令；c：平均周期/指令；f：Hz；K：编译与验证成本；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T=Nc/f；用整程序而非单指令比较，并另计 K。
交叉条件
N_new c_new/f_new < N_old c_old/f_old，且兼容与投入可接受。
最强反例
指令更丰富却增加解码、编译和验证例外。
生产验证
编译同一程序集，检查代码大小、动态指令、关键路径与回归；收益集中单例则不推广。
跨领域迁移
迁移到向量 ISA 或 AI 专用算子接口。

已核验来源与证据范围

  1. Sophie Wilson — 2012 Fellow

    Computer History Museum · 2012 · 官方获奖理由；2012 Fellow citation 与 BBC Micro/ARM 贡献段。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

  2. Oral History of Sophie Wilson

    Sophie Wilson；采访 Douglas Fairbairn · 2012-01-31 · 本人访谈文字稿；PDF pp.3–4、22–23；ARM 目标、分工与实现。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. CHM：Sophie Wilson 口述史代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. Sophie Wilson — 2012 Fellow2012 · 官方获奖理由 · 2012 Fellow citation 与 BBC Micro/ARM 贡献段

相关短文：模块与接口

回到人物名单
20 · 长期 ISA 契约与性能诊断

Richard Sites

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现 ／ 编译器、运行时与并行编程

共同设计面向长期扩展的 Alpha AXP，把 64 位、并行实现与软件迁移纳入同一架构契约。

最重要贡献

  • 与 Rich Witek 共同设计 Alpha AXP，提前为多发射与多处理器实现留出空间。
  • 以 PALcode 和二进制翻译承接软件迁移，避免为兼容旧指令集而把全部历史约束带入新 ISA。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1992 年 Sites 署名论文明确说 Witek 是共同架构师，并列出多位规范贡献者；1995 年参考手册由 Sites 与 Witek 共同署名。以下是有来源的编辑提炼，不是官方获奖理由。

机制与核心论证 · 编辑解读

架构避免条件码和其他隐含状态增加依赖比较；软件兼容通过翻译与特权架构库等配套实现。共享内存允许重排，并以显式屏障表达需要保持的顺序。

思维方式

  • 同时审查 ISA 自由度和软件迁移责任。
  • 把长期实现约束显式写入契约评审。

可复用提问

  • 今天新增的隐含状态会给更宽、更深的实现增加哪些依赖？
  • 简化硬件后，软件要承担的同步与迁移成本是否可接受？

适用边界

自由度会转化为软件责任：弱内存序须正确同步，早期字节写入和算术异常精度也有取舍。论文的长期扩展目标不是后续产品性能保证。

建议诊断 · 编辑提炼

对同一语义比较不同发射宽度；验证屏障与异常处理代码，并分别测原生编译和迁移程序的总成本。

架构挑战者 · 长期 ISA 契约与性能诊断挑战

今天新增的隐含状态会给更宽、更深的实现增加哪些依赖？

技能：A1 假设挑战 A6 规模扩展 A8 软硬件边界

变量与比较边界
C_now：当代节省；C_future：后续实现负担；K_mig：迁移成本；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：在相同功能下比较生命周期成本 C_now 与 Σ C_future+K_mig。
交叉条件
当前收益需覆盖后续代际成本；无法估计时以敏感性区间决策。
最强反例
极简接口将复杂性全部转嫁给软件迁移。
生产验证
对同一语义比较不同发射宽度；验证屏障与异常处理代码，并分别测原生编译和迁移程序的总成本。
跨领域迁移
迁移到长期稳定的加速器 ABI。

已核验来源与证据范围

  1. Alpha AXP Architecture

    Richard L. Sites · 1992 · 论文全文；Digital Technical Journal 4(4)；§4–5 设计选择、§14 Acknowledgments。取得署名论文全文转录；核验技术段及 Witek 共同架构师说明；证据：强；用途：关键贡献、机制与归属。

  2. Alpha AXP Architecture Reference Manual, Second Edition

    Richard L. Sites; Richard T. Witek；多位贡献作者 · 1995 · 技术专著全文；Part I：概览 PDF p.29；指令格式 p.31；算术异常 p.130；MB p.191。已取得手册正文并读取指定章节；证据：强；用途：规范语义、取舍及共同作者归属。

保留的代表来源
  1. Sites 与 Witek：Alpha AXP Architecture Reference Manual代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. Alpha AXP Architecture1992 · 论文全文 · Digital Technical Journal 4(4)；§4–5 设计选择、§14 Acknowledgments

相关短文：模块与接口

回到人物名单
21 · 接口、提示与故障边界

Butler Lampson

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现 ／ 编译器、运行时与并行编程

推动分布式个人计算，并把真实系统经验提炼为兼顾接口、性能与恢复能力的设计原则。

最重要贡献

  • 参与发展工作站、网络与系统软件相结合的个人计算环境；官方理由同时覆盖安全与文档出版等实现技术。
  • 《Hints》说明怎样保持接口契约，用可校验的提示加速常见路径，并为异常情况保留进展能力。

ACM A.M. Turing Award · 1992：发展分布式个人计算环境及其实现技术，包括工作站、网络、操作与编程系统、显示、安全和文档出版。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

《Hints》由 Lampson 署名，实例来自他参与的 Alto、Dorado、Bravo 等合作系统；文中明确不宣称所有建议原创，也不将其称为普适定律。

机制与核心论证 · 编辑解读

提示允许过期或错误，但不可逆动作之前必须以可靠信息验证。Alto/Pilot 的磁盘标签提供真值，目录和寻址结构提供快捷路径；效率与正确性因而可以采用不同的数据组织。

思维方式

  • 先写清接口承诺和实现代价。
  • 让提示可错，让校验与恢复有确定契约。

可复用提问

  • 提示错误时，能否在不可逆操作前发现并安全回退？
  • 为最坏情况保留的资源能否保证继续前进？

适用边界

若验证与回退代价接近原查询，提示没有净收益。常见路径与最坏情况分离须满足应用可接受的恢复和进展要求，不能照搬历史故障容忍尺度。

建议诊断 · 编辑提炼

注入过期提示与故障，验证回退和接口语义，再测端到端节省。

架构挑战者 · 接口、提示与故障边界挑战

提示错误时，能否在不可逆操作前发现并安全回退？

技能：A1 假设挑战 A8 软硬件边界 A10 产品判断

变量与比较边界
h：有效提示比例；V：验证秒；M：失效查询秒；B：基线查询秒；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：E[T]=V+(1-h)M，前提验证足以保证正确性。
交叉条件
V+(1-h)M < B；验证不能弱化契约，未验证提示不构成有效优化。
最强反例
验证同原查询一样昂贵，或错误提示被当作事实。
生产验证
注入过期提示与故障，验证回退和接口语义，再测端到端节省。
跨领域迁移
迁移到缓存路由、预取和 speculative execution。

已核验来源与证据范围

  1. ACM A.M. Turing Award — Fact Sheet

    ACM · 1992（获奖年份） · 官方获奖理由；历届获奖表：1992 Butler W. Lampson。官方搜索索引可核验对应完整理由；PDF 直接获取受限；证据：强；用途：奖项与贡献定位。

  2. Hints for Computer System Design

    Butler W. Lampson · 1983 · 论文全文；§1、§2.1、§2.5、§3；PDF pp.1–5、12–13、17。网页 PDF 正文已读取；本地下载超时；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. Butler Lampson：Hints for Computer System Design代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. ACM A.M. Turing Award — Fact Sheet1992（获奖年份） · 官方获奖理由 · 历届获奖表：1992 Butler W. Lampson
  3. Hints for Computer System Design1983 · 论文全文 · §1、§2.1、§2.5、§3；PDF pp.1–5、12–13、17

相关短文：模块与接口

回到人物名单
22 · 紧凑编码与嵌入式 ISA

Dave Jaggar

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现 ／ 编译器、运行时与并行编程

设计 Thumb 紧凑指令及 ARM/Thumb 切换，使较窄取指接口仍可驱动 32 位数据通路。

最重要贡献

  • 将 16 位 Thumb 指令与原有 32 位 ARM 指令并置，通过状态与译码映射复用处理器数据通路。
  • 以代码密度和外部存储宽度共同决定执行模式，并通过编译器、模拟器和客户反馈迭代。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

CHM 口述史记录 Jaggar 对 Thumb 的设计叙述；US5740461A 列 David Vivian Jaggar 为发明人。ARM7TDMI 的完整实现、工具链和商业采用仍属多方合作。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：编码压缩减少取指字节，但可能增加动态指令或模式切换。应比较同一任务的动态字节、执行次数和总时间，而非仅比较二进制大小。

思维方式

  • 把指令编码密度与取指、解码和软件表达联合评估。
  • 固定 N：动态指令；b：平均字节；B：取指 B/s；D：依赖秒 的定义，按完整任务比较。
  • 先测试最强反例：指令数膨胀、模式切换和解码限制吞掉代码密度收益。

可复用提问

  • 紧凑编码减少取指字节，却增加指令数，什么时候仍缩短任务时间？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

早期 Thumb 的模式与译码机制不能直接等同 Thumb-2。口述史中的收益为回顾性陈述；此处不外推为所有程序的性能或功耗增益。

建议诊断 · 编辑提炼

匹配程序语义，测动态字节、I-cache miss、解码停顿与完整任务时间。

架构挑战者 · 紧凑编码与嵌入式 ISA挑战

紧凑编码减少取指字节，却增加指令数，什么时候仍缩短任务时间？

技能：A1 假设挑战 A4 局部性推理 A8 软硬件边界

变量与比较边界
N：动态指令；b：平均字节；B：取指 B/s；D：依赖秒；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
T≥max(Nb/B,D)，实际还含解码与执行约束。
交叉条件
取指受限时减少 Nb 才能改善该下界；新增执行成本必须更小。
最强反例
指令数膨胀、模式切换和解码限制吞掉代码密度收益。
生产验证
匹配程序语义，测动态字节、I-cache miss、解码停顿与完整任务时间。
跨领域迁移
迁移到 RISC-V 压缩指令与代码缓存。

已核验来源与证据范围

  1. Oral History of David “Dave” Jaggar

    Dave Jaggar；访谈者 Donald Fairbairn · 2012-11-15（访谈） · 本人访谈文字稿；印刷 pp.12–15，Thumb 动机、双 ISA、编译器迭代及 ARM7TDMI。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：个人贡献回顾与团队/客户背景。

  2. Data processing with multiple instruction sets — US5740461A

    David Vivian Jaggar · 1998-04-14（公开）；优先权 1994-05-03 · 专利说明书全文；发明人；Description of preferred embodiments，Figs.1–9；T 状态与 Thumb/ARM 译码。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：紧凑指令和共享数据通路机制；不将整个 ARM7TDMI 归为个人。

保留的代表来源
  1. Dave Jaggar：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Data processing with multiple instruction sets — US5740461A1998-04-14（公开）；优先权 1994-05-03 · 发明人；Description of preferred embodiments，Figs.1–9；T 状态与 Thumb/ARM 译码

相关短文：模块与接口

回到人物名单
23 · 从软件需求定义 ISA

Stephen Morse

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现 ／ 编译器、运行时与并行编程

从软件表达和迁移需求定义 8086 架构，再与逻辑设计协商实现成本。

最重要贡献

  • 形成早期 8086 架构规范，覆盖指令、寄存器、分段地址和中断。
  • 与 Ravenel 持续修订规范，并与 Pohlman、McKevitt 等人的实现工作配合。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1980 合著回顾与本人访谈区分 Morse 初始架构、Ravenel 后续细化和 McKevitt 逻辑设计；不把总线与电路实现归为 Morse 的个人工作。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：软件可表达性必须同实现成本一起评估；源代码迁移与二进制兼容是不同承诺。

思维方式

  • 先问软件需要什么表达，再与实现者协商硬件代价。
  • 固定 n：操作次数；s：每次节省秒；K：全生命周期投入 的定义，按完整任务比较。
  • 先测试最强反例：高频语法操作在优化后消失，专用指令反而无用。

可复用提问

  • 一个语言常用操作是否应进入 ISA，而不是留给编译器展开？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

不采纳访谈中未经核验的“第一款 16 位微处理器”说法；后代 x86 功能不能反归于 8086 初始设计。

建议诊断 · 编辑提炼

比较优化后动态执行，检查编译器选择、异常语义与不同实现。

架构挑战者 · 从软件需求定义 ISA挑战

一个语言常用操作是否应进入 ISA，而不是留给编译器展开？

技能：A1 假设挑战 A8 软硬件边界 A10 产品判断

变量与比较边界
n：操作次数；s：每次节省秒；K：全生命周期投入；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
潜在任务节省 n×s；与解码、时序及维护成本分别比较。
交叉条件
在代表性软件中稳定受益，且兼容与实现预算合格。
最强反例
高频语法操作在优化后消失，专用指令反而无用。
生产验证
比较优化后动态执行，检查编译器选择、异常语义与不同实现。
跨领域迁移
迁移到 agent 运行时和专用算子接口。

已核验来源与证据范围

  1. Intel Microprocessors: 8008 to 8086

    Stephen P. Morse; Bruce W. Ravenel; Stanley Mazor; William B. Pohlman · 1980-10（Computer 13(10), pp.42–60；作者保存的重排版） · 论文全文；§VII–VIII，8086 内存与指令；§X Acknowledgments，架构/逻辑职责。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：共同署名作品；不证明个人独占贡献。

  2. Stephen Morse: Father of the 8086 Processor

    Stephen Morse；访谈 Benj Edwards · 2008-06-16 · 本人访谈文字稿；Intel 8086 Development：需求、Rev.0、Ravenel 与 McKevitt 分工。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：个人回顾；排除未经独立核验的“首个”与市场因果断言。

保留的代表来源
  1. Stephen Morse：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Intel Microprocessors: 8008 to 80861980-10（Computer 13(10), pp.42–60；作者保存的重排版） · §VII–VIII，8086 内存与指令；§X Acknowledgments，架构/逻辑职责
  3. Stephen Morse: Father of the 8086 Processor2008-06-16 · Intel 8086 Development：需求、Rev.0、Ravenel 与 McKevitt 分工

相关短文：模块与接口

回到人物名单
24 · 软件与器件规范的协商

Bruce Ravenel

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现 ／ 编译器、运行时与并行编程

参与细化 8086 的软件可见架构，把指令、地址组织和软件支持放在同一迁移约束下。

最重要贡献

  • 参与 8086 架构规范迭代，与 Morse 协作校正软件表达和实现约束。
  • 共同发表 1978 技术说明和 1980 历史分析，解释分段寻址及 8080 源程序迁移。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1978 三人论文与 1980 四人论文是不同作品，但共享团队且内容有重叠，不是两次独立实验。1980 致谢把初始架构归于 Morse、细化归于 Ravenel，逻辑/电路另有负责人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：架构协作应留下接口和取舍依据；兼容迁移需要检查代码转换、寻址和运行时约定，不能仅核对操作码名称。

思维方式

  • 让架构表达与器件实现相互校验，显式记录复杂性转移。
  • 固定 T_sw：软件秒；T_hw：硬件暴露秒；K：验证投入 的定义，按完整任务比较。
  • 先测试最强反例：简洁 API 隐藏昂贵数据转换和异常分支。

可复用提问

  • 一个语义简化使硬件多一级转换，是否仍降低系统成本？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

不将 Ravenel 写为唯一 8086 架构师，也不从联合署名推断某一条指令由其个人首创。

建议诊断 · 编辑提炼

分别实现软件展开与硬件支持，测同任务关键路径和异常回归。

架构挑战者 · 软件与器件规范的协商挑战

一个语义简化使硬件多一级转换，是否仍降低系统成本？

技能：A2 交叉条件 A8 软硬件边界 A10 产品判断

变量与比较边界
T_sw：软件秒；T_hw：硬件暴露秒；K：验证投入；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
ΔT=ΔT_sw+ΔT_hw；K 作为独立交付门槛。
交叉条件
软件节省超过硬件新增关键路径，且验证范围可控制。
最强反例
简洁 API 隐藏昂贵数据转换和异常分支。
生产验证
分别实现软件展开与硬件支持，测同任务关键路径和异常回归。
跨领域迁移
迁移到 CPU/加速器操作边界。

已核验来源与证据范围

  1. The Intel 8086 Microprocessor: A 16-Bit Evolution of the 8080

    Stephen P. Morse; William B. Pohlman; Bruce W. Ravenel · 1978-06 · 论文全文；Computer 11(6), pp.18–27；Memory organization、指令和作者简介。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：共同署名作品；不证明个人独占贡献。

  2. Intel Microprocessors: 8008 to 8086

    Stephen P. Morse; Bruce W. Ravenel; Stanley Mazor; William B. Pohlman · 1980-10（Computer 13(10), pp.42–60；作者保存的重排版） · 论文全文；§VII–VIII，8086 内存与指令；§X Acknowledgments，架构/逻辑职责。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：共同署名作品；不证明个人独占贡献。

保留的代表来源
  1. Bruce Ravenel：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. The Intel 8086 Microprocessor: A 16-Bit Evolution of the 80801978-06 · Computer 11(6), pp.18–27；Memory organization、指令和作者简介
  3. Intel Microprocessors: 8008 to 80861980-10（Computer 13(10), pp.42–60；作者保存的重排版） · §VII–VIII，8086 内存与指令；§X Acknowledgments，架构/逻辑职责

相关短文：模块与接口

回到人物名单
25 · 开放 ISA 的可组合规范

Greg Favor

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现 ／ 编译器、运行时与并行编程

参与 RISC-V 中断规范并阐释 chiplet 平台分区，将软件契约与系统扩展一同约束。

最重要贡献

  • 作为 AIA 1.0 共同贡献者参与消息中断和虚拟化接口规范。
  • 解释计算、uncore 与定制加速器按 chiplet 组合的实现边界。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

AIA 的编辑是 John Hauser，Favor 在共同贡献者名单内；东京讲义和官方会议议程相互定位讲者。规范不能将某章机制独占归于 Favor。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：可组合接口要覆盖特权、隔离和实现选择；开放规范本身不保证互通、实时延迟或产品性能。

思维方式

  • 扩展需要清晰语义与可组合的软件契约，生态成本也是架构成本。
  • 固定 s：每任务节省；n：使用次数；K_port/K_test：迁移验证成本 的定义，按完整任务比较。
  • 先测试最强反例：扩展交互、探测和工具链版本使局部收益不可部署。

可复用提问

  • 自定义扩展局部快，但二进制碎片化，怎样衡量采用价值？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

仅确认规范共同参与及本人技术阐释；不推出每个功能块由其个人设计，也不把厂商路线表述当作测量结果。

建议诊断 · 编辑提炼

跨编译器和实现做一致性测试，检查回退及升级路径。

架构挑战者 · 开放 ISA 的可组合规范挑战

自定义扩展局部快，但二进制碎片化，怎样衡量采用价值？

技能：A1 假设挑战 A8 软硬件边界 A10 产品判断

变量与比较边界
s：每任务节省；n：使用次数；K_port/K_test：迁移验证成本；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
生命周期净收益 n×s 对比迁移、验证和维护投入，正确性先过门槛。
交叉条件
复用收益覆盖生态投入且跨实现语义一致。
最强反例
扩展交互、探测和工具链版本使局部收益不可部署。
生产验证
跨编译器和实现做一致性测试，检查回退及升级路径。
跨领域迁移
迁移到 hyperscaler 自定义 ISA。

已核验来源与证据范围

  1. RISC-V Advanced Interrupt Architecture, Version 1.0

    Editor John Hauser；contributors: Krste Asanović, Paul Donahue, Greg Favor, John Hauser, James Kenney, David Kruckemyer, Shubu Mukherjee, Stefan O’Rear, Vernon Pang, Anup Patel, Josh Scheid, Ved Shanbhogue, Andrew Waterman · 2023-06-30 · 技术规范全文；署名页；§1.3.2，Ch.3 IMSIC、Ch.4 APLIC、Ch.6 虚拟机。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：Favor 为列名共同贡献者，非独立作者或所有章节负责人。

  2. Paving the Road Ahead: RISC-V and Chiplet Technologies in Modern Data Center and Automotive Architectures

    Greg Favor / Ventana；RISC-V Days Tokyo 议程确认讲者 · 2023-06-20 · 作者幻灯片；slides 3、6、9 起：贡献者身份、chiplet、工艺和互连。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：本人讲述的团队平台方案；不采用未归一化性能宣传。

保留的代表来源
  1. Greg Favor：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. RISC-V Advanced Interrupt Architecture, Version 1.02023-06-30 · 署名页；§1.3.2，Ch.3 IMSIC、Ch.4 APLIC、Ch.6 虚拟机
  3. Paving the Road Ahead: RISC-V and Chiplet Technologies in Modern Data Center and Automotive Architectures2023-06-20 · slides 3、6、9 起：贡献者身份、chiplet、工艺和互连

相关短文：模块与接口

回到人物名单
26 · 兼容式 ISA 扩展

Kevin McGrath

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现 ／ 编译器、运行时与并行编程

共同设计兼容式 x86-64 扩展，并将寄存器、地址空间和多处理器内存通路纳入 Opteron 的整体架构。

最重要贡献

  • 与 Dave Christie 联合阐释 Long/Compatibility mode、REX 编码及扩展页表，保留旧软件迁移路径。
  • 与 Keltcher、Ahmed、Conway 合著 Opteron 论文，说明 ISA 扩展与片上内存控制器、HyperTransport 的组合。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Hot Chips 2002 两位署名者与 IEEE Micro 2003 四位署名者分别列出；共同作品不构成 McGrath 独自发明 AMD64、内存控制器或互连的证据。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：兼容性是迁移约束，不是没有成本。额外寄存器可减少访存，宽指针又可能扩大数据集；系统扩展还受 NUMA 放置和互连流量约束。

思维方式

  • 增加地址和寄存器能力，同时设计旧软件到新模式的迁移路径。
  • 固定 n_p：指针数；Δb：每指针新增字节；C：缓存容量 的定义，按完整任务比较。
  • 先测试最强反例：指针密集结构跨过缓存容量门槛。

可复用提问

  • 64 位指针增加容量却膨胀工作集，什么时候性能倒退？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

依据代表性公开工作提炼分析视角，不推断个人私下决策。指针密集结构跨过缓存容量门槛。

建议诊断 · 编辑提炼

同数据规模比较 ABI、布局和代码生成，测 miss 与整任务时间。

架构挑战者 · 兼容式 ISA 扩展挑战

64 位指针增加容量却膨胀工作集，什么时候性能倒退？

技能：A1 假设挑战 A4 局部性推理 A8 软硬件边界

变量与比较边界
n_p：指针数；Δb：每指针新增字节；C：缓存容量；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
新增工作集 n_p Δb；与新寄存器及寻址收益分别测量。
交叉条件
容量与表达收益需覆盖缓存、TLB 和内存流量增加。
最强反例
指针密集结构跨过缓存容量门槛。
生产验证
同数据规模比较 ABI、布局和代码生成，测 miss 与整任务时间。
跨领域迁移
迁移到宽地址、能力指针及压缩指针。

已核验来源与证据范围

  1. The AMD x86-64 Architecture: Extending the x86 to 64 bits

    Kevin McGrath; Dave Christie / AMD · 2002-08 · 作者幻灯片；slides 4–13：设计目标、Long/Compatibility mode、REX 与页表。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：两人联合署名的 ISA 扩展设计。

  2. The AMD Opteron Processor for Multiprocessor Servers

    Chetana N. Keltcher; Kevin J. McGrath; Ardsher Ahmed; Pat Conway · 2003-03/04 · 论文全文；IEEE Micro 23(2), pp.66–76；pp.66–68 ISA/核心；pp.71–74 内存与互连。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：McGrath 合著；ISA 设计与 Opteron 实现边界分开。

保留的代表来源
  1. Kevin McGrath：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. The AMD Opteron Processor for Multiprocessor Servers2003-03/04 · IEEE Micro 23(2), pp.66–76；pp.66–68 ISA/核心；pp.71–74 内存与互连

相关短文：模块与接口

回到人物名单
27 · ISA 演进与兼容边界

Dave Christie

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现 ／ 编译器、运行时与并行编程

共同发展兼容式 x86-64 和事务同步扩展，把 ISA 机制与软件迁移、失败回退一起设计。

最重要贡献

  • 与 Kevin McGrath 联合阐释 x86-64 模式、寄存器编码和兼容路径。
  • 合著 ASF 软硬件事务栈研究，以选择性访存保护和软件回退处理硬件事务限制。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

x86-64 讲义为两人署名；ASF 论文为 AMD、Dresden、Neuchâtel 的十一人合作。论文明确 ASF 当时是实验扩展，不是已宣布产品。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：ISA 扩展的边界包括运行模式和失败路径；事务加速应以整栈运行时间、冲突率和回退成本衡量。

思维方式

  • 把新模式、旧语义与软件迁移作为一个架构问题。
  • 固定 T_exec/T_mem：暴露执行/访存秒；K_mig：迁移投入 的定义，按完整任务比较。
  • 先测试最强反例：数据膨胀使更多访问走 DRAM，而代码节省只影响小阶段。

可复用提问

  • 新 ABI 减少指令却增大数据，哪类应用最先失去优势？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

ASF 数据来自模拟与特定软件栈；不宣称在量产 AMD 芯片中实现，也不将跨机构成果归于 Christie 一人。

建议诊断 · 编辑提炼

分离 ABI、数据布局和指令生成做消融，检查旧二进制互操作。

架构挑战者 · ISA 演进与兼容边界挑战

新 ABI 减少指令却增大数据，哪类应用最先失去优势？

技能：A2 交叉条件 A8 软硬件边界 A10 产品判断

变量与比较边界
T_exec/T_mem：暴露执行/访存秒；K_mig：迁移投入；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
ΔT=ΔT_exec+ΔT_mem；避免把重叠等待重复计入。
交叉条件
执行节省超过访存新增时间，迁移与兼容测试合格。
最强反例
数据膨胀使更多访问走 DRAM，而代码节省只影响小阶段。
生产验证
分离 ABI、数据布局和指令生成做消融，检查旧二进制互操作。
跨领域迁移
迁移到 CPU ISA 迁移策略。

已核验来源与证据范围

  1. The AMD x86-64 Architecture: Extending the x86 to 64 bits

    Kevin McGrath; Dave Christie / AMD · 2002-08 · 作者幻灯片；slides 4–13：设计目标、Long/Compatibility mode、REX 与页表。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：两人联合署名的 ISA 扩展设计。

  2. Evaluation of AMD’s Advanced Synchronization Facility Within a Complete Transactional Memory Stack

    Dave Christie; Jae-Woong Chung; Stephan Diestelhorst; Michael Hohmuth; Martin Pohlack; Christof Fetzer; Martin Nowack; Torvald Riegel; Pascal Felber; Patrick Marlier; Etienne Rivière · 2010-04 · 论文全文；EuroSys pp.27–40；§2.1–2.2，ASF、选择性保护和软件回退。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：共同署名作品；不证明个人独占贡献。

保留的代表来源
  1. Dave Christie：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Evaluation of AMD’s Advanced Synchronization Facility Within a Complete Transactional Memory Stack2010-04 · EuroSys pp.27–40；§2.1–2.2，ASF、选择性保护和软件回退

相关短文：模块与接口

回到人物名单
28 · 机器接口与实现解耦

Frank Soltis

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现 ／ 编译器、运行时与并行编程

共同构建 System/38 的硬件与微码控制基础，并以技术独立接口延续 AS/400 应用投资。

最重要贡献

  • 与 R. L. Hoffman 描述将任务调度、队列和地址转换纳入硬件/微码的 System/38 组织。
  • 在 IBM 官方文字稿中解释 Silverlake 到 AS/400 的整合，以及底层处理器变更时保留应用的设计目标。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

System/38 文章是 Hoffman、Soltis 合著；邻近的地址翻译文章署名 Houdek、Mitchell，不能挪作 Soltis 的独著。2013 IBM 文字稿明确其 AS/400 chief architect 身份。原 IT Jungle 链接只有视频简介，本轮未观看，不计入正文门槛。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：把稳定软件契约和可变实现隔开，可以把多代迁移成本集中到系统层；收益要扣除持续的转换、微码与兼容验证成本。

思维方式

  • 稳定高层机器接口，让底层处理器和存储组织可演进。
  • 固定 H：每代运行负担；K_direct/K_abstract：迁移投入；g：代数 的定义，按完整任务比较。
  • 先测试最强反例：接口泄漏底层假设，既付转换成本又无法迁移。

可复用提问

  • 稳定机器接口增加转换开销，怎样换取代际迁移收益？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

依据代表性公开工作提炼分析视角，不推断个人私下决策。接口泄漏底层假设，既付转换成本又无法迁移。

建议诊断 · 编辑提炼

在两种后端上运行相同程序，检查语义、数据兼容和转换成本。

架构挑战者 · 机器接口与实现解耦挑战

稳定机器接口增加转换开销，怎样换取代际迁移收益？

技能：A1 假设挑战 A8 软硬件边界 A10 产品判断

变量与比较边界
H：每代运行负担；K_direct/K_abstract：迁移投入；g：代数；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
比较 ΣH 与 Σ(K_direct-K_abstract)，契约正确性独立验证。
交叉条件
长期迁移节省需超过持续抽象开销，按代数做敏感性。
最强反例
接口泄漏底层假设，既付转换成本又无法迁移。
生产验证
在两种后端上运行相同程序，检查语义、数据兼容和转换成本。
跨领域迁移
迁移到可移植加速器运行时。

已核验来源与证据范围

  1. Hardware organization of the System/38

    R. L. Hoffman; F. G. Soltis / IBM · 1978；所读合订本为 1980-07 第二版 · 论文全文；印刷 pp.19–21（PDF pp.21–23）：硬件、地址转换、任务队列和 SEND/RECEIVE。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：两人合著的硬件/微码控制组织；不把相邻文章归给 Soltis。

  2. Best of Frank Soltis — IBM Expert Reference Series transcript

    Frank Soltis / IBM STG · 2013（文档日期 6/7/13） · 本人访谈文字稿；pp.1–2：Silverlake、技术独立性、RISC 迁移与集成。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：IBM 官方文字稿；本人回顾，不采纳“其他厂商从未做到”的排他性说法。

保留的代表来源
  1. Frank Soltis：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Hardware organization of the System/381978；所读合订本为 1980-07 第二版 · 印刷 pp.19–21（PDF pp.21–23）：硬件、地址转换、任务队列和 SEND/RECEIVE
  3. Best of Frank Soltis — IBM Expert Reference Series transcript2013（文档日期 6/7/13） · pp.1–2：Silverlake、技术独立性、RISC 迁移与集成

相关短文：模块与接口

回到人物名单
29 · 交互表示与约束系统

Ivan Sutherland

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现 ／ 编译器、运行时与并行编程

以 Sketchpad 把图形从计算结果变成可直接编辑、复用并受约束的设计对象。

最重要贡献

  • 在 Sketchpad 中用光笔建立图形并施加几何条件，让计算机调整变量满足设计意图。
  • 通过主图与实例、递归处理和关系数据结构，使重复结构能够复用和修改，而非逐笔重画。

ACM A.M. Turing Award · 1988：表彰从 Sketchpad 开始并持续拓展的、具有开创性的计算机图形学贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Sketchpad 是 Sutherland 1963 年 MIT 博士论文工作，建立在 TX-2 平台及实验室支持上。使用 Cambridge 2003 重印本，并区分新增序言与作者原文。

机制与核心论证 · 编辑解读

第 VIII 章以四边形变为正方形说明约束求解：用户给定等长、直角等条件，由求解器修正形状。第 VI–VII 章的递归实例和复制支持复杂图形组织。

思维方式

  • 把设计意图表达成可检查的约束。
  • 区分几何外观正确与约束真正满足。

可复用提问

  • 更快的交互是否提高了满足约束的设计产出？
  • 重复实例修改后，哪些关系必须保持不变？

适用边界

原论文自述系统仍主要是二维设计过程模型；冗余约束、松弛收敛与更高级应用尚待改进。不能把原型等同现代 CAD 的全部能力。

建议诊断 · 编辑提炼

同任务交叉对照，检查约束满足、错误和完整设计时间。

架构挑战者 · 交互表示与约束系统挑战

更快的交互是否提高了满足约束的设计产出？

技能：A1 假设挑战 A8 软硬件边界 A10 产品判断

变量与比较边界
T_h：人工时间；T_m：机器时间；e：合格输出比例；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：比较完整工作流完成时间和合格率；人工与机器成本分开计价。
交叉条件
表示改善需在正确设计产出上兑现，不能仅用点击速度。
最强反例
可视化隐藏约束冲突，快速得到错误结果。
生产验证
同任务交叉对照，检查约束满足、错误和完整设计时间。
跨领域迁移
迁移到架构探索工具与可视化性能诊断。

已核验来源与证据范围

  1. ACM A.M. Turing Award — Fact Sheet

    ACM · 1988（获奖年份） · 官方获奖理由；历届获奖表：1988 Ivan Sutherland。官方搜索索引可核验对应完整理由；PDF 直接获取受限；证据：强；用途：奖项及贡献定位。

  2. Sketchpad: A Man-Machine Graphical Communication System

    Ivan Edward Sutherland · 1963；2003-09 重印 · 论文全文；作者原文第 VI–VIII 章；重印本 pp.77–98，尤其 pp.93–94。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. Ivan Sutherland：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. ACM A.M. Turing Award — Fact Sheet1988（获奖年份） · 官方获奖理由 · 历届获奖表：1988 Ivan Sutherland
  3. Sketchpad: A Man-Machine Graphical Communication System1963；2003-09 重印 · 论文全文 · 作者原文第 VI–VIII 章；重印本 pp.77–98，尤其 pp.93–94

相关短文：模块与接口

回到人物名单
30 · 计算媒介与消息抽象

Alan Kay

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现 ／ 编译器、运行时与并行编程

开创面向对象与个人计算的重要理念，并领导 Smalltalk 团队把消息交互变成可工作的编程环境。

最重要贡献

  • 以封装状态、仅经消息交互的对象组织复杂行为，推动 Smalltalk 的核心设计。
  • 将编程、交互与学习环境结合，面向普通使用者探索个人计算，而不只改善大型机使用方式。

ACM A.M. Turing Award · 2003：开创现代面向对象语言的重要理念，领导开发 Smalltalk 的团队，并为个人计算作出基础性贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1993 年本人历史文章明确区分发起和原始设计，与 Dan Ingalls、Adele Goldberg 及 PARC 团队的实现、设计和传播贡献。不能把 Smalltalk 或面向对象的全部发明归为个人。

机制与核心论证 · 编辑解读

对象隐藏状态和处理，只通过消息参与组合；实现细节可在保持行为时改变。文章追溯 Sketchpad、Simula、Lisp 等影响，并记录 Smalltalk-72 到 -76 的变化，不把一次设计写成不变教条。

思维方式

  • 围绕使用者活动选择抽象。
  • 保留前人影响和团队分工。

可复用提问

  • 消息接口带来的表达与维护收益是否覆盖运行成本？
  • 对新手可用与对专家可扩展能否在同一任务中验证？

适用边界

消息抽象不自动消除运行开销，也不保证易学。该历史是作者回顾；开发效率和教育效果需对具体任务另做验证。

建议诊断 · 编辑提炼

比较完整开发与运行任务，测消息、分配、维护和语义回归。

架构挑战者 · 计算媒介与消息抽象挑战

消息接口带来的表达与维护收益是否覆盖运行成本？

技能：A1 假设挑战 A8 软硬件边界 A10 产品判断

变量与比较边界
K_dev：开发投入；H_run：运行开销；n：部署次数；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：生命周期比较 K_dev+n H_run，同时保持接口与任务质量。
交叉条件
表达与维护节省需覆盖长期运行开销，按部署规模检验。
最强反例
细粒度消息和分配造成过量调度与通信。
生产验证
比较完整开发与运行任务，测消息、分配、维护和语义回归。
跨领域迁移
迁移到 agent 工具接口与运行时设计。

已核验来源与证据范围

  1. ACM Turing Lecture: Introductions To Computing Should Be Child’s Play

    ACM OOPSLA 2004 · 2004（2003 年获奖） · 官方获奖理由；官方会议页面完整引述 2003 Turing citation。已核验页面获奖理由；未观看演讲；证据：强；用途：奖项定位，不作为演讲观点证据。

  2. The Early History of Smalltalk

    Alan C. Kay · 1993-04 · 论文全文；Introduction、§IV–V；署名论文全文重排版。取得正文，核验引言、对象机制与贡献归属；非视频；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. Alan Kay：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. ACM Turing Lecture: Introductions To Computing Should Be Child’s Play2004（2003 年获奖） · 官方获奖理由 · 官方会议页面完整引述 2003 Turing citation
  3. The Early History of Smalltalk1993-04 · 论文全文 · Introduction、§IV–V；署名论文全文重排版

相关短文：模块与接口

回到人物名单
31 · 增强人的集体问题解决

Douglas Engelbart

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现 ／ 编译器、运行时与并行编程

提出增强人的问题解决能力的系统愿景，并与团队以 NLS 将交互编辑、结构化信息和协作工具付诸实现。

最重要贡献

  • 1962 年把人、语言、工具、方法与训练作为整体研究，改变只以机器速度衡量计算价值的视角。
  • 1968 年与 William English 合著论文描述可操作的多终端系统、鼠标选择和层次文件编辑，将愿景落实为实验环境。

ACM A.M. Turing Award · 1997：提出交互式计算的前瞻愿景，并发明帮助实现这一愿景的关键技术。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1962 报告由 Engelbart 署名；1968 系统论文由 Engelbart 与 English 合著，明确是 SRI 研究团队工作。不得把鼠标与 NLS 全部实现都写成个人独作。

机制与核心论证 · 编辑解读

工具改变会牵动表达方式、工作方法和训练。NLS 用结构化文件和协调的编辑、检索操作支持完整工作，而非仅加快输入；研究团队也以自身工作作为改进环境。

思维方式

  • 同时检查工具、方法和训练的变化。
  • 以完整问题解决过程评估交互。

可复用提问

  • 团队完成合格成果的总时间是否下降，而不仅是输入变快？
  • 工具上线后，哪些方法与训练必须同时改变？

适用边界

这些来源展示框架和系统能力，不给出现代团队生产率的通用倍数。新工具若增加训练、审查或返工，局部操作提速可能不改善整体产出。

建议诊断 · 编辑提炼

同任务对照记录合格率、返工与团队完成时间；测量长期学习效应。

架构挑战者 · 增强人的集体问题解决挑战

团队完成合格成果的总时间是否下降，而不仅是输入变快？

技能：A1 假设挑战 A8 软硬件边界 A10 产品判断

变量与比较边界
T_create/T_review/T_rework：秒；Q：合格成果数；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：goodput=Q/(T_create+T_review+T_rework)，按同质量任务比较。
交叉条件
生成节省大于新增审查与返工，且协作正确性不下降。
最强反例
更多低质量输出让评审成为瓶颈。
生产验证
同任务对照记录合格率、返工与团队完成时间；测量长期学习效应。
跨领域迁移
迁移到架构研究与 AI 内容工作流。

已核验来源与证据范围

  1. ACM A.M. Turing Award — Fact Sheet

    ACM · 1997（获奖年份） · 官方获奖理由；历届获奖表：1997 Douglas Engelbart。官方搜索索引可核验对应完整理由；PDF 直接获取受限；证据：强；用途：奖项与贡献定位。

  2. Augmenting Human Intellect: A Conceptual Framework

    Douglas C. Engelbart · 1962-10 · 作者技术文章；§I、§II.A（H-LAM/T，2a4–2a15）、§IV。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

  3. A Research Center for Augmenting Human Intellect

    Douglas C. Engelbart; William K. English · 1968-12 · 论文全文；AFIPS Vol.33 pp.395–410；Summary、Introduction、文件与交互说明。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. Douglas Engelbart：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. ACM A.M. Turing Award — Fact Sheet1997（获奖年份） · 官方获奖理由 · 历届获奖表：1997 Douglas Engelbart
  3. Augmenting Human Intellect: A Conceptual Framework1962-10 · 作者技术文章 · §I、§II.A（H-LAM/T，2a4–2a15）、§IV
  4. A Research Center for Augmenting Human Intellect1968-12 · 论文全文 · AFIPS Vol.33 pp.395–410；Summary、Introduction、文件与交互说明

相关短文：模块与接口

回到人物名单
32 · SIMD 与 ISA 扩展

Keith Diefendorff

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现 ／ 编译器、运行时与并行编程

共同发展 AltiVec，以独立向量寄存器和灵活重排支持媒体数据并行。

最重要贡献

  • 参与定义 128 位 SIMD、独立寄存器组及三源一目的操作。
  • 推动将 permute 和非破坏式操作纳入媒体处理的数据组织。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

技术论文有四位作者；口述史中的个人倡议为本人回顾，不能替代团队署名或推出全球首创。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：SIMD 收益取决于数据整理而非仅算术宽度；应把装载、重排、尾部处理和寄存器压力计入同一任务。

思维方式

  • 数据并行表达需和软件、异常及实现预算共同评估。
  • 固定比较范围与变量：r：表示位宽；e：输出误差；Q：合格任务数；E：任务 J；D：延迟门槛
  • 优先检验反例：数据准备和混合标量路径主导运行时间。

可复用提问

  • 增加 SIMD 宽度减少指令，何时无法提升完整程序？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

论文中的核函数结果不能外推所有应用；AltiVec 为合作设计，口述史不是独占贡献的证据。

建议诊断 · 编辑提炼

建议验证（尚未执行）：检验极端值、舍入、NaN/Inf 和误差累积；扫精度并测实际流量、能量与质量。重点否证：数据准备和混合标量路径主导运行时间。

架构挑战者 · SIMD 与 ISA 扩展挑战

增加 SIMD 宽度减少指令，何时无法提升完整程序？

技能：A1 假设挑战 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
r：表示位宽；e：输出误差；Q：合格任务数；E：任务 J；D：延迟门槛；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
在约定数值契约 e≤e_max 下比较 Q/E 与时间；位宽缩小不自动推出能耗等比例下降。
交叉条件
通过极端输入和数值稳定性后，收益才可与转换、缩放及溢出保护成本比较。
最强反例
数据准备和混合标量路径主导运行时间。
生产验证
建议验证（尚未执行）：检验极端值、舍入、NaN/Inf 和误差累积；扫精度并测实际流量、能量与质量。重点否证：数据准备和混合标量路径主导运行时间。
跨领域迁移
迁移到混合精度推理、SIMD 与压缩表示。

已核验来源与证据范围

  1. AltiVec Extension to PowerPC Accelerates Media Processing

    Keith Diefendorff; Pradeep K. Dubey; Ron Hochsprung; Hunter Scales · 2000-03/04 · 论文全文；IEEE Micro 20(2), pp.85–95；寄存器组织、四操作数和 permute。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：共同署名作品；不证明个人独占贡献。

  2. Oral History of Keith Diefendorff

    Keith Diefendorff；访谈 Doug Fairbairn · 2022-08-24 · 本人访谈文字稿；pp.25–27：AltiVec、permute 与面积/媒体负载。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：个人回顾与四人合作论文交叉定位；不主张独占发明。

保留的代表来源
  1. IBM Research：AltiVec 合作论文[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2024 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Hot Chips 2025 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  4. AltiVec Extension to PowerPC Accelerates Media Processing2000-03/04 · IEEE Micro 20(2), pp.85–95；寄存器组织、四操作数和 permute
  5. Oral History of Keith Diefendorff2022-08-24 · pp.25–27：AltiVec、permute 与面积/媒体负载

相关短文：模块与接口

回到人物名单
33 · 硬件与系统软件的协同演进

Andrew Herbert

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现 ／ 编译器、运行时与并行编程

参与 CAP 系统软件并合著 Cambridge 分布式系统，将保护、共享和实现分工放在完整系统中解释。

最重要贡献

  • 在 CAP 工作中编写系统生成程序，与操作系统架构和集成负责人协作。
  • 与 Needham 合著分布式系统专著，分析共享文件服务、客户端和同步约束。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Herbert 的 CAP 回顾将 OS 架构归于 Needham、集成及主要文件系统归于 Birrell；其个人工作包括系统生成程序。专著前言也区分网络、文件服务和 TRIPOS 团队。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：保护接口可约束访问，但共享语义仍需同步和恢复协议；不能从模块化直接推出低复杂度或高性能。

思维方式

  • 接口和实现需要共同维护完整系统的可理解语义。
  • 固定比较范围与变量：I：必须成立的语义；F：检测失败数；K：覆盖/维护投入；T：任务秒
  • 优先检验反例：软件补偿引入异常与兼容缺口。

可复用提问

  • 硬件简化但系统软件更复杂，怎样证明整体设计变好？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

不把 CAP 系统架构、隐式 capability 寻址或 Cambridge Ring 归于 Herbert 独创；本轮范围为系统软件参与及共同技术总结。

建议诊断 · 编辑提炼

建议验证（尚未执行）：生成边界用例并做差分、异常及扩展组合测试，报告未覆盖状态和版本回退路径。重点否证：软件补偿引入异常与兼容缺口。

架构挑战者 · 硬件与系统软件的协同演进挑战

硬件简化但系统软件更复杂，怎样证明整体设计变好？

技能：A1 假设挑战 A8 软硬件边界 A10 产品判断

变量与比较边界
I：必须成立的语义；F：检测失败数；K：覆盖/维护投入；T：任务秒；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
合格集合要求规定 I 成立；F=0 只表示已执行测试未发现错误，不等于证明全覆盖。
交叉条件
先通过语义及部署门槛，再比较性能、维护和跨实现可用性。
最强反例
软件补偿引入异常与兼容缺口。
生产验证
建议验证（尚未执行）：生成边界用例并做差分、异常及扩展组合测试，报告未覆盖状态和版本回退路径。重点否证：软件补偿引入异常与兼容缺口。
跨领域迁移
迁移到 ISA 扩展、协议兼容与加速器 ABI。

已核验来源与证据范围

  1. The Cambridge Distributed Computing System

    R. M. Needham; A. J. Herbert · 1982 · 技术专著全文；Preface p.viii 团队职责；pp.109–110，TRIPOS 共享文件与同步。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：两人合著，前言分别列出网络、文件服务、TRIPOS 与认证团队。

  2. The Cambridge CAP Computer

    Andrew Herbert · 2013（Resurrection 63） · 作者技术文章；CAP 文章：系统生成、Needham 的 OS 架构和分段换出。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：本人技术回顾；明确个人工具工作与团队架构分工。

保留的代表来源
  1. VCEW 2017 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. The Cambridge Distributed Computing System1982 · Preface p.viii 团队职责；pp.109–110，TRIPOS 共享文件与同步
  3. The Cambridge CAP Computer2013（Resurrection 63） · CAP 文章：系统生成、Needham 的 OS 架构和分段换出

相关短文：模块与接口

回到人物名单
34 · 数据规模、I/O 与基础设施约束

John Mashey

主领域：基础方法、ISA 与系统抽象 · 关联领域：CPU 微架构与工业实现 ／ 编译器、运行时与并行编程

把大数据界定为相对系统能力的工作负载边界，分析容量增长与 I/O 服务速度不匹配。

最重要贡献

  • 在 InfraStress 演讲中联系存储容量、带宽、延迟与维护窗口。
  • 在后续回顾中区分内存能容纳、需外存、需紧耦合系统等不同数据规模条件。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项作者讲义支撑数据系统分析；本人履历陈述与技术机制分开。本轮不据演讲独自认定其发明 Big Data、SPEC 或全部 MIPS 架构。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：容量可扩展不代表服务时间可扩展；采购或架构评估应检查一次全量扫描、恢复和备份是否仍满足窗口。

思维方式

  • 本站编辑提炼：将机制、约束和任务结果分别测量。
  • 本站编辑提炼：先核对来源适用范围，再迁移历史经验。

可复用提问

  • 新增容量能否在既定时间内被扫描、备份和恢复？

适用边界

历史设备示例不能当作当前规格；主要核验数据系统分析贡献，未穷尽 UNIX、MIPS 与基准工作。

建议诊断 · 编辑提炼

固定数据集与服务目标，分别测量扫描、备份和恢复时间及并发干扰。

架构挑战者 · 容量与服务窗口

新增容量能否在既定时间内被扫描、备份和恢复？

技能：A3 瓶颈识别 A4 局部性推理 A8 软硬件边界

变量与比较边界
数据量、可持续带宽、并发流量、恢复目标。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：仅当机制节省超过新增协调、资源与恢复成本，才有净收益。
交叉条件
固定功能正确性与资源预算后，完整任务指标改善。
最强反例
容量扩张快于吞吐，恢复窗口随数据量增长。
生产验证
固定数据集与服务目标，分别测量扫描、备份和恢复时间及并发干扰。
跨领域迁移
用于提出待测假设；不能直接转写为作者定律或产品收益。

已核验来源与证据范围

  1. Big Data and the Next Wave of InfraStress

    John R. Mashey / Silicon Graphics · 讲义 1998-04-25；USENIX 1999 会议目录托管 · 作者幻灯片；slides 35–43：容量、带宽、延迟与备份压力。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：本人技术分析；不用于证明“Big Data”词语首创。

  2. Big Data — Yesterday, Today and Tomorrow

    John R. Mashey；Angela Hey 上传作者幻灯片 · 2013-09-16 · 作者幻灯片；印刷 slides 1、4、9–11：本人职责、定义和数据系统演进。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：与早期讲义为不同演讲；回顾不是独立实验复现。

保留的代表来源
  1. Hot Chips 1989 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Big Data and the Next Wave of InfraStress讲义 1998-04-25；USENIX 1999 会议目录托管 · slides 35–43：容量、带宽、延迟与备份压力
  3. Big Data — Yesterday, Today and Tomorrow2013-09-16 · 印刷 slides 1、4、9–11：本人职责、定义和数据系统演进

相关短文：模块与接口

回到人物名单

CPU 微架构与工业实现 66 位

执行、预测、资源共享与异构核心；把局部机制放回可交付的处理器和平台。

查看本领域名单
35 · Scoreboard 与执行资源协调

James E. Thornton

主领域：CPU 微架构与工业实现

以 CDC 6600 的记分牌协调多个功能单元，使单一指令流中的独立操作能够重叠执行。

最重要贡献

  • 官方理由特别认可发明指令发射记分牌，以及高性能处理器和向量超级计算方面的贡献。
  • 1970 年原著给出单元与寄存器预约控制，区分资源冲突、结果依赖和覆盖未读操作数等约束。

ACM/IEEE CS Eckert–Mauchly Award · 1994：开创高性能处理器设计，发明指令发射记分牌，并对向量超级计算作出基础贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Thornton 的《Design of a Computer》详细解释 CDC 6600；书中整机是 Control Data 团队成果，记分牌个人贡献另由官方获奖理由确认。

机制与核心论证 · 编辑解读

指令尽早送入可用功能单元，等待操作数期间可让后续独立操作前进。控制器记录单元、来源与结果寄存器状态，分别限制发射、读数和结果写回，避免破坏程序依赖。

思维方式

  • 把冲突具体分成单元、读依赖与写冲突。
  • 检查发射之后是否仍有可重叠工作。

可复用提问

  • 停顿来自真实数据依赖，还是资源和寄存器名称冲突？
  • 增加功能单元后，发射与寄存器约束是否仍主导？

适用边界

记分牌不会消除寄存器名称冲突：同一结果寄存器的后继写入仍可阻塞发射。不要把它等同带寄存器重命名和推测退休的现代完整乱序核心。

建议诊断 · 编辑提炼

用独立运算、同目标寄存器和未读旧值三类轨迹，观察发射、读操作数和写回阻塞；验证结果与顺序执行一致。

架构挑战者 · 动态调度中的冲突分解

停顿来自真实数据依赖，还是资源和寄存器名称冲突？

技能：A2 交叉条件 A3 瓶颈识别 A5 排队与尾延迟

变量与比较边界
T：总周期；S：资源冲突；D：真依赖等待；N：名称冲突等待；各项须按不重叠归因。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：先分解 T，再比较消除一类冲突后的 ΔT；不得把重叠等待简单相加。
交叉条件
增加单元仅消除其资源冲突；名称冲突须另有机制处理。
最强反例
多个单元空闲，下一指令仍因同一目标寄存器被占用而不能发射。
生产验证
用独立运算、同目标寄存器和未读旧值三类轨迹，观察发射、读操作数和写回阻塞；验证结果与顺序执行一致。
跨领域迁移
迁移到加速器流水线时，明确状态预约和结果可见规则。

已核验来源与证据范围

  1. James E. Thornton — 1994 Eckert–Mauchly citation

    ACM / IEEE Computer Society · 1994 · 官方获奖理由；对应年份 recipient citation。官方搜索索引取得完整获奖理由；直接获取部分受限；证据：强；用途：奖项、年份与关键贡献定位。

  2. Design of a Computer: The Control Data 6600

    James E. Thornton · 1970 · 技术专著全文；Chapter VI.D Scoreboard，印刷 pp.125–128（PDF pp.136–139）。取得原著全文，核验控制章节；来源为技术专著；证据：强；用途：记分牌机制与约束。

保留的代表来源
  1. IEEE：Thornton 获奖依据1994 · Scoreboard 与向量系统
  2. Design of a Computer: The Control Data 66001970 · 论文全文 · Chapter VI.D Scoreboard，印刷 pp.125–128（PDF pp.136–139）

相关短文：执行与等待 局部执行收益

回到人物名单
36 · 动态调度与名字依赖

Robert M. Tomasulo

主领域：CPU 微架构与工业实现

以保留站、标签和公共数据总线实现动态指令调度，让独立运算越过等待而保持真实数据依赖。

最重要贡献

  • 1967 年为 IBM System/360 Model 91 浮点单元提出动态调度机制，提高多个运算单元的利用率。
  • 以结果来源标签代替对寄存器名称的机械等待，为后来的乱序执行处理器提供关键基础。

ACM/IEEE CS Eckert–Mauchly Award · 1997：以 Tomasulo 算法使乱序执行处理器的实现成为可能。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

论文由 IBM 的 R. M. Tomasulo 署名，讨论 Model 91 的浮点部分；整机与后续乱序处理器是更大团队及后继工作的成果。

机制与核心论证 · 编辑解读

发射时记录操作数值或其生产者标签，保留站在数据到达后执行；结果连同标签广播，等待者据此接收。寄存器名称复用不再强迫所有指令串行，但真实依赖仍须满足。

思维方式

  • 区分真实数据依赖与名称冲突。
  • 把调度能力与结果传输能力一起核算。

可复用提问

  • 阻塞来自真实依赖，还是寄存器名称复用？
  • 增加执行单元后，结果广播是否先饱和？

适用边界

原机制不等于现代完整的推测与按序提交体系，不能仅凭这篇论文声称已解决精确异常。总线带宽、保留站容量和广播成本限制扩展。

建议诊断 · 编辑提炼

用真实依赖链、名称复用和独立运算三组轨迹，对照发射阻塞、保留站占用与总线利用率；异常恢复另行验证。

架构挑战者 · 名字依赖与真实依赖

阻塞来自真实依赖，还是寄存器名称复用？

技能：A1 假设挑战 A3 瓶颈识别 A8 软硬件边界

变量与比较边界
T_name：名字约束的暴露等待；T_coord：重命名与协调新增时间。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：语义与精确状态保持后，净收益要求 T_name>T_coord。
交叉条件
可消除的伪依赖必须足够大；真实值依赖仍需等待。
最强反例
主要瓶颈是链式值依赖，重命名容量增长无益。
生产验证
用真实依赖链、名称复用和独立运算三组轨迹，对照发射阻塞、保留站占用与总线利用率；异常恢复另行验证。
跨领域迁移
迁移到寄存器分配或版本化数据。

已核验来源与证据范围

  1. Robert Tomasulo — 1997 Eckert-Mauchly Award

    IEEE Computer Society · 1997 · 官方获奖理由；Award 段完整理由。官方搜索索引取得完整获奖段；直接打开受限；证据：强；用途：奖项、身份与贡献定位。

  2. An Efficient Algorithm for Exploiting Multiple Arithmetic Units

    R. M. Tomasulo · 1967-01 · 论文全文；IBM JRD 11(1), pp.25–33；数据路径、标签与保留站说明。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. IEEE：Tomasulo 与原始系统1997 · 算法与乱序执行
  2. An Efficient Algorithm for Exploiting Multiple Arithmetic Units1967-01 · 论文全文 · IBM JRD 11(1), pp.25–33；数据路径、标签与保留站说明

相关短文：并行兑现 推测与净工作

回到人物名单
37 · 动态执行、推测与数据流

Yale Patt

主领域：CPU 微架构与工业实现 · 关联领域：编译器、运行时与并行编程

推动指令级并行与超标量设计，以有限活动窗口中的数据流执行提高单线程效率。

最重要贡献

  • 官方理由认可指令级并行和超标量处理器设计的重要贡献。
  • 与 Wen-mei Hwu、Michael Shebanow 提出 HPS，把顺序指令转成有限窗口内的数据流节点，结合乱序执行与按序退休。

ACM/IEEE CS Eckert–Mauchly Award · 1996：为指令级并行和超标量处理器设计作出重要贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1985 年 HPS 论文由 Patt、Hwu、Shebanow 合著；机制与论证属于团队，不能将窗口执行及后继商业实现全部归给 Patt。

机制与核心论证 · 编辑解读

Merger 利用广义 Tomasulo 方法连接依赖，节点在操作数齐备后执行；指令需等待前序指令退休才退休，内存副作用在退休时处理。这样在局部寻找并行，同时维护顺序机器的可见行为。

思维方式

  • 把可并行执行与可提交状态分开。
  • 在有限硬件窗口内衡量实际可见并行。

可复用提问

  • 增大活动窗口后，真正就绪的操作增加了多少？
  • 推测路径上的副作用何时才允许对外可见？

适用边界

论文是微架构提案，不是某款量产处理器的实测。有限窗口看不到远处并行；取指、分支、访存与节点表容量仍会限制收益。

建议诊断 · 编辑提炼

对窗口大小做受控扫描，统计就绪节点、取指空泡、访存阻塞及退休停顿；加入分支错误和异常验证架构状态。

架构挑战者 · 有限窗口中的数据流

增大活动窗口后，真正就绪的操作增加了多少？

技能：A2 交叉条件 A3 瓶颈识别 A5 排队与尾延迟 A8 软硬件边界

变量与比较边界
W：窗口容量；R(W)：平均就绪操作数；E：执行宽度；F：供给速率。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：可持续发射受 min(R(W), E, F) 限制；该上界不含恢复与访存额外停顿。
交叉条件
增大 W 需确实增加 R(W)，且收益覆盖搜索、连线与恢复成本。
最强反例
长真实依赖链即使占满大窗口，也没有更多可执行节点。
生产验证
对窗口大小做受控扫描，统计就绪节点、取指空泡、访存阻塞及退休停顿；加入分支错误和异常验证架构状态。
跨领域迁移
用于乱序核或任务调度时，同时核验副作用提交协议。

已核验来源与证据范围

  1. Yale Patt — 1996 Eckert–Mauchly citation

    ACM / IEEE Computer Society · 1996 · 官方获奖理由；对应年份 recipient citation。官方搜索索引取得完整获奖理由；直接获取部分受限；证据：强；用途：奖项、年份与关键贡献定位。

  2. HPS, a New Microarchitecture: Rationale and Introduction

    Yale N. Patt; Wen-mei Hwu; Michael Shebanow · 1985 · 论文全文；MICRO 18, pp.103–108；§1–3，尤其 §3.1 活动窗口、Merger 与退休。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. HPS Research Group：微架构论文目录1985 起 · 作者研究组出版记录
  2. Yale Patt EE 382N 课程材料2026 · HPS、动态调度与相关论文阅读表
  3. Yale Patt — 1996 Eckert–Mauchly citation1996 · 官方获奖理由 · 对应年份 recipient citation
  4. HPS, a New Microarchitecture: Rationale and Introduction1985 · 论文全文 · MICRO 18, pp.103–108；§1–3，尤其 §3.1 活动窗口、Merger 与退休

相关短文：推测解码：更多工作还是更少等待 局部执行与服务目标

回到人物名单
38 · 预测、精确状态与解耦执行

James E. Smith

主领域：CPU 微架构与工业实现

推动分支预测与可恢复高性能执行；用有限历史状态提升预测可靠性，而非盲目追求更大预测表。

最重要贡献

  • 1981 年研究比较静态与动态分支预测，展示带置信惯性的计数器如何利用有限历史减少误判。
  • 官方理由还认可精确异常的重排序缓冲、访问/执行解耦与向量系统；本次机制展开聚焦预测。

ACM/IEEE CS Eckert–Mauchly Award · 1999：为高性能微架构作出基础贡献，包括预测饱和计数器、精确异常重排序缓冲、访问/执行解耦和向量超级计算机。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1981 年论文署名 Control Data 的 James E. Smith。预测研究可按本人署名归属；获奖清单中的其他机制不在此推断其全部合作细节。

机制与核心论证 · 编辑解读

预测表按分支地址索引；计数器在多次结果支持后改变方向，避免一次偶然结果立即推翻惯常判断。论文也比较表大小、地址映射冲突与不同程序，说明收益依赖行为。

思维方式

  • 在相同存储预算下比较预测器。
  • 既看误判，也看预测时延与程序差异。

可复用提问

  • 增加历史状态后，减少的恢复周期能覆盖新增预测开销吗？
  • 差分结果是否被少量程序或表项冲突主导？

适用边界

周期性、交替或相互冲突的分支可以击败简单计数器。较高准确率若伴随访问延迟或能耗增加，不一定提高整机效率；历史实验数值不是现代产品预测。

建议诊断 · 编辑提炼

固定容量、访问延迟和工作负载，记录 MPKI、每次恢复周期与预测额外延迟；加入交替分支和地址冲突轨迹。

架构挑战者 · 有限状态预测的净收益

增加历史状态后，减少的恢复周期能覆盖新增预测开销吗？

技能：A2 交叉条件 A3 瓶颈识别 A4 局部性推理

变量与比较边界
m：每千条指令误判数；R：平均恢复周期；L：预测额外关键路径周期/千指令。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：ΔC=(m_old−m_new)R−(L_new−L_old)；同负载同容量，且恢复代价变化时应分别计量。
交叉条件
ΔC>0 且功耗、面积和访问时序满足预算。
最强反例
交替分支、表项别名冲突或过慢的预测查询抵消准确率收益。
生产验证
固定容量、访问延迟和工作负载，记录 MPKI、每次恢复周期与预测额外延迟；加入交替分支和地址冲突轨迹。
跨领域迁移
迁移到预取、异步 IO 或推理流水线。

已核验来源与证据范围

  1. James E. Smith — 1999 Eckert-Mauchly Award

    IEEE Computer Society · 1999 · 官方获奖理由；1999 recipient citation。官方搜索索引取得完整理由；直接打开受限；证据：强；用途：奖项与贡献定位。

  2. A Study of Branch Prediction Strategies

    James E. Smith · 1981 · 论文全文；作者论文重排本 PDF pp.4–8；Dynamic Prediction Strategies、Strategy 7 和结论。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. UCSB：Smith 本人讲座与研究简介2019 · 预测、精确状态与架构研究
  2. James E. Smith — 1999 Eckert-Mauchly Award1999 · 官方获奖理由 · 1999 recipient citation
  3. A Study of Branch Prediction Strategies1981 · 论文全文 · 作者论文重排本 PDF pp.4–8；Dynamic Prediction Strategies、Strategy 7 和结论

相关短文：阶段解耦与会话 预测与净收益

回到人物名单
39 · 动态执行、存储依赖与推测

Gurindar S. Sohi

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性

把乱序执行、顺序提交与推测恢复结合起来，推动高性能处理器在保持程序语义时提取更多并行。

最重要贡献

  • 2011 年官方理由认可被广泛采用的高性能微处理器技术。
  • 与 Sriram Vajapeyam 发展 Register Update Unit，将标签管理和精确状态维护的需求汇合，并扩展到分支错误路径恢复。

ACM/IEEE CS Eckert–Mauchly Award · 2011：开创了在高性能微处理器设计中被广泛采用的微架构技术。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

这里读取的是 Sohi 1998 年对 1987 年工作的本人回顾，不冒充已读受阻的原始论文。回顾明确归属合作伙伴 Vajapeyam，并说明 Smith、Pleszkun、Patt 等前驱和同期工作的影响。

机制与核心论证 · 编辑解读

RUU 将在途指令组织为有入口和提交出口的缓冲；保留分支位置可在预测错误时丢弃后续工作。正文进一步说明，执行资源再多也无法补偿持续不足的指令供给。

思维方式

  • 一起设计在途状态、提交和错误恢复。
  • 在增加执行资源前核查持续指令供给。

可复用提问

  • 提交吞吐受执行能力、取指入口还是恢复停顿限制？
  • 错误路径的寄存器与内存副作用能否完整撤销或阻止提交？

适用边界

回顾中的若干观察来自 Livermore 循环与特定模拟器；“数据依赖次要”等结论不能脱离其缓存、分支和缓冲条件。更大缓冲也受面积、时延与能耗约束。

建议诊断 · 编辑提炼

测取指、就绪、执行和提交的持续速率及队列占用；改变分支与访存压力，并注入错误预测核验恢复后的架构状态。

架构挑战者 · 在途窗口、提交与供给

提交吞吐受执行能力、取指入口还是恢复停顿限制？

技能：A2 交叉条件 A3 瓶颈识别 A5 排队与尾延迟 A8 软硬件边界

变量与比较边界
F：持续取指速率；E：有效执行速率；R：提交能力；Q：在途容量。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：稳态提交吞吐≤min(F,E,R)；有限 Q 与恢复损失使实际值更低。
交叉条件
扩大 Q 只在能容纳更多有用重叠且供给充分时提高吞吐。
最强反例
前端持续饥饿，扩大后端窗口不会创造指令。
生产验证
测取指、就绪、执行和提交的持续速率及队列占用；改变分支与访存压力，并注入错误预测核验恢复后的架构状态。
跨领域迁移
用于任务执行图时同步设计入口背压、提交与失败恢复。

已核验来源与证据范围

  1. ACM, IEEE Computer Society Honor Innovator of High-Performance Computer Systems Designs

    ACM / IEEE Computer Society · 2011-05-04 · 官方获奖理由；首段获奖理由。官方索引核验公告正文；证据：强；用途：关键贡献、机制与归属。

  2. Retrospective: Instruction Issue Logic for High-Performance, Interruptable Pipelined Processors

    Gurindar S. Sohi · 1998 · 作者技术文章；25 Years of ISCA Selected Papers；印刷 pp.51–53，PDF pp.63–65。PDF 文本层编码损坏；已渲染指定三页并 OCR 读取全文，未声称读到 1987 原文；证据：强；用途：作者对 RUU、合作、机制与实验边界的回顾。

保留的代表来源
  1. ACM：2011 获奖说明2011 · 精确异常、依赖与推测
  2. Retrospective: Instruction Issue Logic for High-Performance, Interruptable Pipelined Processors1998 · 作者技术文章 · 25 Years of ISCA Selected Papers；印刷 pp.51–53，PDF pp.63–65

相关短文：推测解码的净收益 并行与固定预算

回到人物名单
40 · 分支预测、历史组织与缓存映射

André Seznec

主领域：CPU 微架构与工业实现

以 TAGE 分支预测和缓存组织创新，提高处理器对控制流与数据访问的有效利用。

最重要贡献

  • 2025 Eckert–Mauchly Award 官方理由表彰其分支预测与缓存方面的开创性贡献。
  • 与 Pierre Michaud 的 TAGE 工作以几何增长的历史长度和带标签表选择预测信息，减少别名冲突。

ACM/IEEE Eckert–Mauchly Award · 2025：表彰其在分支预测与缓存存储方面的开创性贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

INRIA 研究轨迹覆盖预测和缓存；TAGE 原论文是 Seznec 与 Michaud 合著，此处机制解释限于该论文，不把所有后续工业实现归为个人作品。

机制与核心论证 · 编辑解读

TAGE 用短到长的多个历史表提供候选，标签降低无关分支相撞；最长匹配提供预测，备用预测与 usefulness 状态约束分配。关键突破是组织和选择历史，不只是扩大容量。

思维方式

  • 分别检查历史长度、标签别名与 usefulness 分配，再解释预测收益。
  • 预测准确率改善，是否抵得过新增访问延迟和能耗？

可复用提问

  • 预测准确率改善，是否抵得过新增访问延迟和能耗？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

更长历史不保证更准；表容量、访问延迟、能耗和低复用分支会改变收益。本文参数与评估负载不能直接当作当代 CPU 实测。

建议诊断 · 编辑提炼

围绕“预测准确率改善，是否抵得过新增访问延迟和能耗？”测量下列变量：Δm：每指令错预测减少量；P：暴露惩罚周期；δ：新增周期/指令。 将假设与结果分别记录。

架构挑战者 · 预测准确率与前端成本

预测准确率改善，是否抵得过新增访问延迟和能耗？

技能：A2 交叉条件 A3 瓶颈识别 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
Δm：每指令错预测减少量；P：暴露惩罚周期；δ：新增周期/指令。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：每指令净周期收益≈Δm·P-δ，仅适用于相近重叠与流水线条件。
交叉条件
Δm·P>δ，且功耗/面积预算可接受。
最强反例
预测器更准但加长前端关键路径，或错预测已被重叠隐藏。
生产验证
围绕“预测准确率改善，是否抵得过新增访问延迟和能耗？”测量下列变量：Δm：每指令错预测减少量；P：暴露惩罚周期；δ：新增周期/指令。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. ACM/IEEE Computer Society Announce André Seznec Recipient of 2025 Eckert–Mauchly Award

    ACM / IEEE Computer Society · 2025-06 · 官方获奖理由；官方新闻稿 pp.1–2。公开网页工具获取 PDF 正文；本地下载受限；证据：强；用途：贡献定位。

  2. A case for (partially) TAgged GEometric history length branch prediction

    André Seznec; Pierre Michaud · 2006-02 · 论文全文；JILP 8；TAGE 组织、分配与评估章节。正文已获取并核验；证据：强；用途：机制与归属。

保留的代表来源
  1. A case for (partially) TAgged GEometric history length branch prediction2006 · Seznec 与 Michaud 合作论文；期刊目录及全文入口
  2. IEEE Computer Society：2025 获奖说明2025 · TAGE 与偏斜关联缓存
  3. ACM/IEEE Computer Society Announce André Seznec Recipient of 2025 Eckert–Mauchly Award2025-06 · 官方获奖理由 · 官方新闻稿 pp.1–2
  4. A case for (partially) TAgged GEometric history length branch prediction2006-02 · 论文全文 · JILP 8；TAGE 组织、分配与评估章节

相关短文：推测工作与净收益 局部指标与完整服务

回到人物名单
41 · SMT、动态资源共享与线程互补

Susan Eggers

主领域：CPU 微架构与工业实现 · 关联领域：HPC 与可扩展并行系统

以 SMT 和多处理器共享研究，让独立线程动态利用单线程无法占满的执行资源。

最重要贡献

  • 2018 Eckert–Mauchly Award 表彰同时多线程架构和多处理器共享、一致性方面的贡献。
  • SMT 在一个周期中从多个线程发射就绪指令，结合线程级与指令级并行，提高宽发射处理器利用率。

ACM/IEEE Eckert–Mauchly Award · 2018：在同时多线程处理器架构，以及多处理器共享和一致性方面作出杰出贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Washington 团队与 DEC 等合作者共同推进 SMT；1997 TOCS 论文包括 Lo、Eggers、Emer、Levy、Stamm、Tullsen 六位作者。此处不将 SMT 说成个人独立发明。

机制与核心论证 · 编辑解读

TOCS 论文将线程级并行映射到宽乱序核心共享的执行能力，并分析取指、缓存和各共享资源。它针对的是单线程依赖和停顿留下的发射空隙，因而不同于只在停顿时切线程。

思维方式

  • 对共享资源逐项量化互补和干扰，同时报告吞吐与线程延迟。
  • 两个线程是填补空槽，还是争夺同一瓶颈？

可复用提问

  • 两个线程是填补空槽，还是争夺同一瓶颈？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

吞吐提升不保证每线程响应时间改善；线程争用缓存、带宽和队列时可能损害尾延迟与公平性。论文模拟结果不是所有服务的实测保证。

建议诊断 · 编辑提炼

围绕“两个线程是填补空槽，还是争夺同一瓶颈？”测量下列变量：总吞吐、单线程/尾延迟、缓存和队列占用、内存带宽。 将假设与结果分别记录。

架构挑战者 · SMT 互补与共享干扰

两个线程是填补空槽，还是争夺同一瓶颈？

技能：A2 交叉条件 A3 瓶颈识别 A5 排队与尾延迟 A9 工作负载先行

变量与比较边界
总吞吐、单线程/尾延迟、缓存和队列占用、内存带宽。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：吞吐增益比=SMT 总完成率/单线程基线完成率；同时设置延迟与公平性约束，不能只看比值。
交叉条件
线程资源需求互补且共享干扰不破坏服务约束。
最强反例
两个线程都饱和内存带宽，资源共享导致服务退化。
生产验证
围绕“两个线程是填补空槽，还是争夺同一瓶颈？”测量下列变量：总吞吐、单线程/尾延迟、缓存和队列占用、内存带宽。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. Susan Eggers Named Recipient of 2018 Eckert–Mauchly Award

    ACM / IEEE Computer Society · 2018-06 · 官方获奖理由；官方新闻稿 pp.1–2。公开网页工具获取 PDF 正文；证据：强；用途：贡献定位。

  2. Converting Thread-Level Parallelism to Instruction-Level Parallelism via Simultaneous Multithreading

    Jack L. Lo; Susan J. Eggers; Joel S. Emer; Henry M. Levy; Rebecca L. Stamm; Dean M. Tullsen · 1997-08 · 论文全文；ACM TOCS 15(3), pp.322–354；架构与评估章节。正文已获取并核验；证据：强；用途：机制与归属。

保留的代表来源
  1. Simultaneous Multithreading 项目资料华盛顿大学 · 团队研究与原始论文入口
  2. Converting Thread-Level Parallelism to Instruction-Level Parallelism via Simultaneous Multithreading1997 · 团队合作论文摘要
  3. Susan Eggers Named Recipient of 2018 Eckert–Mauchly Award2018-06 · 官方获奖理由 · 官方新闻稿 pp.1–2
  4. Converting Thread-Level Parallelism to Instruction-Level Parallelism via Simultaneous Multithreading1997-08 · 论文全文 · ACM TOCS 15(3), pp.322–354；架构与评估章节

相关短文：更多线程与有效服务器 同一 SKU 的延迟分布

回到人物名单
42 · 微架构建模与性能归因

Joel S. Emer

主领域：CPU 微架构与工业实现

用可测量的性能归因连接处理器模型与真实实现，使微架构优化有据可查。

最重要贡献

  • 与 Douglas W. Clark 合著 VAX-11/780 研究，以微程序计数把执行时间分解为计算、访存管理和停顿。
  • 官方理由同时认可性能分析与建模方法、工业微处理器设计，以及研究与开发之间的连接。

ACM/IEEE CS Eckert–Mauchly Award · 2009：开创性能分析与建模方法，在重要工业微处理器中实现设计创新，并连接学术研究与产业开发。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1984 年论文两位作者均署名 DEC；测量方法和实验结论属于 Emer 与 Clark 的合作，不把整台 VAX 设计归给 Emer。

机制与核心论证 · 编辑解读

micro-PC 直方图统计各微代码地址执行周期，再映射到架构事件与时间类别。真实分时负载和合成负载并列，补足只看基准总分或用户指令轨迹的盲区。

思维方式

  • 让模型中的时间项对应可观察事件。
  • 同时检查真实系统负载和受控负载。

可复用提问

  • 总执行时间中仍有多少不能被测量类别解释？
  • 模型误差来自事件遗漏，还是重叠时间重复计数？

适用边界

微代码地址到事件的映射依赖实现；VAX 的数值不能外推到现代乱序核，重叠停顿也不能未经检查直接相加。

建议诊断 · 编辑提炼

扫描资源与负载，比较预测、实际停顿和吞吐，定位偏差来源。

架构挑战者 · 模型偏差与瓶颈归因

总执行时间中仍有多少不能被测量类别解释？

技能：A2 交叉条件 A3 瓶颈识别 A9 工作负载先行

变量与比较边界
G_pred、G_obs：预测与实测吞吐；ε：允许模型误差；x：资源参数。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：计算相对误差 |G_pred-G_obs|/G_obs，并做参数敏感性。
交叉条件
只有误差与机制归因在决策区域内可接受，模型才支持选择。
最强反例
模型在校准点正确，却漏掉扩展后的新瓶颈。
生产验证
扫描资源与负载，比较预测、实际停顿和吞吐，定位偏差来源。
跨领域迁移
迁移到 AI 服务容量或 rack 功率模型。

已核验来源与证据范围

  1. ISCA 2009 Awards Ceremony

    ACM SIGARCH / IEEE-CS TCCA，ISCA 2009 · 2009-06-23 · 官方获奖理由；ACM/IEEE Eckert-Mauchly Award 段。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

  2. A Characterization of Processor Performance in the VAX-11/780

    Joel S. Emer; Douglas W. Clark · 1984-06 · 论文全文；§2 测量与负载；§3–5 事件及时间归因；作者上传全文。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. IEEE：Emer 的微架构分析贡献2009 · 分析、建模与工业实现
  2. ISCA 2009 Awards Ceremony2009-06-23 · 官方获奖理由 · ACM/IEEE Eckert-Mauchly Award 段
  3. A Characterization of Processor Performance in the VAX-11/7801984-06 · 论文全文 · §2 测量与负载；§3–5 事件及时间归因；作者上传全文

相关短文：核心与瓶颈归因 机制与完整服务

回到人物名单
43 · 乱序执行与访存并行

Andrew “Andy” Glew

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性

将单线程的访存并行度明确列为优化目标，并共同披露支持多个未完成缺失的非阻塞缓存机制。

最重要贡献

  • 1998 年完整立场材料区分 ILP 与 MLP，提出让前端越过最老缺失继续探索后续独立访问。
  • 与七位同事共同披露多 fill buffer 的非阻塞缓存：在未完成填充期间继续处理可服务访问。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1998 材料为一页研究主张，不是完整实验论文。US5671444A 的八名发明人均保留；缓存专利和 MLP 立场是不同作品，不把后来的 runahead 成果全部归给 Glew。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：窗口宽度和并发缺失数应分别测量。增加并发只有在存在独立地址、缓存跟踪资源和剩余带宽时才可能减少暴露等待。

思维方式

  • 区分指令与访存并行。
  • 检查可执行的真实依赖。
  • 让窗口资源对准等待类型。
  • 追踪并行增加后的流量。

可复用提问

  • 更大执行窗口为什么可能增加 ILP 却不改善 MLP？
  • 需要更多独立地址还是更多执行资源？
  • 未完成访存数在哪里被限制？

适用边界

访存并发不能突破带宽或真实依赖；更大窗口也有面积、功率和恢复成本。

建议诊断 · 编辑提炼

扫描窗口、未完成请求和访存延迟，分解依赖链、资源阻塞与带宽饱和。

架构挑战者 · ILP 与 MLP 挑战

更大执行窗口为什么可能增加 ILP 却不改善 MLP？

技能：A1 假设挑战 A3 瓶颈识别 A6 规模扩展

变量与比较边界
m：独立未完成请求；L：平均服务时间；B：可持续请求/s。
条件性模型 · 编辑提炼
理想访存吞吐上限近似 min(m/L,B)，不包含所有队列交互。
交叉条件
提高 m 仅在 m/L < B 且有独立工作时可增供给。
最强反例
链式指针访问不产生足够独立请求。
生产验证
扫描窗口、未完成请求和访存延迟，分解依赖链、资源阻塞与带宽饱和。
跨领域迁移
迁移到 GPU 并发或存储队列深度。

已核验来源与证据范围

  1. MLP yes! ILP no!

    Andrew Glew / Intel Microcomputer Research Labs and University of Wisconsin–Madison · 1998 · 作者技术文章；单页原文：Problem Description、Solution、研究建议 (4)–(6)。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：完整一页立场材料；提出研究方向，非实测论文。

  2. Methods and apparatus for caching data in a non-blocking manner using a plurality of fill buffers — US5671444A

    Haitham Akkary; Jeffrey M. Abramson; Andrew F. Glew; Glenn J. Hinton; Kris G. Konigsfeld; Paul D. Madland; Mandar S. Joshi; Brent E. Lince · 1997-09-23（公开） · 专利说明书全文；发明人；Figs.4–8，fill buffer 分配、命中、返回与替换；claims。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：八人共同披露的非阻塞缓存机制；不证明 MLP 思想由一人首创。

保留的代表来源
  1. ASPLOS 1998：本人讨论材料代表性原始资料 · 阅读核对 2026-10-05
  2. Methods and apparatus for caching data in a non-blocking manner using a plurality of fill buffers — US5671444A1997-09-23（公开） · 发明人；Figs.4–8，fill buffer 分配、命中、返回与替换；claims

相关短文：核心与有效吞吐 推测的净收益

回到人物名单
44 · 处理器组织、多媒体与非对称计算

Uri Weiser

主领域：CPU 微架构与工业实现

推动高性能与多媒体处理器，并把异构计算的资源分配从局部加速转向整体最优。

最重要贡献

  • 官方理由认可其在高性能处理器、多媒体架构上的产业与学术开创工作和领导作用。
  • 与 Zidenberg、Keslassy 合著 MultiAmdahl，用工作负载占比与资源收益曲线决定异构单元的面积分配。

ACM/IEEE CS Eckert–Mauchly Award · 2016：表彰其在高性能处理器与多媒体架构上的领导作用，以及开创性的产业和学术工作。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2016 年获奖公告同时介绍 Pentium、MMX 和异构架构轨迹。MultiAmdahl 是三位作者的共同成果；这里展开该论文机制，不将整段职业贡献归结为单一模型。

机制与核心论证 · 编辑解读

目标是最小化各程序段执行时间之和，受总面积约束。在单元性能函数递减、凸且可微的假设下，内部最优点让各单元增加资源带来的加权边际时间收益相等。

思维方式

  • 按整体任务权重比较资源的边际收益。
  • 明确曲线、目标与约束，不只比较单个加速器峰值。

可复用提问

  • 同一单位面积给哪个单元能减少最多整任务时间？
  • 共享带宽或迁移成本是否已纳入收益曲线？

适用边界

连续可微模型近似离散实现，且性能曲线要反映迁移代价；共享带宽、并发重叠或工作负载变化可能破坏简化模型。需重新拟合而非机械套用面积比例。

建议诊断 · 编辑提炼

测每个程序段的时间和不同资源配置的收益曲线；对离散面积、任务占比及共享带宽做敏感性分析。

架构挑战者 · 异构资源的边际收益

同一单位面积给哪个单元能减少最多整任务时间？

技能：A1 假设挑战 A2 交叉条件 A3 瓶颈识别 A8 软硬件边界

变量与比较边界
ti：参考执行时间；fi(ai)：分配 ai 面积后的相对时间；A：总面积。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：在论文明确假设下，min Σti fi(ai)，约束 Σai≤A；边界点与离散配置需单独求解。
交叉条件
将面积从边际收益较低处移向较高处，直到约束或边际平衡。
最强反例
某单元峰值很高却很少被调用，继续加面积几乎不改善整体。
生产验证
测每个程序段的时间和不同资源配置的收益曲线；对离散面积、任务占比及共享带宽做敏感性分析。
跨领域迁移
用于加速器组合和芯粒分配时把通信、静态功耗与任务分布纳入。

已核验来源与证据范围

  1. ACM and IEEE Computer Society Honor Uri Weiser with 2016 Eckert–Mauchly Award

    ACM / IEEE Computer Society · 2016-05-18 · 官方获奖理由；获奖理由与贡献说明。官方索引核验公告正文；证据：强；用途：关键贡献、机制与归属。

  2. MultiAmdahl: How Should I Divide My Heterogeneous Chip?

    Tsahee Zidenberg; Isaac Keslassy; Uri Weiser · 2012 年论文的扩展稿（所读稿件未标具体日期） · 论文全文；§3–4.1，PDF pp.3–6；约束优化、式(8)与近似边界。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. IEEE：Weiser 的架构工作2016 · 处理器、多媒体与非对称架构
  2. ACM：2016 获奖说明公开贡献说明
  3. MultiAmdahl: How Should I Divide My Heterogeneous Chip?2012 年论文的扩展稿（所读稿件未标具体日期） · 论文全文 · §3–4.1，PDF pp.3–6；约束优化、式(8)与近似边界

相关短文：核心与工作匹配 执行路径与整体服务

回到人物名单
45 · 工业微架构与可交付的设计

Robert P. Colwell

主领域：CPU 微架构与工业实现

领导把高性能乱序微架构落实到 x86 产品，并以真实代码的依赖分析检验 RISC/CISC 争论。

最重要贡献

  • 2005 年官方理由认可改变产业的微架构设计实现，以及对 RISC/CISC 讨论的贡献。
  • P6 团队用数据流分析估计 x86 的可用并行，逐步加入资源限制，支撑乱序执行方案选择。

ACM/IEEE CS Eckert–Mauchly Award · 2005：在改变产业的微架构设计与实现上取得突出成就，并对 RISC/CISC 架构讨论作出重要贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本人 2009 年口述史区分了 Colwell、Dave Papworth、Glenn Hinton 等人的工作；他领导架构并参与分析，不是乱序执行概念的唯一发明者。

机制与核心论证 · 编辑解读

分析先放宽功能单元等限制，识别真实依赖造成的上界，再回到可实现配置观察瓶颈迁移。P6 把 x86 指令转为内部微操作，保持外部指令契约并寻找动态执行机会。

思维方式

  • 用实际代码检验架构标签背后的假设。
  • 在理想上界与可实现资源之间逐步收紧条件。

可复用提问

  • 模型中的并行上界在加入实际资源限制后还剩多少？
  • 尚未出现的兼容问题是否已有针对性验证？

适用边界

理想数据流上界不包含全部时序、访存和实现成本；本人强调没有发现障碍不等于不存在障碍，仍需运行真实软件验证。

建议诊断 · 编辑提炼

先测真实依赖链上界，再逐项加入窗口、功能单元、取指和访存限制；核对微操作与架构指令计数口径。

架构挑战者 · 从理想数据流到产品

模型中的并行上界在加入实际资源限制后还剩多少？

技能：A1 假设挑战 A2 交叉条件 A3 瓶颈识别 A8 软硬件边界

变量与比较边界
Tideal：理想数据流时间；Treal：实现时间；G：Treal−Tideal 的可归因差距。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：Treal≥Tideal；通过逐项加入约束分解 G，避免把理想 IPC 当作承诺。
交叉条件
所选机制须缩小主导差距，并保持时序、功耗及兼容预算。
最强反例
模型忽略取指或内存后显示大量并行，真实处理器却无法供给。
生产验证
先测真实依赖链上界，再逐项加入窗口、功能单元、取指和访存限制；核对微操作与架构指令计数口径。
跨领域迁移
用于新核心或编译调度时同时保留理想基线与真实实现基线。

已核验来源与证据范围

  1. Robert P. Colwell — 2005 Eckert–Mauchly citation

    ACM / IEEE Computer Society · 2005 · 官方获奖理由；对应年份 recipient citation。官方搜索索引取得完整获奖理由；直接获取部分受限；证据：强；用途：奖项、年份与关键贡献定位。

  2. Oral History of Robert P. Colwell

    Robert P. Colwell；采访 Paul N. Edwards · 2009-08-24/25 · 本人访谈文字稿；pp.98–100（P6、数据流分析与合作）；p.125（微操作）。取得访谈正文并读取指定页；未收听录音；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. IEEE：Colwell 的工业架构工作2005 · 微架构设计与实现
  2. Robert P. Colwell — 2005 Eckert–Mauchly citation2005 · 官方获奖理由 · 对应年份 recipient citation
  3. Oral History of Robert P. Colwell2009-08-24/25 · 本人访谈文字稿 · pp.98–100（P6、数据流分析与合作）；p.125（微操作）

相关短文：局部机制与全服务 技术与成品

回到人物名单
46 · 工业 CPU 微架构与跨代 PPA

Mike Clark

主领域：CPU 微架构与工业实现

领导 Zen 核心架构设计，以前端、执行与缓存的协同改进兼顾单线程性能、吞吐和能效。

最重要贡献

  • 初代 Zen 将微操作缓存、更宽执行、两线程 SMT 与缓存改进结合，重建高性能 x86 核心。
  • 与 Brad Cohen、Mahesh Subramony 合作推进 Zen 5，扩大取指和执行能力时同步增强访存供给。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2016 讲义由 Clark 署名；2024 Zen 5 讲义主讲作者为 Cohen、Subramony，明确列 Clark 为合作者。AMD 2026 新闻文字确认其首席架构师身份；未将视频简介当作访谈全文。

机制与核心论证 · 编辑解读

初代 Zen 用 Op Cache 减少重复译码，并让 SMT 利用共享资源。Zen 5 的双取指/译码通路、8 路分派、6 个 ALU 与更宽缓存接口一起调整，说明核心加宽需要供给配合。

思维方式

  • 让前端、执行与数据供给同步扩展。
  • 把功耗作为架构起点，并区分每周期工作量与整机收益。

可复用提问

  • 加宽执行后，前端或缓存能否持续供给？
  • 开启 SMT 后，总吞吐收益是否覆盖单线程延迟损失？

适用边界

两代讲义中的提升比例是 AMD 特定条件下的结果或估计，不能当普适收益。SMT 会争用资源；更宽数据路径也可能受带宽、频率与功耗限制。

建议诊断 · 编辑提炼

固定频率与任务，比较 1T/2T 的完成时间、功耗、前端停顿、缓存带宽及有效退休率；分别施加分支和访存压力。

架构挑战者 · 核心加宽与持续供给

加宽执行后，前端或缓存能否持续供给？

技能：A2 交叉条件 A3 瓶颈识别 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
F：前端供给；E：执行能力；M：访存支持的有效速率；P：功耗。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：有效吞吐受 min(F,E,M) 限制；能效须以完成工作量/P 检查。
交叉条件
扩大 E 仅在供给充足且频率、功耗代价可接受时有效。
最强反例
依赖链或内存带宽主导时，更多 ALU 仍会空闲。
生产验证
固定频率与任务，比较 1T/2T 的完成时间、功耗、前端停顿、缓存带宽及有效退休率；分别施加分支和访存压力。
跨领域迁移
适用于处理器与加速器流水线的资源配比。

已核验来源与证据范围

  1. A New x86 Core Architecture for the Next Generation of Computing

    Mike Clark / AMD · 2016-08-23 · 作者幻灯片；pp.6–15；供给、执行、缓存与 SMT。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

  2. Next Generation “Zen 5” Core

    Brad Cohen; Mahesh Subramony; co-author Mike Clark / AMD · 2024-08 · 作者幻灯片；封面；pp.5–14；双通路、整数、访存及功耗。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. AMD：Zen 架构与 agentic AI 对谈2026-09-23 · Clark 与 Papermaster 对谈
  2. AMD：Zen 架构贡献说明2018 · 工业 CPU 架构背景
  3. A New x86 Core Architecture for the Next Generation of Computing2016-08-23 · 作者幻灯片 · pp.6–15；供给、执行、缓存与 SMT
  4. Next Generation “Zen 5” Core2024-08 · 作者幻灯片 · 封面；pp.5–14；双通路、整数、访存及功耗

相关短文：更多核心与有效服务器 执行机制与全服务

回到人物名单
47 · 寄存器映射与数据搬运消除

Gerard Williams III

主领域：CPU 微架构与工业实现

共同提出用寄存器映射复用消除可预测的数据搬运，并以验证和恢复维持正确性。

最重要贡献

  • 参与 zero-cycle move，将目的寄存器映射至已有源值并管理重复引用。
  • 参与 zero-cycle load，预测 store-load 依赖以复用存储源寄存器，再验证和必要时重放。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项不同专利族均列 Williams 为共同发明人；五人 move 与三人 load 名单分开。此处定位可核验机制，不由职位或专利反推其独自设计 A7、Oryon 或其他核心。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：消除数据搬运把工作转移到映射与验证；收益受可消除比例、预测错误、引用计数和恢复资源约束。

思维方式

  • 本站编辑提炼：将机制、约束和任务结果分别测量。
  • 本站编辑提炼：先核对来源适用范围，再迁移历史经验。

可复用提问

  • 省去的数据搬运是否超过映射与错误恢复成本？

适用边界

zero-cycle 是机制名称，不表示取指、映射和校验无成本；两项专利不证明量产采用或商业性能。

建议诊断 · 编辑提炼

比较开关消除机制时的任务时间、可消除比例、计数资源及重放。

架构挑战者 · 映射消除与恢复

省去的数据搬运是否超过映射与错误恢复成本？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A10 产品判断

变量与比较边界
可消除比例、预测准确率、引用计数、恢复延迟。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：仅当机制节省超过新增协调、资源与恢复成本，才有净收益。
交叉条件
固定功能正确性与资源预算后，完整任务指标改善。
最强反例
预测错误或映射资源耗尽，使消除收益被重放抵消。
生产验证
比较开关消除机制时的任务时间、可消除比例、计数资源及重放。
跨领域迁移
用于提出待测假设；不能直接转写为作者定律或产品收益。

已核验来源与证据范围

  1. Zero cycle move — US20130275720A1

    James B. Keller; John H. Mylius; Conrado Blasco-Allue; Gerard R. Williams III; Suparn Vats · 2013-10-17（公开）；2012-04-16（申请） · 专利说明书全文；发明人/Apple 转让记录；Summary；Figs.5–11 的重命名、重复计数和退休。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：五人共同披露的具体机制；不推断在 A7 或 Zen 上落地。

  2. Zero cycle load

    Gerard R. Williams III; John H. Mylius; Conrade Blasco-Allue（原记录拼写） · 2013-12-19 · 专利说明书全文；Summary 与 Description：RAW 预测、物理寄存器复用、校验和重放。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：三人共同披露；与 zero-cycle move 为不同专利族。

保留的代表来源
  1. Qualcomm Oryon：本人公开文章代表性原始资料 · 阅读核对 2026-10-05
  2. Zero cycle move — US20130275720A12013-10-17（公开）；2012-04-16（申请） · 发明人/Apple 转让记录；Summary；Figs.5–11 的重命名、重复计数和退休
  3. Zero cycle load2013-12-19 · Summary 与 Description：RAW 预测、物理寄存器复用、校验和重放

相关短文：核心与有效吞吐 设施电力约束

回到人物名单
48 · SoC 带宽与内存功率反馈

Manu Gulati

主领域：CPU 微架构与工业实现 · 关联领域：GPU、AI 与专用加速

共同发展 SoC 带宽反馈和内存性能状态控制，将数据供给与功耗动态协调。

最重要贡献

  • 参与基于性能/队列指标的 fabric 限流与滞回控制。
  • 参与按流量和队列状态降低内存时钟、在需求或控制事件下退出的机制。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项专利分别为四人和十人合作；支持 Gulati 的具体共同技术参与，不支持将某代 Apple A 系列或整个平台写为个人独作。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：动态降速需要足够稳定的低负载窗口；能量收益要扣除切换、滞回等待和突发流量的延迟代价。

思维方式

  • 本站编辑提炼：将机制、约束和任务结果分别测量。
  • 本站编辑提炼：先核对来源适用范围，再迁移历史经验。

可复用提问

  • 降速和限流在突发负载下是否仍满足延迟约束？

适用边界

专利没有建立特定产品采用或净节能的证据；限流会影响服务质量，控制器局部最优不等于整机最优。

建议诊断 · 编辑提炼

固定负载分布，测功耗、尾延迟、切换频率与恢复时间。

架构挑战者 · 带宽反馈与服务质量

降速和限流在突发负载下是否仍满足延迟约束？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
队列深度、流量窗口、控制阈值、滞回和切换代价。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：仅当机制节省超过新增协调、资源与恢复成本，才有净收益。
交叉条件
固定功能正确性与资源预算后，完整任务指标改善。
最强反例
短暂空闲触发降速，随后的突发流量造成尾延迟恶化。
生产验证
固定负载分布，测功耗、尾延迟、切换频率与恢复时间。
跨领域迁移
用于提出待测假设；不能直接转写为作者定律或产品收益。

已核验来源与证据范围

  1. Bandwidth Management

    Gurjeet S. Saund; James B. Keller; Manu Gulati; Sukalpa Biswas · 2014-03-27 · 专利说明书全文；Description/Fig.1：阈值控制器、队列指标、fabric 限流与滞回。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：四人共同披露；不把整体 SoC 归于一人。

  2. Systems and methods for dynamically switching memory performance states

    Robert E. Jeter; Liang Deng; Kai Lun Hsiung; Manu Gulati; Rakesh L. Notani; Sukalpa Biswas; Venkata Ramana Malladi; Gregory S. Mathews; Enming Zheng; Fabien S. Faure · 2019-01-08 · 专利说明书全文；Description/Figs.2–3：流量窗口、队列、时钟分频及退出条件。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：十人共同披露；与 Bandwidth Management 为不同专利族。

保留的代表来源
  1. 本人公开架构与经历介绍代表性原始资料 · 阅读核对 2026-10-05
  2. Bandwidth Management2014-03-27 · Description/Fig.1：阈值控制器、队列指标、fabric 限流与滞回
  3. Systems and methods for dynamically switching memory performance states2019-01-08 · Description/Figs.2–3：流量窗口、队列、时钟分频及退出条件

相关短文：局部加速与完整服务 核心与有效吞吐

回到人物名单
49 · 异构执行与迁移边界

Peter Greenhalgh

主领域：CPU 微架构与工业实现 · 关联领域：物理实现、能效与能源边界

领导 big.LITTLE 与 Cortex-A53 开发，让不同能效的兼容核心按任务需求协同工作。

最重要贡献

  • 2014 年 BEEA 获奖说明认可其领导 big.LITTLE 和 Cortex-A53 从设计到验证、实现的工作。
  • big.LITTLE 将相同架构语义、不同微架构取舍的核心通过一致性互连连接，扩展单一核心 DVFS 的适用范围。

British Engineering Excellence Awards — Design Engineer of the Year（联合获奖） · 2014：领导 big.LITTLE 与 Cortex-A53 的设计、验证和实现，推进低功耗处理器产品开发。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

官方获奖册明确这是 Greenhalgh 领导团队的成果，非个人独造全部 IP。白皮书署名本人；所读副本封面为 2011 年 9 月，内页版权标注 2013，按带后续修订痕迹版本记录。

机制与核心论证 · 编辑解读

A15/A7 保持指令语义兼容，一致性互连及可迁移中断支持状态交接；软件可在大小核间迁移，也可同时调度不同线程。小核满足时限时保留任务，超出能力时使用大核。

思维方式

  • 按任务时限与能耗选择核心。
  • 把状态迁移、缓存和中断作为完整切换路径评估。

可复用提问

  • 小核能否满足响应时限，且节省的能量足以支付迁移成本？
  • 切换频率和缓存预热是否导致反复迁移？

适用边界

迁移、缓存预热与漏电均有成本；短暂负载波动可能抵消节能。白皮书的迁移时延是当时系统设计目标，不是所有 big.LITTLE 的实测常数。

建议诊断 · 编辑提炼

回放负载突发与空闲间隔，测任务时限、迁移耗时、缓存预热和整机能量；加入短周期波动作为反例。

架构挑战者 · 异构核心的迁移盈亏

小核能否满足响应时限，且节省的能量足以支付迁移成本？

技能：A2 交叉条件 A4 局部性推理 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
E大/E小：完成同任务能量；E迁：迁移及预热能量；T小：小核完成时间；D：截止时间。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：选择小核需同时满足 T小≤D 且 E大−E小>E迁。
交叉条件
可节省能量覆盖切换成本且时限允许时，迁移才有意义。
最强反例
短突发频繁切换可能比持续留在大核更耗能。
生产验证
回放负载突发与空闲间隔，测任务时限、迁移耗时、缓存预热和整机能量；加入短周期波动作为反例。
跨领域迁移
用于 CPU/GPU 任务放置时同样计入数据搬运。

已核验来源与证据范围

  1. British Engineering Excellence Awards 2014 — Winners

    BEEA / Findlay Media · 2014-10-09 · 官方获奖理由；印刷 p.27：Design Engineer of the Year；p.3 联合获奖说明。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

  2. big.LITTLE Processing with ARM Cortex-A15 & Cortex-A7

    Peter Greenhalgh / ARM · 封面 2011-09；所读版本内页版权 2013 · 作者技术文章；pp.2–8；处理器、任务迁移、MP 与软件。取得署名 ARM 白皮书完整 8 页镜像；版本日期差异已注明；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. 共同发明专利：处理资源迁移代表性原始资料 · 阅读核对 2026-10-05
  2. British Engineering Excellence Awards 2014 — Winners2014-10-09 · 官方获奖理由 · 印刷 p.27：Design Engineer of the Year；p.3 联合获奖说明
  3. big.LITTLE Processing with ARM Cortex-A15 & Cortex-A7封面 2011-09；所读版本内页版权 2013 · 作者技术文章 · pp.2–8；处理器、任务迁移、MP 与软件

相关短文：会话与放置 核心与有效吞吐

回到人物名单
50 · 产品路线、PPA 与跨代交付

Mark Papermaster

主领域：CPU 微架构与工业实现 · 关联领域：基础方法、ISA 与系统抽象

以异构共享与模块化分区组织处理器平台演进，协调计算、I/O、工艺和功率约束。

最重要贡献

  • 2012 演讲阐释 HSA 的共享地址/一致性以及 CPU、GPU 的功率协调。
  • 2018 演讲解释 Rome 将 7 nm 计算 chiplet 与 14 nm 中央 I/O 分开。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两次本人演示支撑技术路线阐释和领导角色；它们不证明 Papermaster 独自发明 Zen、HSA 或 Infinity Fabric。2018 正文由 AMD 官方 SlideShare 账号保存，失效的旧 PDF 链接不计第二证据。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：不同模块的缩放收益不同，分区可以分别选择工艺；还需计入跨芯粒延迟、封装成本和软件放置。

思维方式

  • 将架构机制与客户负载连接。
  • 共同评价性能、频率、面积与功耗。
  • 考察工艺和平台的约束。
  • 检查跨代验证和交付影响。

可复用提问

  • 一个机制的即时收益是否值得其跨代平台成本？
  • 工艺和封装改变哪些边界？
  • 什么改动会破坏产品交付？

适用边界

路线说明和厂商模拟不能代替独立产品测量；演讲者的组织职责与各模块设计团队贡献分开。

建议诊断 · 编辑提炼

在匹配预算下进行机制消融，加入验证范围、软件兼容、封装和交付敏感性。

架构挑战者 · 路线与交付挑战

一个机制的即时收益是否值得其跨代平台成本？

技能：A7 PPA 与完整成本 A8 软硬件边界 A10 产品判断

变量与比较边界
K：研发验证及迁移投入；s：单位交付产品净价值；N：实际交付数。
条件性模型 · 编辑提炼
简化回收条件 N s > K，另列交付和兼容硬门槛。
交叉条件
s>0 且 N>K/s；延期或组合损失会移动边界。
最强反例
局部性能收益增加验证负担并错过产品窗口。
生产验证
在匹配预算下进行机制消融，加入验证范围、软件兼容、封装和交付敏感性。
跨领域迁移
迁移到 chiplet 或 accelerator 产品路线。

已核验来源与证据范围

  1. The Surround Computing Era

    Mark Papermaster / AMD · 2012-08-28 · 作者幻灯片；slides 8–19：HSA、Steamroller 译码、功率协调。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：CTO 的技术路线与团队机制说明；不是所有机制的个人发明证明。

  2. AMD Next Horizon — Mark Papermaster section

    Mark Papermaster；AMD 官方账号发布的联合演示 · 2018-11-06 · 作者幻灯片；slide 27 身份；slides 39–43 核心变化、Naples 与 Rome 分区。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：仅使用 Papermaster 分段，其他演讲者的材料不归入其个人作品。

保留的代表来源
  1. AMD：与 Clark 的公开架构对谈代表性原始资料 · 阅读核对 2026-10-05
  2. The Surround Computing Era2012-08-28 · slides 8–19：HSA、Steamroller 译码、功率协调
  3. AMD Next Horizon — Mark Papermaster section2018-11-06 · slide 27 身份；slides 39–43 核心变化、Naples 与 Rome 分区

相关短文：芯粒与成品经济性 核心与有效吞吐

回到人物名单
51 · ISA 与高频微架构协同

Rich Witek

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

与 Richard Sites 共同设计 Alpha AXP，用显式依赖与较少隐藏状态支持高速、多发射和多处理器实现。

最重要贡献

  • 共同建立完整 64 位的 Alpha 架构与参考规范，减少束缚未来流水线的隐含机器资源。
  • 以显式内存屏障和异常屏障把部分顺序要求交给软件表达，让实现有更大的调度空间。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Sites 的 1992 年论文明确称 Witek 为共同架构师；1995 年手册共同署名并列贡献作者。因此可确认共同设计，不能进一步臆定每条指令由谁个人提出。

机制与核心论证 · 编辑解读

手册允许不同地址的访问在其他处理器看来乱序完成，MB 恢复所需次序。早期算术异常可延后报告，软件在需要的位置使用屏障；这些选择减少硬件对所有操作强制顺序的约束。

思维方式

  • 区分语义必须的顺序和实现偶然产生的顺序。
  • 把硬件简化与软件屏障成本一起评估。

可复用提问

  • 少掉的隐含依赖是否真能换成更高频率或更多有效并行？
  • 显式屏障的频率和代价是否抵消了实现自由度？

适用边界

屏障不是免费的性能加速器；手册明确 MB 保证顺序而不必加快访问。讨论限于所读早期 Alpha 版本，不把其指令限制推广到所有后续扩展。

建议诊断 · 编辑提炼

检查并发 litmus、屏障密度和异常精度需求；在同任务下同时报告频率、退休 IPC 与总时间。

架构挑战者 · ISA 与高频微架构协同挑战

少掉的隐含依赖是否真能换成更高频率或更多有效并行？

技能：A2 交叉条件 A3 瓶颈识别 A8 软硬件边界

变量与比较边界
N：指令数；IPC：指令/周期；f：Hz；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T=N/(IPC×f)，加入未包含在 IPC 中的外围服务时间。
交叉条件
IPC_new/IPC_old > f_old/f_new 才抵消降频，且同一任务。
最强反例
宽度增加造成旁路延迟、功耗和缓存供给瓶颈。
生产验证
检查并发 litmus、屏障密度和异常精度需求；在同任务下同时报告频率、退休 IPC 与总时间。
跨领域迁移
迁移到宽 GPU 调度器与频率取舍。

已核验来源与证据范围

  1. Alpha AXP Architecture

    Richard L. Sites · 1992 · 论文全文；Digital Technical Journal 4(4)；§4–5 设计选择、§14 Acknowledgments。取得署名论文全文转录；核验技术段及 Witek 共同架构师说明；证据：强；用途：关键贡献、机制与归属。

  2. Alpha AXP Architecture Reference Manual, Second Edition

    Richard L. Sites; Richard T. Witek；多位贡献作者 · 1995 · 技术专著全文；Part I：概览 PDF p.29；指令格式 p.31；算术异常 p.130；MB p.191。已取得手册正文并读取指定章节；证据：强；用途：规范语义、取舍及共同作者归属。

保留的代表来源
  1. Sites 与 Witek：Alpha AXP Architecture Reference Manual代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. Alpha AXP Architecture1992 · 论文全文 · Digital Technical Journal 4(4)；§4–5 设计选择、§14 Acknowledgments

相关短文：核心数与资源预算

回到人物名单
52 · 超标量执行与供给链

John Edmondson

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

领导 Alpha 21164 架构团队协调四发射与缓存供给，并共同提出按取指组进行多分支预测的机制。

最重要贡献

  • Alpha 21164 合作论文将四发射、整数/浮点管线、非阻塞访存和片上二级缓存作为整体组织。
  • 与 Glenn P. Giacalone 共同披露 group global history，使一组分支预测可由单次预测阵列读取产生。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

DEC 同卷作者简介明确 Edmondson 是 21164 设计团队的架构负责人，正文署名包含各单元合作者。2001 专利是后来的独立作品，不能据此声称 21164 已采用该预测器。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：发射宽度需要足够正确取指和数据供给。组历史减少串行预测依赖，但历史压缩、别名和恢复策略仍可能改变准确率。

思维方式

  • 发射能力只有得到前端、缓存与寄存器通路供给才有价值。
  • 先固定任务、正确性与资源边界，再判断 超标量执行与供给链 的收益。
  • 把新增负担显式放入比较：依赖链或指令缓存失配使执行宽度空闲。

可复用提问

  • 四发射机器增加两个执行单元，为何吞吐可能几乎不变？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

两项作品支持不同年代的贡献，不能拼成同一产品配置。专利没有提供现代工作负载的准确率或能效保证；团队负责人不等于全部功能单元的独立设计者。

建议诊断 · 编辑提炼

做执行宽度与缓存供给独立消融，归因空槽和依赖等待；失配主导则否定扩宽。

架构挑战者 · 超标量执行与供给链挑战

四发射机器增加两个执行单元，为何吞吐可能几乎不变？

技能：A3 瓶颈识别 A4 局部性推理 A9 工作负载先行

变量与比较边界
r_fe/r_ex/r_mem：前端、执行、存储可持续指令/周期；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
可持续 IPC≤min(r_fe,r_ex,r_mem)，依赖限制还会压低上界。
交叉条件
只有执行资源绑定时增加 r_ex 才可能提高有效 IPC。
最强反例
依赖链或指令缓存失配使执行宽度空闲。
生产验证
做执行宽度与缓存供给独立消融，归因空槽和依赖等待；失配主导则否定扩宽。
跨领域迁移
迁移到增加 GPU SM 但显存带宽固定。

已核验来源与证据范围

  1. Internal Organization of the Alpha 21164, a 300-MHz 64-bit Quad-issue CMOS RISC Microprocessor

    John H. Edmondson; Paul I. Rubinfeld; Peter J. Bannon; Bradley J. Benschneider; Debra Bernstein; Ruben W. Castelino; Elizabeth M. Cooper; Daniel E. Dever; Dale R. Donchin; Timothy C. Fischer; Anil K. Jain; Shekhar Mehta; Jeanne E. Meyer; Ronald P. Preston; Vidya Rajagopalan; Chandrasekhara Somanathan; Scott A. Taylor; Gilbert M. Wolrich · 1995 · 论文全文；印刷 p.119 起（PDF p.121 起），Overview、Internal Organization、Instruction Unit；同卷 Edmondson 作者简介。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：合作论文与架构团队负责人归属；独立于后来专利。

  2. Method and apparatus for predicting multiple conditional branches — US6272624B1

    Glenn P. Giacalone; John H. Edmondson · 2001-08-07（公开） · 专利说明书全文；Summary of the invention；group global history 与单读端口的并行预测；claims 20–26。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：共同发明的前端机制；不据此反推 Alpha 21164 的具体实现。

保留的代表来源
  1. Digital Technical Journal：Alpha 21164 合作论文代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. Method and apparatus for predicting multiple conditional branches — US6272624B12001-08-07（公开） · Summary of the invention；group global history 与单读端口的并行预测；claims 20–26

相关短文：核心数与资源预算

回到人物名单
53 · 兼容 ISA 下的实现重组

Dirk Meyer

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

跨 Alpha 与 x86 的工业设计贡献，以 K7 团队工作展示复杂 ISA 如何通过译码和乱序执行追求高性能。

最重要贡献

  • 2003 Maurice Wilkes Award 官方理由定位于 Alpha 与 x86 处理器架构。
  • K7 以译码、宽乱序调度、整数/浮点执行和缓存供给协同实现高性能 x86。

ACM SIGARCH Maurice Wilkes Award · 2003：在 Alpha 和 x86 处理器设计中作出重要架构贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

官方理由跨两种架构；本次机制只用署名 K7 论文核验，不由该论文反推个人在 Alpha 各模块的具体职责。Meyer 与 Golden、Weber 等共同署名。

机制与核心论证 · 编辑解读

1999 论文描述三路译码/提交、推测与乱序执行、执行资源和实现约束；突破在保持 x86 软件语义的同时重组内部工作流。本文不把多位作者完成的所有单元划归 Meyer。

思维方式

  • 沿译码、就绪、执行、提交的链条定位限制宽度利用率的阶段。
  • 增宽后增加了真正就绪的工作，还是只增加队列和控制成本？

可复用提问

  • 增宽后增加了真正就绪的工作，还是只增加队列和控制成本？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

宽度、窗口和频率不是独立收益；复杂译码、依赖链和存储供给会限制利用率。模拟或特定设计数字不能直接用于现代处理器排序。

建议诊断 · 编辑提炼

围绕“增宽后增加了真正就绪的工作，还是只增加队列和控制成本？”测量下列变量：就绪指令数、发射/提交宽度、译码供给、暴露访存等待。 将假设与结果分别记录。

架构挑战者 · 译码供给与乱序利用率

增宽后增加了真正就绪的工作，还是只增加队列和控制成本？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
就绪指令数、发射/提交宽度、译码供给、暴露访存等待。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：有效提交率≤min(译码供给,就绪工作,执行容量,提交容量)；仅为诊断上界。
交叉条件
当前瓶颈得到解除且时序/功耗成本未抵消收益。
最强反例
依赖或缓存缺失主导，增宽几乎没有净收益。
生产验证
围绕“增宽后增加了真正就绪的工作，还是只增加队列和控制成本？”测量下列变量：就绪指令数、发射/提交宽度、译码供给、暴露访存等待。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. ACM SIGARCH Maurice Wilkes Award recipient list

    ACM SIGARCH · 2003 · 官方获奖理由；2003 · Dirk Meyer。正文已获取并核验；证据：强；用途：贡献定位。

  2. A Seventh-Generation x86 Microprocessor

    Michael Golden; Steve Hesley; Alisa Scherer; Matthew Crowley; Scott C. Johnson; Stephan Meier; Dirk Meyer; Jerry D. Moench; Stuart Oberman; Hamid Partovi; Fred Weber; Scott White; Tim Wood; John Yong · 1999-11 · 论文全文；IEEE JSSC 34(11), pp.1466–1477；作者上传全文。正文已获取并核验；证据：强；用途：机制与归属。

保留的代表来源
  1. A Seventh-Generation x86 Microprocessor：作者提供的合作论文代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. ACM SIGARCH Maurice Wilkes Award recipient list2003 · 官方获奖理由 · 2003 · Dirk Meyer

相关短文：核心数与资源预算

回到人物名单
54 · 核心、内存与系统通路

Fred Weber

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

共同领导 K7 开发，并参与将 x86 译码、乱序执行和地址转换时序作为整体实现问题。

最重要贡献

  • 合著 K7 论文，说明直接译码与微码路径、宏操作和执行单元组织。
  • 共同披露把分页模式选择与地址屏蔽移出缓存关键路径的转换机制。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

K7 论文作者简介明确 Weber 为开发共同负责人；十四人合著与六人专利名单分别保留。不能将 K7 团队设计或专利中的所有单元写成其独作。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：兼容 ISA 的性能取决于内部表示和访存时序；移出关键路径不代表消除工作，需核对缺失服务与异常路径的代价。

思维方式

  • 将执行能力和内存访问组织作为联合设计问题。
  • 先固定任务、正确性与资源边界，再判断 核心、内存与系统通路 的收益。
  • 把新增负担显式放入比较：更多本地通路增加控制、布线和一致性开销。

可复用提问

  • 快核心的收益被远端内存吞掉时，应该继续提高频率还是重画内存边界？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

两项作品不能拼接成同一量产配置；专利披露不证明采用或净收益。

建议诊断 · 编辑提炼

固定线程放置，改变内存位置与频率，分离可重叠和暴露等待。

架构挑战者 · 核心、内存与系统通路挑战

快核心的收益被远端内存吞掉时，应该继续提高频率还是重画内存边界？

技能：A3 瓶颈识别 A4 局部性推理 A6 规模扩展

变量与比较边界
T_cpu：计算秒；T_mem：暴露访存秒；K：组织新增秒；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
T=T_cpu+T_mem，避免把已重叠访存重复相加。
交叉条件
减少 T_mem 的收益需大于 K；与降低 T_cpu 的替代方案比较。
最强反例
更多本地通路增加控制、布线和一致性开销。
生产验证
固定线程放置，改变内存位置与频率，分离可重叠和暴露等待。
跨领域迁移
迁移到 chiplet NUMA 与 HBM 放置。

已核验来源与证据范围

  1. A seventh-generation x86 microprocessor

    Michael Golden; Steve Hesley; Alisa Scherer; Matthew Crowley; Scott C. Johnson; Stephan Meier; Dirk Meyer; Jerry D. Moench; Stuart Oberman; Hamid Partovi; Fred Weber; Scott White; Tim Wood; John Yong · 1999-11 · 论文全文；JSSC 34(11), pp.1466–1477，§II 微架构；Weber 作者简介。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：共同署名作品；不证明个人独占贡献。

  2. Computer system including a novel address translation mechanism

    Gerald D. Zuraski Jr.; Frederick D. Weber; William A. Hughes; William K. Lewchuk; Scott A. White; Michael T. Clark · 2002-09-03 · 专利说明书全文；Summary；Figs.1–2，BIU 转换和 TLB。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：六人共同披露；不据此断言 K7 采用该专利。

保留的代表来源
  1. A Seventh-Generation x86 Microprocessor：作者提供的合作论文代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. Computer system including a novel address translation mechanism2002-09-03 · Summary；Figs.1–2，BIU 转换和 TLB

相关短文：核心数与资源预算

回到人物名单
55 · 流水深度、预测与恢复

Glenn Hinton

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

在 Pentium 4 中以深流水线、译码后 trace cache 和高速执行路径追求可实现的高频性能。

最重要贡献

  • 2002 Maurice Wilkes Award 官方理由明确表彰 Pentium 4 设计与其他微架构贡献。
  • 团队用 trace cache 存放已译码微操作，降低重复译码压力；深流水线与快速执行路径服务于高频设计。

ACM SIGARCH Maurice Wilkes Award · 2002：因 Pentium 4 微处理器设计及其他微架构贡献获奖。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Intel 微架构研究与工业实现轨迹；2001 原文由 Hinton、Sager、Upton、Boggs、Carmean、Kyker、Roussel 七人合著，不能将 NetBurst 全部实现归为其个人独有。

机制与核心论证 · 编辑解读

原文把高频目标与流水线、取指供给、分支和执行机制相互关联。trace cache 避免每次重新译码，但深流水线使分支恢复成本更重要；频率收益须乘上每周期有效工作。

思维方式

  • 将频率提升与 CPI、分支恢复及功率一起比较。
  • 频率增加后，CPI 和功耗的代价是否仍允许任务变快？

可复用提问

  • 频率增加后，CPI 和功耗的代价是否仍允许任务变快？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

频率不能代替任务吞吐；分支差、供给不足或功耗约束会抵消高频收益。此处解释当年设计，不用后见之明宣称所有深流水线必然失败。

建议诊断 · 编辑提炼

围绕“频率增加后，CPI 和功耗的代价是否仍允许任务变快？”测量下列变量：旧/新频率 F₀,F₁；CPI₀,CPI₁；相同任务指令数和功耗预算。 将假设与结果分别记录。

架构挑战者 · 频率、CPI 与功耗

频率增加后，CPI 和功耗的代价是否仍允许任务变快？

技能：A2 交叉条件 A3 瓶颈识别 A7 PPA 与完整成本

变量与比较边界
旧/新频率 F₀,F₁；CPI₀,CPI₁；相同任务指令数和功耗预算。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：固定指令数时加速比=(F₁/F₀)·(CPI₀/CPI₁)；指令流改变须重算。
交叉条件
频率倍率大于 CPI 倍率，且功耗和散热可交付。
最强反例
频率提升被错预测恢复与存储等待完全抵消。
生产验证
围绕“频率增加后，CPI 和功耗的代价是否仍允许任务变快？”测量下列变量：旧/新频率 F₀,F₁；CPI₀,CPI₁；相同任务指令数和功耗预算。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. ACM SIGARCH Maurice Wilkes Award recipient list

    ACM SIGARCH · 2002 · 官方获奖理由；2002 · Glenn Hinton。正文已获取并核验；证据：强；用途：贡献定位。

  2. The Microarchitecture of the Pentium 4 Processor

    Glenn Hinton; Dave Sager; Mike Upton; Darrell Boggs; Doug Carmean; Alan Kyker; Patrice Roussel · 2001-Q1 · 论文全文；Intel Technology Journal，合订 PDF pp.16–28。正文已获取并核验；证据：强；用途：机制与归属。

保留的代表来源
  1. Intel Technology Journal：Pentium 4 微架构合作论文代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. ACM SIGARCH Maurice Wilkes Award recipient list2002 · 官方获奖理由 · 2002 · Glenn Hinton

相关短文：核心数与资源预算

回到人物名单
56 · 乱序执行的可交付实现

David Papworth

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

以工作负载模拟调优 Pentium Pro 的实现参数，并参与兼容式地址扩展机制。

最重要贡献

  • 记录 P6 从初始设计到产品在译码宽度、流水级和缓存容量上的联合调整。
  • 共同披露通过扩展地址和页表形式增加寻址能力的方案。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1996 技术文章由 Papworth 署名，描述的是整个 P6 团队调优过程；地址扩展专利为五人共同作品，年代和产品采用范围另行区分。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：更宽和更大不是单调收益；应在相同工艺与时钟约束下评估前端、缓存、分支恢复的联合效果。

思维方式

  • 将依赖调度、重命名和精确提交组织成可实现的执行引擎。
  • 先固定任务、正确性与资源边界，再判断 乱序执行的可交付实现 的收益。
  • 把新增负担显式放入比较：串行指针链扩大窗口也无法增加 MLP。

可复用提问

  • 扩大乱序窗口能隐藏多少等待，何时只增加唤醒与选择成本？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

不把专利方案反推为 Pentium Pro 的量产配置；参数演进是历史设计过程，不构成现代核心的通用最优值。

建议诊断 · 编辑提炼

扫窗口和调度复杂度，测关键依赖、访存并行及有效性能/瓦。

架构挑战者 · 乱序执行的可交付实现挑战

扩大乱序窗口能隐藏多少等待，何时只增加唤醒与选择成本？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
W：窗口条目；MLP：并行访存；L：周期；C_sched：调度成本；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
比较有效重叠增加减少的暴露周期与时序、功耗及面积新增负担。
交叉条件
窗口收益需在同功率同频率实现中大于调度代价；无可重叠工作时收益为零。
最强反例
串行指针链扩大窗口也无法增加 MLP。
生产验证
扫窗口和调度复杂度，测关键依赖、访存并行及有效性能/瓦。
跨领域迁移
迁移到 GPU 活跃 warp 数与寄存器压力。

已核验来源与证据范围

  1. Tuning the Pentium Pro Microarchitecture

    David B. Papworth · 1996-04 · 论文全文；IEEE Micro 16(2), pp.8–15；设计参数演进、trace simulation。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：共同署名作品；不证明个人独占贡献。

  2. Linear address extension and mapping to physical memory using 4 and 8 byte page table entries in a 32 bit microprocessor

    Shahrokh Shahidzadeh; Bryant E. Bigbee; David B. Papworth; Frank Binns; Robert P. Colwell · 2002-02-19 · 专利说明书全文；Description：LAE、Figs.11–14 分页映射。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：五人共同披露的地址扩展方案；不等同 AMD64 或已交付 P6 功能。

保留的代表来源
  1. ACM：David Papworth 的 P6 与 VLIW 贡献代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. Tuning the Pentium Pro Microarchitecture1996-04 · IEEE Micro 16(2), pp.8–15；设计参数演进、trace simulation
  3. Linear address extension and mapping to physical memory using 4 and 8 byte page table entries in a 32 bit microprocessor2002-02-19 · Description：LAE、Figs.11–14 分页映射

相关短文：核心数与资源预算

回到人物名单
57 · 超标量产品与实现约束

Donald Alpert

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

参与兼容处理器的流水与超标量实现，并把软件安装基础纳入架构可交付性的判断。

最重要贡献

  • 在 NS32532 架构与 Swordfish 技术中处理多种负载、兼容性和并行执行。
  • 技术回顾解释双槽部分译码缓存及并行标志，口述史补充软件生态约束。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

CHM 参与者确认 Alpert 的 32532 架构职责；技术回顾保留 Intrater、Talmudi 等人的工作引注。个人角色不等于独自完成 Swordfish 或 Pentium 全部设计。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：预译码可把前端工作提前，但增加缓存表示成本；技术价值还须穿过兼容软件和客户迁移门槛。

思维方式

  • 把并行执行的收益放回时序、兼容性与完整产品边界。
  • 先固定任务、正确性与资源边界，再判断 超标量产品与实现约束 的收益。
  • 把新增负担显式放入比较：频繁依赖或无法配对指令使峰值发射率没有用户价值。

可复用提问

  • 双发射使合成测试更快，但客户应用提升很小：这还是值得交付的产品吗？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

回顾不证明“首款”排名或通用性能优势；未获得正文的 Pentium 论文不计入本次双来源门槛。

建议诊断 · 编辑提炼

回放实际二进制，记录有效配对、频率和兼容回归；不以峰值宣称通用收益。

架构挑战者 · 超标量产品与实现约束挑战

双发射使合成测试更快，但客户应用提升很小：这还是值得交付的产品吗？

技能：A7 PPA 与完整成本 A8 软硬件边界 A10 产品判断

变量与比较边界
g_i：各负载收益；w_i：客户占比；K：新增验证与实现投入；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
固定客户任务组合，比较 Σw_i T_i 与部署和验证总成本。
交叉条件
可兑现的任务收益覆盖开发、兼容与平台代价才进入交付。
最强反例
频繁依赖或无法配对指令使峰值发射率没有用户价值。
生产验证
回放实际二进制，记录有效配对、频率和兼容回归；不以峰值宣称通用收益。
跨领域迁移
迁移到向量扩展 SKU 的客户选择。

已核验来源与证据范围

  1. Technical Highlights — Swordfish and Pentium

    Donald Alpert / Camelback Computer Architecture · 网页未标发布日期；2026-10-06 核验 · 作者技术文章；Swordfish：Key Features；Pentium：Background 与团队经历。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：本人技术回顾，含对原始技术材料的明确引注；不把嵌引材料另算第三作品。

  2. Oral History Panel on the Development and Promotion of the National Semiconductor 32000 Microprocessor

    Donald Alpert; Subhash Bal; Robert Freund; Giora Yaron；主持 Richard Sanquini · 2008-02-26 · 本人访谈文字稿；pp.13–14，Alpert 的 32532 架构职责；pp.23–24，Swordfish 和软件生态。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：区分各发言者；Alpert 本人回顾与其他参与者角色确认。

保留的代表来源
  1. Donald Alpert：Camelback Computer Architecture代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. Technical Highlights — Swordfish and Pentium网页未标发布日期；2026-10-06 核验 · Swordfish：Key Features；Pentium：Background 与团队经历
  3. Oral History Panel on the Development and Promotion of the National Semiconductor 32000 Microprocessor2008-02-26 · pp.13–14，Alpert 的 32532 架构职责；pp.23–24，Swordfish 和软件生态

相关短文：核心数与资源预算

回到人物名单
58 · 多层并行与推测代价

Marc Tremblay

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

共同发展吞吐计算与硬件 scouting，让多线程扩展同时顾及单线程关键路径。

最重要贡献

  • 与 Chaudhry、Caprioli、Yip 合著分析多核/多线程吞吐和单线程延迟的取舍。
  • 与 Chaudhry 共同披露 scout threading，通过不提交的先行执行发现后续访存。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2005 文章基于 Tremblay 的 ISCA 2004 keynote 并由四人共同署名；文末区分其系统组架构职责与 Chaudhry 的 Rock chief architect 职责。这里只完成吞吐/scouting 贡献，不声称覆盖全部 UltraSPARC、MAJC 或 Rock 成果。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：共享资源下的预执行既能隐藏等待，也会增加竞争。因此延迟缩短与同功耗预算下吞吐提升必须分别验证。

思维方式

  • 并行方式应由任务结构决定，并显式核算推测失效的工作。
  • 先固定任务、正确性与资源边界，再判断 多层并行与推测代价 的收益。
  • 把新增负担显式放入比较：推测失败、共享缓存污染和回滚使多线程更慢。

可复用提问

  • 推测线程减少关键路径，却占用共享缓存：在什么并发度下失去吞吐优势？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

论文中的模拟提升与作者路线设想不等同量产成绩。Scouting 不提交架构结果，不能混同投机多线程的结果提交；共享缓存污染和带宽竞争可能使收益反转。

建议诊断 · 编辑提炼

匹配总资源，扫并发与成功率，记录回滚、缓存干扰与合格任务/s。

架构挑战者 · 多层并行与推测代价挑战

推测线程减少关键路径，却占用共享缓存：在什么并发度下失去吞吐优势？

技能：A2 交叉条件 A6 规模扩展 A8 软硬件边界

变量与比较边界
u：有用工作；s：推测工作；r：成功比例；B：共享预算；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
核算每个完成任务的 u+s 与关键路径节省，分别比较延迟和吞吐。
交叉条件
有效重叠节省需覆盖回滚与竞争；延迟改善不保证同预算 goodput 增加。
最强反例
推测失败、共享缓存污染和回滚使多线程更慢。
生产验证
匹配总资源，扫并发与成功率，记录回滚、缓存干扰与合格任务/s。
跨领域迁移
迁移到 LLM speculative decoding。

已核验来源与证据范围

  1. High-Performance Throughput Computing

    Shailender Chaudhry; Paul Caprioli; Sherman Yip; Marc Tremblay / Sun Microsystems · 2005-05/06 · 论文全文；IEEE Micro pp.32–45；Hardware scout（p.39 起）；末页四位作者职责。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：独立技术论文：机制、模拟条件与团队职责。

  2. Generating prefetches by speculatively executing code through hardware scout threading — US20040133769A1

    Shailender Chaudhry; Marc Tremblay · 2004-07-08（公开） · 专利说明书全文；发明人；Summary [0009]–[0022]；Figs.1–3。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：两人共同披露；预取、影子状态与恢复，不是商品性能证明。

保留的代表来源
  1. Microsoft Research：Marc Tremblay 公开履历代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. High-Performance Throughput Computing2005-05/06 · IEEE Micro pp.32–45；Hardware scout（p.39 起）；末页四位作者职责
  3. Generating prefetches by speculatively executing code through hardware scout threading — US20040133769A12004-07-08（公开） · 发明人；Summary [0009]–[0022]；Figs.1–3

相关短文：核心数与资源预算

回到人物名单
59 · 性能模型与归因

Lieven Eeckhout

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

以区间模拟和多核建模，在可解释性、模拟速度与验证误差之间建立明确取舍。

最重要贡献

  • 2017 Maurice Wilkes Award 官方理由定位于性能分析与建模。
  • 区间模拟用分支和缓存等事件划分执行区间，以分析模型替代部分逐周期核心模拟。
  • Sniper 将这一方法用于多核，并以具体程序和机器检验误差。

ACM SIGARCH Maurice Wilkes Award · 2017：在计算机体系结构性能分析与建模方面作出杰出贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Ghent 团队研究贯穿分析模型与快速模拟；2010 论文由 Genbrugge、Eyerman、Eeckhout 合著，2011 Sniper 由 Carlson、Heirman、Eeckhout 合著。

机制与核心论证 · 编辑解读

区间模拟保留导致性能损失的事件及其相互影响，在区间内用分析模型估计推进速度；Sniper 同时处理多核共享资源。2010 与 2011 论文的参照模型/实机验证不同，不能把两套误差结果混成一个准确率。

思维方式

  • 在目标事件和规模上校准模型，比较方案差距与模型误差。
  • 模型省略的事件会不会改变两个方案的优劣顺序？

可复用提问

  • 模型省略的事件会不会改变两个方案的优劣顺序？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

平均误差不能保证架构排序正确；共享带宽、同步、瞬态和样本外负载需单独检查。更快模型的价值取决于是否保留待研究问题的关键因果。

建议诊断 · 编辑提炼

围绕“模型省略的事件会不会改变两个方案的优劣顺序？”测量下列变量：方案差距 d；各方案误差界 ε；负载/核数/共享资源范围。 将假设与结果分别记录。

架构挑战者 · 模型误差与方案排序

模型省略的事件会不会改变两个方案的优劣顺序？

技能：A1 假设挑战 A2 交叉条件 A9 工作负载先行

变量与比较边界
方案差距 d；各方案误差界 ε；负载/核数/共享资源范围。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：若各方案绝对误差≤ε，则差距 d>2ε 才可在该误差假设下保证排序。
交叉条件
比较差距超过不确定性，并在目标事件与规模上验证。
最强反例
均值误差小，却在带宽饱和场景反转架构排序。
生产验证
围绕“模型省略的事件会不会改变两个方案的优劣顺序？”测量下列变量：方案差距 d；各方案误差界 ε；负载/核数/共享资源范围。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. ACM SIGARCH Maurice Wilkes Award recipient list

    ACM SIGARCH · 2017 · 官方获奖理由；2017 · Lieven Eeckhout。正文已获取并核验；证据：强；用途：贡献定位。

  2. Interval Simulation: Raising the Level of Abstraction in Architectural Simulation

    Davy Genbrugge; Stijn Eyerman; Lieven Eeckhout · 2010 · 论文全文；HPCA 2010；模型、M5 对比与适用条件。正文已获取并核验；证据：强；用途：机制与归属。

  3. Sniper: Exploring the Level of Abstraction for Scalable and Accurate Parallel Multi-Core Simulation

    Trevor E. Carlson; Wim Heirman; Lieven Eeckhout · 2011 · 论文全文；SC 2011；模型与实机验证章节。正文已获取并核验；证据：强；用途：机制与归属。

保留的代表来源
  1. ACM SIGARCH Maurice Wilkes Award：贡献说明代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. ACM SIGARCH Maurice Wilkes Award recipient list2017 · 官方获奖理由 · 2017 · Lieven Eeckhout
  3. Interval Simulation: Raising the Level of Abstraction in Architectural Simulation2010 · 论文全文 · HPCA 2010；模型、M5 对比与适用条件
  4. Sniper: Exploring the Level of Abstraction for Scalable and Accurate Parallel Multi-Core Simulation2011 · 论文全文 · SC 2011；模型与实机验证章节

相关短文：核心数与资源预算

回到人物名单
60 · 程序阶段与代表性评估

Tim Sherwood

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

以程序阶段识别和代表性采样，缩短长程序评估，同时保留可检查的行为差异。

最重要贡献

  • 2016 Maurice Wilkes Award 表彰推进架构建模和安全的新颖程序分析；官方理由范围比 SimPoint 更广。
  • SimPoint 用归一化基本块向量识别相似执行区间，选取代表点并按阶段权重估计全程行为。

ACM SIGARCH Maurice Wilkes Award · 2016：以新颖程序分析推进体系结构建模与安全研究。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Sherwood 与 UCSD 合作者 Perelman、Hamerly、Calder 的 2002 论文是此处机制主证据；不将安全方向的全部贡献浓缩为 SimPoint。

机制与核心论证 · 编辑解读

程序并非随时间均匀变化。论文用基本块执行特征聚类固定指令长度区间，以少量代表区间覆盖常见行为。它加速的是评估过程；样本和状态预热会影响估计。

思维方式

  • 按指令份额加权 CPI，并独立检查预热和罕见阶段。
  • 代表点保留了目标指标的重要阶段和起始状态吗？

可复用提问

  • 代表点保留了目标指标的重要阶段和起始状态吗？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

稀有关键阶段、缓存长记忆与目标变化可能被采样遗漏；指令份额权重下应加权 CPI 再换算 IPC，不能直接平均 IPC。

建议诊断 · 编辑提炼

围绕“代表点保留了目标指标的重要阶段和起始状态吗？”测量下列变量：wᵢ：阶段指令份额；CPIᵢ：代表点 CPI；预热与遗漏误差。 将假设与结果分别记录。

架构挑战者 · 代表性采样与状态预热

代表点保留了目标指标的重要阶段和起始状态吗？

技能：A1 假设挑战 A9 工作负载先行

变量与比较边界
wᵢ：阶段指令份额；CPIᵢ：代表点 CPI；预热与遗漏误差。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：CPI估计=Σwᵢ·CPIᵢ，Σwᵢ=1；IPC估计=1/CPI估计，仅限单一可比指令流。
交叉条件
节省模拟成本且误差不会遮蔽待比较方案差距。
最强反例
罕见同步或延迟尖峰决定服务风险，却在常见阶段聚类中消失。
生产验证
围绕“代表点保留了目标指标的重要阶段和起始状态吗？”测量下列变量：wᵢ：阶段指令份额；CPIᵢ：代表点 CPI；预热与遗漏误差。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. ACM SIGARCH Maurice Wilkes Award recipient list

    ACM SIGARCH · 2016 · 官方获奖理由；2016 · Timothy Sherwood。正文已获取并核验；证据：强；用途：贡献定位。

  2. Automatically Characterizing Large Scale Program Behavior

    Timothy Sherwood; Erez Perelman; Greg Hamerly; Brad Calder · 2002-10 · 论文全文；ASPLOS X；基本块向量、聚类、采样和误差章节。正文已获取并核验；证据：强；用途：机制与归属。

保留的代表来源
  1. ACM SIGARCH Maurice Wilkes Award：贡献说明代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. ACM SIGARCH Maurice Wilkes Award recipient list2016 · 官方获奖理由 · 2016 · Timothy Sherwood
  3. Automatically Characterizing Large Scale Program Behavior2002-10 · 论文全文 · ASPLOS X；基本块向量、聚类、采样和误差章节

相关短文：核心数与资源预算

回到人物名单
61 · 学习预测与硬件预算

Daniel A. Jiménez

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

开创神经分支预测的重要方法，用可训练权重利用长历史，并把预测延迟纳入性能判断。

最重要贡献

  • 2021 年 Rau 奖明确表彰其对微处理器神经分支预测的贡献。
  • 与 Calvin Lin 的感知器研究用加权历史预测方向；与 Keckler、Lin 的延迟研究说明准确率提升未必转化为更高 IPC。

IEEE Computer Society B. Ramakrishna Rau Award · 2021：表彰其对微处理器神经分支预测的贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2001 年感知器论文由 Jiménez 与 Lin 合著；2000 年延迟论文由 Jiménez、Keckler、Lin 合著。相关商业实现由各产品团队完成，不能从论文直接推出某产品配置。

机制与核心论证 · 编辑解读

历史方向编码为正负输入，与整数权重求和决定预测方向，再按实际结果调整权重。相比为每种历史组合建表，权重存储随历史长度线性增长；但求和和访问仍有时延。

思维方式

  • 把可学习模式与模型表达能力对应起来。
  • 同时评估准确率、容量和预测返回时间。

可复用提问

  • 少掉的误判恢复周期能否覆盖更慢的预测返回？
  • 失败来自历史不足、表项冲突还是线性不可分？

适用边界

单个感知器不能完美学习 XOR 等线性不可分模式。两篇论文的配置与工艺模拟有时代边界；应比较同一预算下的误判恢复、访问时延及冷启动。

建议诊断 · 编辑提炼

固定容量和访问预算，加入 XOR、长相关及冷启动轨迹；记录 MPKI、暴露预测延迟、恢复周期与总执行时间。

架构挑战者 · 学习预测与硬件预算挑战

少掉的误判恢复周期能否覆盖更慢的预测返回？

技能：A2 交叉条件 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
Δm：失误/指令下降；p：暴露恢复周期；c_add：新增周期/指令；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：净 CPI 改善≈Δm p-c_add；增加面积功率作为独立预算。
交叉条件
Δm p > c_add，跨阶段与冷启动仍满足预算。
最强反例
长推理、冷启动或相位漂移使离线准确率无法兑现。
生产验证
固定容量和访问预算，加入 XOR、长相关及冷启动轨迹；记录 MPKI、暴露预测延迟、恢复周期与总执行时间。
跨领域迁移
迁移到硬件 ML 预取与页放置预测。

已核验来源与证据范围

  1. Jiménez to Receive IEEE CS Rau Award

    IEEE Computer Society · 2021-10-04 · 官方获奖理由；2021 recipient citation。官方索引核验完整获奖理由；证据：强；用途：关键贡献、机制与归属。

  2. Dynamic Branch Prediction with Perceptrons

    Daniel A. Jiménez; Calvin Lin · 2001 · 论文全文；HPCA-7；§3.2–3.5（权重、训练与线性可分性）。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

  3. The Impact of Delay on the Design of Branch Predictors

    Daniel A. Jiménez; Stephen W. Keckler; Calvin Lin · 2000 · 论文全文；MICRO-33；§1、§4–5（延迟敏感组织及评估）。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. IEEE Bob Rau Award：贡献说明代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. Jiménez to Receive IEEE CS Rau Award2021-10-04 · 官方获奖理由 · 2021 recipient citation
  3. Dynamic Branch Prediction with Perceptrons2001 · 论文全文 · HPCA-7；§3.2–3.5（权重、训练与线性可分性）
  4. The Impact of Delay on the Design of Branch Predictors2000 · 论文全文 · MICRO-33；§1、§4–5（延迟敏感组织及评估）

相关短文：核心数与资源预算

回到人物名单
62 · 持续性能与 PPA 协同

Mike Filippo

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

围绕核心 PPA 组织设计，并共同提出用指令年龄压缩乱序累积状态跟踪的机制。

最重要贡献

  • 在 A72 技术访谈中说明相对 A57 的性能、功率和面积目标。
  • 共同披露为每个累积状态位跟踪最早相关在途指令，在退休或清除时更新状态。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

访谈支撑 A72 设计负责人的技术说明；专利列 McDonald、Filippo、Harris 三位发明人。两项证据不能证明 A72 使用了 2017 年申请的该机制。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：利用累积状态的语义可减少逐指令记录，但需证明程序序、异常和清除路径一致；存储位数减少不直接等于整核节能。

思维方式

  • 按可持续功率下的任务性能重组核心，而非仅追求突发峰值。
  • 固定 Q：合格任务/s；P：整机 W；A：面积；D：截止时间 的定义，按完整任务比较。
  • 先测试最强反例：基准持续时间过短，掩盖热限制与存储等待。

可复用提问

  • 核心峰值提升，但热稳态频率降低，怎样检验真正的代际收益？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

不采用未归一化的宣传性能百分比；访谈视频未完整核验，专利只证明共同披露。

建议诊断 · 编辑提炼

运行至热稳态，扫并发和功率上限，归因频率、IPC 与存储停顿。

架构挑战者 · 持续性能与 PPA 协同挑战

核心峰值提升，但热稳态频率降低，怎样检验真正的代际收益？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
Q：合格任务/s；P：整机 W；A：面积；D：截止时间；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
比较稳态 Q/P 与 Q/A，同时满足 D；各指标分别报告。
交叉条件
新核心需在同任务与同持续预算下提高有效产出。
最强反例
基准持续时间过短，掩盖热限制与存储等待。
生产验证
运行至热稳态，扫并发和功率上限，归因频率、IPC 与存储停顿。
跨领域迁移
迁移到 Arm 服务器持续吞吐。

已核验来源与证据范围

  1. Interview with ARM’s lead Cortex-A72 designer Mike Filippo

    Mike Filippo；访谈/文章 Gary Sims · 2015-04-29 · 本人访谈文字稿；刊载访谈文字：A72/A57 关系和性能、功率、面积目标。已核验文章中刊载的技术访谈文字；未观看完整视频，不声称完整访谈核验；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：仅核验已刊载文字；未观看全文视频。

  2. Data processing

    Robert Greg McDonald; Michael Filippo; Glen Andrew Harris · 2019-06-04 · 专利说明书全文；Description，Figs.2–5：累积状态位、指令年龄与退休/清除。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：三人共同披露；不证明此方案在 Cortex-A72 中采用。

保留的代表来源
  1. Mike Filippo：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Data processing2019-06-04 · Description，Figs.2–5：累积状态位、指令年龄与退休/清除

相关短文：核心数与资源预算

回到人物名单
63 · 对象系统协同与架构管理

Fred Pollack

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

参与对象式多处理器的软件/硬件协同，并在 P6 架构管理中处理方案与交付风险。

最重要贡献

  • 合著 iMAX，描述 capability 对象、受保护软件接口和多处理器同步。
  • 作为 P6 架构经理参与外部方案评估与架构团队组织。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

iMAX 原文共有九位作者，含 Michael R. Gifkins；P6 角色由同事 Colwell 的口述定位，不能伪装成 Pollack 本人访谈，也不把 Colwell、Hinton、Papworth 的设计归于经理个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：复杂性预算不仅是晶体管数量，还包括接口、同步和方案风险；应比较可验证的系统行为，不能把经验关系当普适定律。

思维方式

  • 本站编辑提炼：将机制、约束和任务结果分别测量。
  • 本站编辑提炼：先核对来源适用范围，再迁移历史经验。

可复用提问

  • 模块保护和管理分工能否降低实际同步及交付风险？

适用边界

本轮未取得“Pollack’s rule”的原始完整论证，不把平方根关系写成其已核验公式；历史对象系统也不等于商业成功。

建议诊断 · 编辑提炼

记录对象访问边界、同步路径和方案评估条件，再检查端到端行为及项目假设。

架构挑战者 · 接口与方案风险

模块保护和管理分工能否降低实际同步及交付风险？

技能：A2 交叉条件 A7 PPA 与完整成本 A10 产品判断

变量与比较边界
接口数量、同步依赖、外部方案约束和验证成本。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：仅当机制节省超过新增协调、资源与恢复成本，才有净收益。
交叉条件
固定功能正确性与资源预算后，完整任务指标改善。
最强反例
局部简化增加跨模块协调，或外部方案限制后续实现。
生产验证
记录对象访问边界、同步路径和方案评估条件，再检查端到端行为及项目假设。
跨领域迁移
用于提出待测假设；不能直接转写为作者定律或产品收益。

已核验来源与证据范围

  1. iMAX: A Multiprocessor Operating System for an Object-Based Computer

    Kevin C. Kahn; William M. Corwin; T. Don Dennis; Herman D’Hooge; David E. Hubka; Linda A. Hutchins; John T. Montague; Fred J. Pollack; Michael R. Gifkins · 1981-12 · 论文全文；SOSP pp.127–136；pp.127–129，对象保护、Ada package、port 与多处理器同步。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：共同署名作品；不证明个人独占贡献。

  2. Oral history of Robert P. Colwell

    Robert P. Colwell；访谈 Paul N. Edwards · 2009-08-24/25 · 参与者访谈文字稿；pp.82–83，P6 architecture manager、Metaflow 评估与团队分工。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：说话者是 Colwell，不是 Pollack；同时代同事对架构管理的第一手回顾。

保留的代表来源
  1. Fred Pollack：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. iMAX: A Multiprocessor Operating System for an Object-Based Computer1981-12 · SOSP pp.127–136；pp.127–129，对象保护、Ada package、port 与多处理器同步
  3. Oral history of Robert P. Colwell2009-08-24/25 · pp.82–83，P6 architecture manager、Metaflow 评估与团队分工

相关短文：核心数与资源预算

回到人物名单
64 · 并行微架构与整机性能建模

Les Kohn

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

共同设计 i860 的并行执行与数据通路，并用系统级模拟量化 UltraSPARC-I 的微架构取舍。

最重要贡献

  • i860 在单芯片整合整数、浮点、图形和缓存，通过双指令模式让整数供数与浮点运算并行。
  • UltraSPARC-I 的 UPS 模拟器把取指、非阻塞缓存和执行单元共同建模，支撑多参数而非单指标优化。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Kohn 分别与 Neal Margulis 及 Sun 团队共同署名两篇论文；不是 i860 或 UltraSPARC-I 全部功能的独占发明者。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：执行并行度只有在指令调度与数据供给匹配时有用；缓存 miss 的实际成本又取决于能否与独立指令重叠，必须在整机模型中评价。

思维方式

  • i860 在单芯片整合整数、浮点、图形和缓存，通过双指令模式让整数供数与浮点运算并行。
  • 对同一二进制与针对目标重编译两种条件分别扫宽度、单元数和缓存，统计停顿来源并报告面积/周期代价。

可复用提问

  • 增加发射宽度、ALU 或缓存，哪一种真正减少当前关键路径？
  • 在什么工作负载和故障条件下，上述机制不再占优？

适用边界

i860 峰值依赖软件调度与循环结构；UPS 的 SPECint92 实验受编译器与历史工作负载限制，不能迁移成现代固定收益。

建议诊断 · 编辑提炼

对同一二进制与针对目标重编译两种条件分别扫宽度、单元数和缓存，统计停顿来源并报告面积/周期代价。

架构挑战者 · 并行微架构与整机性能建模挑战

增加发射宽度、ALU 或缓存，哪一种真正减少当前关键路径？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
CPI：周期/指令；f：频率；I：指令数
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：运行时间 T=I×CPI/f；局部 CPI 降低须抵消频率下降或指令变化。
交叉条件
新增并行资源必须能被依赖图、取指与内存同时供给。
最强反例
增加发射宽度但 ALU 数不足，收益可能低于窄发射加第二 ALU。
生产验证
对同一二进制与针对目标重编译两种条件分别扫宽度、单元数和缓存，统计停顿来源并报告面积/周期代价。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. Introducing the Intel i860 64-bit Microprocessor

    Les Kohn、Neal Margulis · 1989-08 · 论文全文；原刊 pp.15–30；PDF pp.4–19，Parallel execution 与数据通路。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

  2. A Fast and Flexible Performance Simulator for Micro-Architecture Trade-off Analysis on UltraSPARC-I

    Marc Tremblay、Guillermo Maturana、Atsushi Inoue、Les Kohn · 1995-06 · 论文全文；§I 模型动机；§III–IV 模拟器；§V 多参数取舍。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Les Kohn：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Introducing the Intel i860 64-bit MicroprocessorLes Kohn、Neal Margulis；1989-08；原刊 pp.15–30；PDF pp.4–19，Parallel execution 与数据通路；已读一手正文
  3. A Fast and Flexible Performance Simulator for Micro-Architecture Trade-off Analysis on UltraSPARC-IMarc Tremblay、Guillermo Maturana、Atsushi Inoue、Les Kohn；1995-06；§I 模型动机；§III–IV 模拟器；§V 多参数取舍；已读一手正文

相关短文：核心数与资源预算

回到人物名单
65 · 移动约束下的微架构效率

Simcha Gochman

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

共同推动 Pentium M 的功耗感知微架构，以减少无效内部工作提升移动计算效率。

最重要贡献

  • Pentium M 通过微操作融合、专用栈引擎与预测改进减少内部工作，在热约束内改善性能。
  • 参与 MMX 微架构实现，把打包整数计算接入既有 Pentium/Pentium II 流水线，兼顾兼容软件性能与芯片成本。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两篇 Intel 团队论文均署名 Gochman；Pentium M 文末介绍其微架构领导角色，具体机制属于团队成果。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：先区分峰值热功率与每任务能量；减少微操作和错误路径可同时减少执行时间与开关活动，DVFS 则改变运行点。

思维方式

  • Pentium M 通过微操作融合、专用栈引擎与预测改进减少内部工作，在热约束内改善性能。
  • 在同任务、同频率和同温度条件下做融合/栈引擎消融，再在等功率下比较任务能量。

可复用提问

  • 融合减少微操作后，节省来自前端、调度还是寄存器访问？
  • 在什么工作负载和故障条件下，上述机制不再占优？

适用边界

论文的功率随电压近似立方关系及 3:1 门槛是当年工艺近似，不能直接当成现代节点定律。

建议诊断 · 编辑提炼

在同任务、同频率和同温度条件下做融合/栈引擎消融，再在等功率下比较任务能量。

架构挑战者 · 移动约束下的微架构效率挑战

融合减少微操作后，节省来自前端、调度还是寄存器访问？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
T：任务时间；P：同边界平均功率；E：任务能量
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：E=P×T；分别比较等频与等功率运行点。
交叉条件
时间缩短比例超过平均功率增长比例才降低任务能量。
最强反例
漏电或显示器等持续平台功耗占优时，仅降核心活动功率不能同比延长续航。
生产验证
在同任务、同频率和同温度条件下做融合/栈引擎消融，再在等功率下比较任务能量。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. The Intel Pentium M Processor: Microarchitecture and Performance

    Simcha Gochman、Ronny Ronen、Ittai Anati 等 · 2003-05-21 · 论文全文；正文 pp.21–36：Design Philosophy、Micro-ops Fusion、Dedicated Stack Engine。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

  2. MMX Microarchitecture of Pentium Processors With MMX Technology and Pentium II Microprocessors

    Michael Kagan、Simcha Gochman、Doron Orenstien、Derrick Lin · 1997 Q3 · 论文全文；PDF pp.16–23；MMX 单元与流水线实现。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Simcha Gochman：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. The Intel Pentium M Processor: Microarchitecture and PerformanceSimcha Gochman、Ronny Ronen、Ittai Anati 等；2003-05-21；正文 pp.21–36：Design Philosophy、Micro-ops Fusion、Dedicated Stack Engine；已读一手正文
  3. MMX Microarchitecture of Pentium Processors With MMX Technology and Pentium II MicroprocessorsMichael Kagan、Simcha Gochman、Doron Orenstien、Derrick Lin；1997 Q3；PDF pp.16–23；MMX 单元与流水线实现；已读一手正文

相关短文：核心数与资源预算

回到人物名单
66 · 低开销电源状态与访存唤醒

Belli Kuttanna

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

共同研究以更少状态搬运和更准确唤醒时机降低处理器等待开销。

最重要贡献

  • 低功耗切换方案按寄存器子集恢复监测处理函数，发现真实工作后再恢复完整状态，减少反复睡醒的数据搬运。
  • 提前数据返回指示把内存即将到达的信号送给调度器，使被挂起的负载在数据就绪附近重新执行。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Belli 是 Belliappa Kuttanna 的简称；Intel 公告核实 Atom 架构背景，两项 Intel 专利核实共同发明身份。此处不推断专利在 Atom 某型号中的部署。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：把信息提前提供给控制路径，避免恢复不需要的状态或数据已经回来后仍等待重调度；减少工作比单纯降频更直接。

思维方式

  • 低功耗切换方案按寄存器子集恢复监测处理函数，发现真实工作后再恢复完整状态，减少反复睡醒的数据搬运。
  • 测每次睡醒保存/恢复字节、监测工作比例；注入可变内存延迟并验证重放与最终提交。

可复用提问

  • 一次唤醒中有多少寄存器真正被读取，重调度比数据返回晚多少周期？
  • 在什么工作负载和故障条件下，上述机制不再占优？

适用边界

子集恢复依赖精确状态与异常处理；提前唤醒需匹配真实返回时序，不能把预测当数据已有效。

建议诊断 · 编辑提炼

测每次睡醒保存/恢复字节、监测工作比例；注入可变内存延迟并验证重放与最终提交。

架构挑战者 · 低开销电源状态与访存唤醒挑战

一次唤醒中有多少寄存器真正被读取，重调度比数据返回晚多少周期？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
S：完整状态字节；s：监测所需字节；n：无工作唤醒次数
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：潜在减少恢复流量约 n×(S−s)，须扣除元数据管理和最终完整恢复成本。
交叉条件
无工作唤醒频繁且监测状态小，选择性恢复更可能获益。
最强反例
监测函数几乎访问所有寄存器或频繁发现工作，子集恢复优势缩小。
生产验证
测每次睡醒保存/恢复字节、监测工作比例；注入可变内存延迟并验证重放与最终提交。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. US20090089562A1: Methods and apparatuses for reducing power consumption of processor switch operations

    Ethan Schuchman、Hong Wang、Chris Weaver、Belliappa M. Kuttanna、Asit Mallick、Vivek K. De、Per Hammarlund · 2009-04-02 · 专利说明书全文；说明书 FIG.3、SleepWithRegisterSetsAndHandler 与按需状态恢复。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

  2. US20050071563A1: Early data return indication mechanism

    Belliappa Kuttanna、Robert Milstrey、Stanley Domen、Glenn Hinton · 2005-03-31 · 专利说明书全文；说明书 FIG.1–2、EDRDY 与 RRQ 唤醒协议。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Belli Kuttanna：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. US20090089562A1: Methods and apparatuses for reducing power consumption of processor switch operationsEthan Schuchman、Hong Wang、Chris Weaver、Belliappa M. Kuttanna、Asit Mallick、Vivek K. De、Per Hammarlund；2009-04-02；说明书 FIG.3、SleepWithRegisterSetsAndHandler 与按需状态恢复；已读一手正文
  3. US20050071563A1: Early data return indication mechanismBelliappa Kuttanna、Robert Milstrey、Stanley Domen、Glenn Hinton；2005-03-31；说明书 FIG.1–2、EDRDY 与 RRQ 唤醒协议；已读一手正文
  4. Belliappa (Belli) Kuttanna 本人项目简介只用于简称和 Intel/Rivos 身份交叉核验，不作技术观点证据。

相关短文：核心数与资源预算

回到人物名单
67 · 能效协同与投机原子操作

Per Hammarlund

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

共同推动 Haswell 的能效与平台协同，并研究无竞争原子操作的低开销执行。

最重要贡献

  • Haswell 将更宽执行和缓存带宽、低功耗活动空闲态及集成调压协同设计，覆盖客户端和服务器功率区间。
  • 共同发明按竞争预测投机执行锁指令的机制，遇到竞争时检测并恢复，保留非投机路径保证前进。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Hammarlund 是 Haswell 多作者技术论文首作者，也是锁指令专利共同发明人；专利不证明某个具体产品采用该实施例。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：节省串行等待需同时具备预测、竞争检测和恢复；能效优化则须把核心活动、空闲驻留与电压转换一起纳入。

思维方式

  • Haswell 将更宽执行和缓存带宽、低功耗活动空闲态及集成调压协同设计，覆盖客户端和服务器功率区间。
  • 扫锁竞争与共享写频率，核验原子性、回滚次数和前进性；单独测平台空闲功耗。

可复用提问

  • 无竞争优化的节省，是否覆盖误判回滚和额外监测成本？
  • 在什么工作负载和故障条件下，上述机制不再占优？

适用边界

锁指令投机不是无条件放弃原子性，也不等同于整个临界区的事务化；高竞争和回滚会抵消收益。

建议诊断 · 编辑提炼

扫锁竞争与共享写频率，核验原子性、回滚次数和前进性；单独测平台空闲功耗。

架构挑战者 · 能效协同与投机原子操作挑战

无竞争优化的节省，是否覆盖误判回滚和额外监测成本？

技能：A2 交叉条件 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
p：成功概率；Cs：成功成本；Cf：失败及恢复成本；Cb：基线成本
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：投机有益需 p×Cs+(1−p)×Cf<Cb。
交叉条件
竞争升高越过交叉点后应使用保证前进的保守路径。
最强反例
高度竞争的共享计数器导致持续回滚，投机反而更慢。
生产验证
扫锁竞争与共享写频率，核验原子性、回滚次数和前进性；单独测平台空闲功耗。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. Haswell: The Fourth-Generation Intel Core Processor

    Per Hammarlund、Alberto Martinez、Atiq Bajwa 等 · 2014-03/04 · 论文全文；pp.6–20：Power efficiency and management、FIVR、核心与缓存。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

  2. US7529914B2: Method and apparatus for speculative execution of uncontended lock instructions

    Bratin Saha、Matthew C. Merten、Per Hammarlund · 2009-05-05 · 专利说明书全文；说明书 FIG.1–4、竞争预测/监测/回退；权利要求。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Per Hammarlund：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. US7529914B2: Method and apparatus for speculative execution of uncontended lock instructionsBratin Saha、Matthew C. Merten、Per Hammarlund；2009-05-05；说明书 FIG.1–4、竞争预测/监测/回退；权利要求；已读一手正文

相关短文：核心数与资源预算

回到人物名单
68 · 乱序执行、精确恢复与兼容性

Mike Johnson

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

系统研究超标量处理器中乱序、重命名、预测和精确恢复的相互依赖，并参与 AMD 从 RISC 技术转向原创 x86 的取舍。

最重要贡献

  • 1989 年研究以统一模拟比较重命名、重排序缓冲、取指及访存机制，强调支持高吞吐和精确恢复的协同成本。
  • 2014 年口述史直接说明其参与 AMD x86 路径分析，同时澄清书中 x86 附录与 K5 项目并非同一项工作的直接延续。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

William Michael（Mike）Johnson 是 Stanford 博士论文作者及 CHM 访谈当事人；论文综合并评估既有机制，不将寄存器重命名或乱序执行的发明权归于他。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：相同执行单元数量不保证同样吞吐；取指、操作数供给和错误路径恢复共同决定可实现的并行度，商业实现还受兼容与开发周期约束。

思维方式

  • 1989 年研究以统一模拟比较重命名、重排序缓冲、取指及访存机制，强调支持高吞吐和精确恢复的协同成本。
  • 同时扫描译码宽度、ROB、分支恢复与旁路；保持二进制一致并核验精确异常。

可复用提问

  • 更宽的译码是否得到恢复机制和数据旁路的支持，还是只增大硬件规模？
  • 该机制在哪些负载、实现与故障条件下失效？

适用边界

1989 模拟的编译器和程序组合限制结论，不能把其 IPC/收益当现代处理器上限；口述史是本人回忆，非独立量产测试。

建议诊断 · 编辑提炼

同时扫描译码宽度、ROB、分支恢复与旁路；保持二进制一致并核验精确异常。

架构挑战者 · 乱序执行、精确恢复与兼容性挑战

更宽的译码是否得到恢复机制和数据旁路的支持，还是只增大硬件规模？

技能：A2 交叉条件 A4 局部性推理 A8 软硬件边界

变量与比较边界
I：指令数；IPC：有效吞吐；f：频率；Crec：恢复周期
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T=I/(IPC×f)；将错误路径恢复计入 IPC，不能只用峰值发射宽度。
交叉条件
额外宽度需抵消频率、旁路与恢复开销。
最强反例
高频误预测且恢复缓慢时，宽译码多数工作不能提交。
生产验证
同时扫描译码宽度、ROB、分支恢复与旁路；保持二进制一致并核验精确异常。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. Super-Scalar Processor Design

    William M. Johnson · 1989-06 · 论文全文；§5.1 精确恢复；§5.3.1–5.3.2 重命名与 ROB；§7 结论。已获取正文并核验所列章节；证据：强：一手技术正文；合著或共同发明不代表个人独占贡献；用途：关键贡献、机制与适用边界。

  2. Oral History of William Michael “Mike” Johnson

    Mike Johnson；访谈 Kevin Krewell · 2014-05-09 · 本人技术口述史全文；pp.26–29：研究、x86 附录、K5 路径及工艺约束。已获取正文并核验所列章节；证据：强：一手技术正文；合著或共同发明不代表个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Mike Johnson：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Super-Scalar Processor Design, CSL-TR-89-383William M. Johnson；1989-06；第7章 pp.123–129；尤其7.1机制互依与时序假设；已读一手正文
  3. Oral History of William Michael “Mike” JohnsonWilliam Michael Johnson；采访 Kevin Krewell；2014-05-09；文字稿 pp.30–33：K5、SPEC 与 Windows 代码差异；pp.43–45 超标量研究回顾；已读一手正文

相关短文：核心数与资源预算

回到人物名单
69 · 访存调度与 SoC 活动功耗

Suzanne Plummer

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

共同提出按依赖切换访存调度、按总线活动调节时钟的机制，兼顾前进性与无效功耗。

最重要贡献

  • 在 load/store 调度方案中，用顺序模式标志与屏蔽位约束危险操作，避免反复违例，同时保留其他时段乱序能力。
  • 在 SoC 总线方案中，监测全部主设备请求而非只看 CPU 空闲，动态降低总线时钟并响应新事务。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项专利均列 Suzanne Plummer 为共同发明人；本次提炼基于可核验技术披露，不把专利等同于 Zen 产品已实现或其全部职业贡献。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：有选择地收紧调度比全局禁用乱序保留更多并行度；以总线请求决定空闲比 CPU 软件状态更接近外设实际需求。

思维方式

  • 在 load/store 调度方案中，用顺序模式标志与屏蔽位约束危险操作，避免反复违例，同时保留其他时段乱序能力。
  • 构造别名访存序列检查进展与提交正确性；CPU 空闲但 DMA 活跃时验证总线不会误入低速。

可复用提问

  • 降低活动是否真的消除浪费，还是把依赖/唤醒等待转移到关键路径？
  • 在什么工作负载和故障条件下，上述机制不再占优？

适用边界

专利证明提出的机制及共同发明身份，不给出独立产品收益；切换频率、时钟稳定和外设时序需验证。

建议诊断 · 编辑提炼

构造别名访存序列检查进展与提交正确性；CPU 空闲但 DMA 活跃时验证总线不会误入低速。

架构挑战者 · 访存调度与 SoC 活动功耗挑战

降低活动是否真的消除浪费，还是把依赖/唤醒等待转移到关键路径？

技能：A1 假设挑战 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
Pi：空闲功率；Δt：驻留时间；Etr：切换能量
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：节能需 (P高−P低)×Δt>Etr，同时满足事务响应时限。
交叉条件
闲置足够长且全体主设备可感知时，动态低频才合算。
最强反例
CPU 已等待而 DMA 正传输，单看 CPU 状态会破坏总线服务。
生产验证
构造别名访存序列检查进展与提交正确性；CPU 空闲但 DMA 活跃时验证总线不会误入低速。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. US20120124586A1: Scheduling scheme for load/store operations

    Daniel Hopper、Suzanne Plummer、Christopher D. Bryant · 2012-05-17 · 专利说明书全文；说明书 FIG.4–5C：mode flag、mask flag 与 AGU 调度。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

  2. US7093153B1: Method and apparatus for lowering bus clock frequency in a complex integrated data processing system

    Richard T. Witek、Suzanne Plummer、James Joseph Montanaro、Stephen Charles Kromer、Kathryn Jean Hoover · 2006-08-15 · 专利说明书全文；说明书 FIG.1–5：BUS_IDLE 监测、时钟分频与恢复。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Suzanne Plummer：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. US20120124586A1: Scheduling scheme for load/store operationsDaniel Hopper、Suzanne Plummer、Christopher D. Bryant；2012-05-17；说明书 FIG.4–5C：mode flag、mask flag 与 AGU 调度；已读一手正文
  3. US7093153B1: Method and apparatus for lowering bus clock frequency in a complex integrated data processing systemRichard T. Witek、Suzanne Plummer、James Joseph Montanaro、Stephen Charles Kromer、Kathryn Jean Hoover；2006-08-15；说明书 FIG.1–5：BUS_IDLE 监测、时钟分频与恢复；已读一手正文

相关短文：核心数与资源预算

回到人物名单
70 · 服务器 SMT 与系统协同

Balaram Sinharoy

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

共同推动 POWER4/POWER5 的核心、缓存和互连协同设计，以系统吞吐约束处理器取舍。

最重要贡献

  • POWER4 将双核、共享二级缓存和分布式互连纳入统一服务器设计，兼顾 SMP 扩展与二进制兼容。
  • POWER5 引入两路 SMT 与动态资源平衡，并调整 L3 位置以减少芯片间互连流量。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Sinharoy 共同署名 POWER4 技术白皮书与 POWER5 论文；POWER4 白皮书明确为超过 300 名工程师团队成果。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：多线程填补执行空隙，但会竞争缓存；把 L3 放到互连前可让更多缺失在本地满足，使增加线程不必同比增加远端流量。

思维方式

  • POWER4 将双核、共享二级缓存和分布式互连纳入统一服务器设计，兼顾 SMP 扩展与二进制兼容。
  • 分别扫描线程数、工作集、共享写比例，比较每线程延迟、总吞吐、L3 命中与互连流量。

可复用提问

  • 增加逻辑线程后，瓶颈在空闲执行槽还是缓存和互连争用？
  • 在什么工作负载和故障条件下，上述机制不再占优？

适用边界

SMT 线程越多不一定越好，论文因边际收益、复杂度与缓存抖动选择两路；历史系统配置不代表现代通用最优点。

建议诊断 · 编辑提炼

分别扫描线程数、工作集、共享写比例，比较每线程延迟、总吞吐、L3 命中与互连流量。

架构挑战者 · 服务器 SMT 与系统协同挑战

增加逻辑线程后，瓶颈在空闲执行槽还是缓存和互连争用？

技能：A3 瓶颈识别 A4 局部性推理 A6 规模扩展

变量与比较边界
R：请求率；m：离开本地缓存比例；s：每次远端传输字节；B：互连有效带宽
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：必须满足 R×m×s<B，并留出突发和一致性流量余量。
交叉条件
增加 SMT 的收益取决于执行空隙大于新增共享资源争用。
最强反例
两个大工作集线程互相驱逐缓存，可使总吞吐低于单线程。
生产验证
分别扫描线程数、工作集、共享写比例，比较每线程延迟、总吞吐、L3 命中与互连流量。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. POWER4 System Microarchitecture Technical White Paper

    Joel Tendler、Steve Dodson、Steve Fields、Hung Le、Balaram Sinharoy · 2001-10 · 团队技术白皮书全文；§2 设计原则；§3 双核共享缓存；系统互连章节。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

  2. IBM POWER5 Chip: A Dual-Core Multithreaded Processor

    Ron Kalla、Balaram Sinharoy、Joel Tendler · 2004-03/04 · 论文全文；pp.40–47：Multithreading、System structure、Dynamic resource balancing。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Balaram Sinharoy：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. POWER4 System Microarchitecture Technical White PaperJoel Tendler、Steve Dodson、Steve Fields、Hung Le、Balaram Sinharoy；2001-10；§2 设计原则；§3 双核共享缓存；系统互连章节；已读一手正文
  3. IBM POWER5 Chip: A Dual-Core Multithreaded ProcessorRon Kalla、Balaram Sinharoy、Joel Tendler；2004-03/04；pp.40–47：Multithreading、System structure、Dynamic resource balancing；已读一手正文

相关短文：核心数与资源预算

回到人物名单
71 · 模块化服务器核心与矩阵指令

Brian Thompto

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

参与 POWER9 核心模块化设计和 POWER10 矩阵扩展，把服务器吞吐与专用计算接入通用核心。

最重要贡献

  • POWER9 以执行 slice/super-slice 组合 SMT4/SMT8 核心，按 scale-out 与 scale-up 的线程和系统需求组织资源。
  • 共同署名 POWER ISA MMA：以小矩阵更新指令和专用累加器提高矩阵内核吞吐，同时通过编译器内建函数连接软件。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Thompto 是 2016 POWER9 作者讲者和 2021 MMA 合著者；不将所有 POWER9/POWER10 芯片功能归为其个人贡献。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：模块化执行资源把线程配置与资源共享分开；MMA 把多次标量累加压入矩阵更新，但仍由通用流水线取指与派发。

思维方式

  • POWER9 以执行 slice/super-slice 组合 SMT4/SMT8 核心，按 scale-out 与 scale-up 的线程和系统需求组织资源。
  • 扫矩阵尺寸、数据类型和 SMT 模式，分别测内核、打包与完整任务，核验寄存器使用约束。

可复用提问

  • 矩阵算力提升后，瓶颈是否转到打包、装载或线程间共享带宽？
  • 在什么工作负载和故障条件下，上述机制不再占优？

适用边界

SMT 收益取决于共享资源余量。MMA 的累加器与部分 VSR 关联，数据布局、装载与边界块开销不可忽略。

建议诊断 · 编辑提炼

扫矩阵尺寸、数据类型和 SMT 模式，分别测内核、打包与完整任务，核验寄存器使用约束。

架构挑战者 · 模块化服务器核心与矩阵指令挑战

矩阵算力提升后，瓶颈是否转到打包、装载或线程间共享带宽？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
F：运算量；C：有效矩阵吞吐；D：流量；B：可用带宽
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：内核时间下界 max(F/C,D/B)，完整任务另计打包和同步。
交叉条件
只有计算占比足够且数据复用覆盖搬运成本，MMA 吞吐才能转化为应用收益。
最强反例
小矩阵或带宽主导任务被打包、边界处理和共享资源争用限制。
生产验证
扫矩阵尺寸、数据类型和 SMT 模式，分别测内核、打包与完整任务，核验寄存器使用约束。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. POWER9: Processor for the Cognitive Era

    Brian Thompto · 2016-08 · 作者幻灯片；幻灯片 pp.6–12：slice、流水线、SMT4/SMT8、双内存子系统。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

  2. A Matrix Math Facility for Power ISA Processors

    José Moreira 等；含 Brian Thompto · 2021-04-07 · 论文全文；§II MMA 指令与寄存器；§III–IV 编程与示例。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. VCEW 2021 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. VCEW 2024 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Hot Chips 2020 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  4. POWER9: Processor for the Cognitive EraBrian Thompto；2016-08；幻灯片 pp.6–12：slice、流水线、SMT4/SMT8、双内存子系统；已读一手正文
  5. A Matrix Math Facility for Power ISA ProcessorsJosé Moreira 等；含 Brian Thompto；2021-04-07；§II MMA 指令与寄存器；§III–IV 编程与示例；已读一手正文

相关短文：核心数与资源预算

回到人物名单
72 · 服务器互连与内存扩展

William Starke

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

共同推动 POWER 服务器把核心、缓存、互连与内存扩展作为一个系统设计。

最重要贡献

  • POWER9 Scale Up 通过缓冲内存和多插槽互连满足容量、RAS 与扩展需求，并保留直接内存的 scale-out 变体。
  • POWER10 以 OMI 隔离内存技术接口，并通过 memory inception 让服务器映射其他服务器的内存容量。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Starke 是 POWER9 Scale Up 报告和 POWER10 技术论文的共同作者；这些是 IBM 系统团队成果，不将芯片全部设计归于其个人。

来源事实 · 与编辑解读分列

  • POWER9 Scale Up 通过缓冲内存和多插槽互连满足容量、RAS 与扩展需求，并保留直接内存的 scale-out 变体。 The IBM POWER9 Scale Up Processor
  • POWER10 以 OMI 隔离内存技术接口，并通过 memory inception 让服务器映射其他服务器的内存容量。 IBM’s POWER10 Processor

机制与核心论证 · 编辑解读

编辑提炼：内存缓冲把处理器接口与 DRAM 代际分开，但增加器件与时延；跨服务器借用容量则以更长访问路径交换资源利用率。

思维方式

  • POWER9 Scale Up 通过缓冲内存和多插槽互连满足容量、RAS 与扩展需求，并保留直接内存的 scale-out 变体。
  • 分开测本地、远插槽、跨服务器内存，扫远端比例与工作集，验证一致性契约及容量利用率。

可复用提问

  • 借来的内存节约多少容量闲置，又给关键路径增加多少远端访问？
  • 在什么工作负载和故障条件下，上述机制不再占优？

适用边界

POWER10 文中 memory inception 不提供跨系统缓存一致性，也不等同于更大的单系统映像；备选内存介质和拓扑描述不能当作已部署产品。

建议诊断 · 编辑提炼

分开测本地、远插槽、跨服务器内存，扫远端比例与工作集，验证一致性契约及容量利用率。

架构挑战者 · 服务器互连与内存扩展挑战

借来的内存节约多少容量闲置，又给关键路径增加多少远端访问？

技能：A2 交叉条件 A4 局部性推理 A6 规模扩展

变量与比较边界
p：远端访问占比；Ll：本地延迟；Lr：远端延迟
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：平均访问延迟近似 (1−p)×Ll+p×Lr；尾延迟另测，不能用平均值替代。
交叉条件
容量收益必须超过远端关键路径、互连与缓冲完整成本。
最强反例
频繁共享写的数据不能直接假定 memory inception 提供跨系统一致性。
生产验证
分开测本地、远插槽、跨服务器内存，扫远端比例与工作集，验证一致性契约及容量利用率。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. The IBM POWER9 Scale Up Processor

    Jeff Stuecheli、William Starke · 2018 · 作者幻灯片；幻灯片 pp.3–7：双内存子系统与多插槽拓扑。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

  2. IBM’s POWER10 Processor

    William J. Starke、Brian W. Thompto、Jeff A. Stuecheli、José E. Moreira · 2021-03/04 · 论文全文；原刊 pp.7–14；尤其 pp.9–10 OMI 与 memory inception（PDF pp.11–12）。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Hot Chips 2020 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2025 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. The IBM POWER9 Scale Up ProcessorJeff Stuecheli、William Starke；2018；幻灯片 pp.3–7：双内存子系统与多插槽拓扑；已读一手正文
  4. IBM’s POWER10 ProcessorWilliam J. Starke、Brian W. Thompto、Jeff A. Stuecheli、José E. Moreira；2021-03/04；原刊 pp.7–14；尤其 pp.9–10 OMI 与 memory inception（PDF pp.11–12）；已读一手正文

相关短文：核心数与资源预算

回到人物名单
73 · CPU/GPU 一致性与内存协同

Jonathon Evans

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

共同阐明 Grace 系列以一致性互连和低功耗高带宽内存协同 CPU/GPU 的系统架构。

最重要贡献

  • Grace CPU Superchip 用 NVLink-C2C 连接两颗 CPU，并用分布式缓存与片上网格提供数据供给。
  • Grace Hopper 允许 CPU/GPU 线程直接访问彼此内存并使用原子操作，减少必须整页迁移或显式拷贝的场景。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Evans 是两篇 NVIDIA 技术文章的共同作者，机制归属 NVIDIA 多团队；Arm Neoverse V2 核心不归为 Evans 个人设计。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：一致性把软件能看见的内存范围扩大，但不把远端内存变成本地 HBM；LPDDR5X 则在带宽、容量、封装和能耗间取舍。

思维方式

  • Grace CPU Superchip 用 NVLink-C2C 连接两颗 CPU，并用分布式缓存与片上网格提供数据供给。
  • 对相同算法扫描远端访问比例、复用距离、CPU/GPU 同时流量及原子竞争，测端到端吞吐和 p99。

可复用提问

  • GPU 容量溢出后，是直接远端访问还是批量搬运更划算？
  • 在什么工作负载和故障条件下，上述机制不再占优？

适用边界

采用 2022/2023 发布时设计说明；文中峰值与厂商对比不是独立测量，也不保证所有应用获得同等收益。

建议诊断 · 编辑提炼

对相同算法扫描远端访问比例、复用距离、CPU/GPU 同时流量及原子竞争，测端到端吞吐和 p99。

架构挑战者 · CPU/GPU 一致性与内存协同挑战

GPU 容量溢出后，是直接远端访问还是批量搬运更划算？

技能：A2 交叉条件 A4 局部性推理 A8 软硬件边界

变量与比较边界
Dr：远端访问字节；Br：有效互连带宽；Dm：迁移字节；Bm：有效搬运带宽
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：比较 Dr/Br 与 Dm/Bm 加同步成本；两者都需加入计算重叠和复用。
交叉条件
低复用或稀疏访问可能偏向直接访问，高复用则可能值得迁移。
最强反例
细粒度共享写引发一致性往返，峰值带宽再高也受延迟限制。
生产验证
对相同算法扫描远端访问比例、复用距离、CPU/GPU 同时流量及原子竞争，测端到端吞吐和 p99。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. NVIDIA Grace CPU Superchip Architecture In Depth

    Jonathon Evans、Ian Finder、Ivan Goldwasser、John Linford、Vishal Mehta、Daniel Ruiz、Mathias Wagner · 2023-01-20 · 作者技术文章全文；NVLink-C2C、Scalable Coherency Fabric、LPDDR5X 各节（原文正文，非页面 AI 摘要）。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

  2. NVIDIA Grace Hopper Superchip Architecture In-Depth

    Jonathon Evans、Michael Andersch、Vikram Sethi、Gonzalo Brito、Vishal Mehta · 2022-11-10 · 作者技术文章全文；NVLink-C2C、Memory coherency、Programming model 各节（原文正文）。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Hot Chips 2022 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2026 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. NVIDIA Grace CPU Superchip Architecture In DepthJonathon Evans、Ian Finder、Ivan Goldwasser、John Linford、Vishal Mehta、Daniel Ruiz、Mathias Wagner；2023-01-20；NVLink-C2C、Scalable Coherency Fabric、LPDDR5X 各节（原文正文，非页面 AI 摘要）；已读一手正文
  4. NVIDIA Grace Hopper Superchip Architecture In-DepthJonathon Evans、Michael Andersch、Vikram Sethi、Gonzalo Brito、Vishal Mehta；2022-11-10；NVLink-C2C、Memory coherency、Programming model 各节（原文正文）；已读一手正文

相关短文：核心数与资源预算

回到人物名单
74 · 投机能效与处理器验证

Polychronis Xekalakis

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

共同研究按有效投机收益分配功率，并用微架构扰动扩大处理器验证覆盖。

最重要贡献

  • 投机多线程功率分配同时判断依赖冲突和内存受限程度，把功率从低收益线程转给有用线程。
  • Logic Fuzzer 在 FIFO 等拥塞点插入受控扰动，使相同指令测试触达更多微架构状态并暴露缺陷。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Xekalakis 分别参与 Edinburgh/Intel 的投机研究与后续多作者验证研究；这是两项有正文支持的贡献，不推断其全部职业长期思想。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：把执行活动与有效进展分开：回滚线程不一定有用；验证中正常运行不常见的背压组合反而值得主动制造。

思维方式

  • 投机多线程功率分配同时判断依赖冲突和内存受限程度，把功率从低收益线程转给有用线程。
  • 记录回滚率、预取副作用、能量和完成时间；验证比较相同测试预算下真实 bug、可重复轨迹及合法状态。

可复用提问

  • 更多执行和更高覆盖，是否分别转化为更多提交工作与更多真实缺陷发现？
  • 在什么工作负载和故障条件下，上述机制不再占优？

适用边界

功率研究为特定 TLS 模型与 SPEC 子集模拟；验证覆盖指标不是正确性证明，扰动必须保持接口合法性。

建议诊断 · 编辑提炼

记录回滚率、预取副作用、能量和完成时间；验证比较相同测试预算下真实 bug、可重复轨迹及合法状态。

架构挑战者 · 投机能效与处理器验证挑战

更多执行和更高覆盖，是否分别转化为更多提交工作与更多真实缺陷发现？

技能：A1 假设挑战 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
E：能量；T：完成时间；p：投机成功率
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：比较能量延迟积 E×T，并把预测错误与调压开销纳入，而非仅最小化功率。
交叉条件
减少无效投机的收益必须超过丢失预取效果及控制开销。
最强反例
被回滚的线程仍可能预取后续有用数据，全部降速反而损失性能。
生产验证
记录回滚率、预取副作用、能量和完成时间；验证比较相同测试预算下真实 bug、可重复轨迹及合法状态。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. Profitability-Based Power Allocation for Speculative Multithreaded Systems

    Polychronis Xekalakis、Nikolas Ioannou、Salman Khan、Marcelo Cintra · 2010 · 论文全文；§1–3 盈利性预测与 DVFS；实验章节。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

  2. Effective Processor Verification with Logic Fuzzer Enhanced Co-simulation

    Nursultan Kabylkas、Tommy Thorn、Shreesha Srinath、Polychronis Xekalakis、Jose Renau · 2021-10 · 论文全文；§3.1 拥塞器；§4 实现；§6.5 覆盖指标讨论。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Hot Chips 2026 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Profitability-Based Power Allocation for Speculative Multithreaded SystemsPolychronis Xekalakis、Nikolas Ioannou、Salman Khan、Marcelo Cintra；2010；§1–3 盈利性预测与 DVFS；实验章节；已读一手正文
  3. Effective Processor Verification with Logic Fuzzer Enhanced Co-simulationNursultan Kabylkas、Tommy Thorn、Shreesha Srinath、Polychronis Xekalakis、Jose Renau；2021-10；§3.1 拥塞器；§4 实现；§6.5 覆盖指标讨论；已读一手正文

相关短文：核心数与资源预算

回到人物名单
75 · 地址翻译与执行簇数据局部性

Ravi Bhargava

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

以团队研究量化两维页表遍历与执行簇间数据转发，利用层次缓存和历史依赖信息减少关键路径。

最重要贡献

  • 两维页表研究把客户机与嵌套翻译分开建模，扩展 page-walk cache 存储嵌套维度并缓存翻译，减少重复页表访问。
  • Clustered Trace Cache 研究在退休时利用动态依赖信息分配执行簇，减少发射阶段复杂性和跨簇传输距离。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Bhargava 分别是 AMD 2008 论文与 UT Austin 2003 论文共同作者；机制及测量均为合著成果。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：缓存或提前处理高复用的中间信息，比只提高末端执行带宽更能缩短串行依赖路径。

思维方式

  • 两维页表研究把客户机与嵌套翻译分开建模，扩展 page-walk cache 存储嵌套维度并缓存翻译，减少重复页表访问。
  • 计量 TLB miss、各层 page-walk hit 与有效访存；簇模型同时扫转发延迟、带宽和负载平衡。

可复用提问

  • 中间翻译与跨簇依赖真正减少了多少串行等待，代价是否转移到缓存容量和训练期？
  • 该机制在哪些负载、实现与故障条件下失效？

适用边界

2D walk 最坏引用数不等于 DRAM 访问数；执行簇论文模型假设簇间带宽无限，其收益不能无条件外推到拥塞互连。

建议诊断 · 编辑提炼

计量 TLB miss、各层 page-walk hit 与有效访存；簇模型同时扫转发延迟、带宽和负载平衡。

架构挑战者 · 地址翻译与执行簇数据局部性挑战

中间翻译与跨簇依赖真正减少了多少串行等待，代价是否转移到缓存容量和训练期？

技能：A2 交叉条件 A4 局部性推理 A8 软硬件边界

变量与比较边界
n：串行未命中数；L：平均未重叠延迟；C：缓存/调度附加成本
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：关键路径节约约 Δn×L−C；需区分被并行覆盖的等待。
交叉条件
中间信息复用且新增查找低开销时更有利。
最强反例
随机页访问或跨簇带宽饱和可能抵消命中和局部性收益。
生产验证
计量 TLB miss、各层 page-walk hit 与有效访存；簇模型同时扫转发延迟、带宽和负载平衡。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. Accelerating Two-Dimensional Page Walks for Virtualized Systems

    Ravi Bhargava、Benjamin Serebrin、Francesco Spadini、Srilatha Manne · 2008 · 论文全文；§2.2–2.3 两维遍历；page-walk cache 与 nested TLB 设计和评估。已获取正文并核验所列章节；证据：强：一手技术正文；合著或共同发明不代表个人独占贡献；用途：关键贡献、机制与适用边界。

  2. Improving Dynamic Cluster Assignment for Clustered Trace Cache Processors

    Ravi Bhargava、Lizy K. John · 2003 · 论文全文；§2.2–2.3 簇间延迟与分配；§3 退休时依赖分析。已获取正文并核验所列章节；证据：强：一手技术正文；合著或共同发明不代表个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Hot Chips 2023 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Accelerating Two-Dimensional Page Walks for Virtualized SystemsRavi Bhargava、Benjamin Serebrin、Francesco Spadini、Srilatha Manne；2008-03；pp.26–35：§2 二维遍历；页表缓存与大页评估；已读一手正文
  3. Rehashable BTB: An Adaptive Branch Target Buffer to Improve the Target Predictability of Java CodeTao Li、Ravi Bhargava、Lizy Kurian John；2002-12；pp.597–608；§4.2–4.3 CIBIB 与路径历史重散列；§5 评估；已读一手正文
  4. Improving Dynamic Cluster Assignment for Clustered Trace Cache ProcessorsRavi Bhargava、Lizy K. John；2003；§2.2–2.3 簇间延迟与分配；§3 退休时依赖分析；已核验正文

相关短文：核心数与资源预算

回到人物名单
76 · 不同功耗档位的 CPU 资源平衡

Brad Cohen

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

参与 Bobcat 与 Zen 5 团队，以匹配目标市场的执行宽度和数据供给平衡性能、功耗与面积。

最重要贡献

  • Bobcat 采用双指令译码、乱序执行与核心级 C6 电源门控，在较小设计中保留 x86 兼容和访存并行。
  • Zen 5 通过双取译码流水、八路派发与更宽数据通路共同提升供给和执行能力。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Cohen 是 Bobcat 2011 团队论文共同作者；Bobcat 机制来自团队首席架构师 Brad Burgess 的 2010 正文幻灯片，不能误称 Cohen 主讲。Zen 5 2024 报告由 Cohen 与 Mahesh Subramony 共同署名。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：低功耗核不必放弃乱序，而应限制资源规模并处理空闲；高性能核增加执行资源时，前端与访存吞吐也必须同步。

思维方式

  • Bobcat 采用双指令译码、乱序执行与核心级 C6 电源门控，在较小设计中保留 x86 兼容和访存并行。
  • 在等功率与等面积两种约束下分别扫描任务 IPC、前端停顿、数据带宽及空闲占比。

可复用提问

  • 扩大核心是否改善目标任务每焦耳工作量，还是主要增加闲置资源？
  • 在什么工作负载和故障条件下，上述机制不再占优？

适用边界

两个产品目标不同，不能用宽度直接排优劣；Bobcat 的可综合设计与 Zen 5 的厂商 IPC 对比均有各自工艺和工作负载边界。

建议诊断 · 编辑提炼

在等功率与等面积两种约束下分别扫描任务 IPC、前端停顿、数据带宽及空闲占比。

架构挑战者 · 不同功耗档位的 CPU 资源平衡挑战

扩大核心是否改善目标任务每焦耳工作量，还是主要增加闲置资源？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A10 产品判断

变量与比较边界
I：任务指令数；IPC：有效每周期指令；f：频率；P：功率
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：任务能量近似 E=P×I/(IPC×f)，加入平台与空闲功耗后再比较。
交叉条件
更宽仅在任务可供给并行工作且频率/功率代价合理时占优。
最强反例
依赖链或内存延迟主导的任务不能有效利用额外 ALU。
生产验证
在等功率与等面积两种约束下分别扫描任务 IPC、前端停顿、数据带宽及空闲占比。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. Bobcat: AMD’s New Low Power x86 Core Architecture

    Brad Burgess（团队技术报告）；Brad Cohen 团队归属另由 2011 合著论文元数据证实 · 2010-08-24 · 团队作者幻灯片；幻灯片 pp.2–6：市场、设计目标、乱序与 C6。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

  2. Next Generation Zen 5 Core

    Brad Cohen、Mahesh Subramony；共同作者 Mike Clark · 2024-08 · 作者幻灯片；幻灯片 pp.3–8：均衡吞吐、双取译码与数据流。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Hot Chips 2024 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Bobcat: AMD’s New Low Power x86 Core ArchitectureBrad Burgess（团队技术报告）；Brad Cohen 团队归属另由 2011 合著论文元数据证实；2010-08-24；幻灯片 pp.2–6：市场、设计目标、乱序与 C6；已读一手正文
  3. Next Generation Zen 5 CoreBrad Cohen、Mahesh Subramony；共同作者 Mike Clark；2024-08；幻灯片 pp.3–8：均衡吞吐、双取译码与数据流；已读一手正文
  4. Bobcat 2011 合著论文（仅核验作者归属）Brad Burgess、Brad Cohen 等；IEEE Micro 31(2) pp.16–25；未获取此篇全文，不算第三项实质正文。

相关短文：核心数与资源预算

回到人物名单
77 · 异构移动 SoC 与均衡 CPU 数据流

Mahesh Subramony

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

共同设计面向移动场景的异构 SoC，并以均衡的数据供给支撑 Zen 5 更宽核心。

最重要贡献

  • Ryzen 7040 把 CPU、GPU、XDNA 与媒体加速器组合到移动 SoC，配合面向场景的互连和功率状态管理。
  • Zen 5 同时扩展预测/取译码、派发、执行与数据通路，避免仅增加执行单元却供给不足。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Subramony 是两份 AMD Hot Chips 技术报告的作者，7040 与 Zen 5 均为团队成果；不把 Arm、GPU 或 XDNA 全部独占归因个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：按任务选计算引擎，并让数据通路、唤醒代价和共享功率预算匹配；宽核心收益需要指令流与数据流一起供给。

思维方式

  • Ryzen 7040 把 CPU、GPU、XDNA 与媒体加速器组合到移动 SoC，配合面向场景的互连和功率状态管理。
  • 扫任务映射、内存流量、功率状态驻留时间和唤醒次数，测整个任务能量与尾延迟。

可复用提问

  • CPU、GPU、NPU 同时工作时，谁消耗共同内存带宽和功率余量？
  • 在什么工作负载和故障条件下，上述机制不再占优？

适用边界

加速器收益依赖可映射算子和软件支持；峰值宽度不等于应用 IPC，厂商性能数值不能当独立测量。

建议诊断 · 编辑提炼

扫任务映射、内存流量、功率状态驻留时间和唤醒次数，测整个任务能量与尾延迟。

架构挑战者 · 异构移动 SoC 与均衡 CPU 数据流挑战

CPU、GPU、NPU 同时工作时，谁消耗共同内存带宽和功率余量？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
F：计算工作；C：选定引擎有效吞吐；D：共享流量；B：实际带宽
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：总时间至少 max(F/C,D/B)，另加数据转换与唤醒开销。
交叉条件
专用引擎节约的计算时间必须覆盖转换、搬运和唤醒成本。
最强反例
短小任务切换到专用引擎的开销超过计算本身。
生产验证
扫任务映射、内存流量、功率状态驻留时间和唤醒次数，测整个任务能量与尾延迟。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. AMD Ryzen 7040 Series Technology Overview

    Mahesh Subramony、David Kramer、Indrani Paul · 2023-08 · 作者幻灯片；幻灯片 pp.2–3 异构集成；pp.15–16 功率与互连。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

  2. Next Generation Zen 5 Core

    Brad Cohen、Mahesh Subramony；共同作者 Mike Clark · 2024-08 · 作者幻灯片；幻灯片 pp.3–8：目标、双取指/译码、派发与数据通路。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Hot Chips 2023 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2024 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. AMD Ryzen 7040 Series Technology OverviewMahesh Subramony、David Kramer、Indrani Paul；2023-08；幻灯片 pp.2–3 异构集成；pp.15–16 功率与互连；已读一手正文
  4. Next Generation Zen 5 CoreBrad Cohen、Mahesh Subramony；共同作者 Mike Clark；2024-08；幻灯片 pp.3–8：目标、双取指/译码、派发与数据通路；已读一手正文

相关短文：核心数与资源预算

回到人物名单
78 · CPU 数据供给与一致性预填充

Magnus Bruce

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

通过 Neoverse V2 的宽度、深度与数据供给协同，并参与可由目标缓存选择接受的一致性预填充机制。

最重要贡献

  • Neoverse V2 报告展示解耦预测/取指、加宽派发和访存路径，在短流水线约束下增加可执行并行度。
  • Cache content management 专利通过 hub 发送预填充触发，再由目标端按额外条件决定是否取数，避免无条件推入缓存。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Magnus Bruce 是 Arm V2 技术报告讲者；Arm 专利列 Klas Magnus Bruce（页面倒序为 Magnus Bruce Klas）为共同发明人。报告代表团队设计，专利不证明 V2 已采用该实施例。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：提前供数仍需接收方决定资源是否值得占用；扩大取指能力和缓存预填充必须共同计量污染及功耗。

思维方式

  • Neoverse V2 报告展示解耦预测/取指、加宽派发和访存路径，在短流水线约束下增加可执行并行度。
  • 测预取准确率、及时率、被替换行再访问率与互连流量，加入目标缓存拒绝触发的消融实验。

可复用提问

  • 提前取入的数据究竟缩短关键路径，还是挤出更有价值的数据？
  • 该机制在哪些负载、实现与故障条件下失效？

适用边界

报告的 SPEC 提升为厂商估计，不是本站测试；专利机制依赖一致性协议支持，不能推定任意 CHI 实现支持。

建议诊断 · 编辑提炼

测预取准确率、及时率、被替换行再访问率与互连流量，加入目标缓存拒绝触发的消融实验。

架构挑战者 · CPU 数据供给与一致性预填充挑战

提前取入的数据究竟缩短关键路径，还是挤出更有价值的数据？

技能：A2 交叉条件 A4 局部性推理 A8 软硬件边界

变量与比较边界
a：有效且及时的比例；Ls：每次节约；Cp：污染及链路成本
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：每次触发净收益近似 a×Ls−Cp；必须用实际命中和替换归因。
交叉条件
预测准确且接收缓存有容量时更有利。
最强反例
热点工作集满缓存时额外预填充可能增加需求 miss。
生产验证
测预取准确率、及时率、被替换行再访问率与互连流量，加入目标缓存拒绝触发的消融实验。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. Arm Neoverse V2 platform: Leadership Performance and Power Efficiency

    Magnus Bruce · 2023-08-28 · 作者技术报告全文；幻灯片 pp.4–8：设计原则、前端与派发。已获取正文并核验所列章节；证据：强：一手技术正文；合著或共同发明不代表个人独占贡献；用途：关键贡献、机制与适用边界。

  2. GB2560240A: Cache content management

    Phanindra Kumar Mannava、Bruce James Mathewson、Jamshed Jalal、Klas Magnus Bruce 等 · 2018-09-05 · 专利说明书全文；Description of example embodiments；FIG.4–8：hub trigger 与 target criteria。已获取正文并核验所列章节；证据：强：一手技术正文；合著或共同发明不代表个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Hot Chips 2023 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. The Arm Neoverse N1 Platform: Building Blocks for the Next-Gen Cloud-to-Edge Infrastructure SoCAndrea Pellegrini、Nigel Stephens、Magnus Bruce、Yasuo Ishii 等；2020；白皮书 pp.3–5：前端、后端、内存；平台网格章节；已读一手正文
  3. Arm Neoverse V2 platform: Leadership Performance and Power Efficiency for Next-Generation Cloud Computing, ML and HPC WorkloadsMagnus Bruce；2023-08-28；幻灯片 pp.4–10：预测、载入存储、预取 QoS；已读一手正文
  4. GB2560240A: Cache content managementPhanindra Kumar Mannava、Bruce James Mathewson、Jamshed Jalal、Klas Magnus Bruce 等；2018-09-05；Description of example embodiments；FIG.4–8：hub trigger 与 target criteria；已核验正文

相关短文：核心数与资源预算

回到人物名单
79 · SMT 资源仲裁与投机缓存状态

Rabin Sugumar

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

以 ThunderX3 报告解释多线程共享执行资源，并提出延后投机数据进入缓存的状态管理方案。

最重要贡献

  • ThunderX3 在取指、派发、调度和退休设置不同仲裁规则，以共享结构服务四线程并兼顾公平与吞吐。
  • 投机缓存专利把 load 填入独立缓冲，记录 speculative、validated、cancelled 状态，在提交或取消后决定填充或丢弃。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Sugumar 是 Marvell ThunderX3 作者讲者及 US11663130B1 列名发明人；芯片成果归团队，专利并不证明 ThunderX3 采用该机制。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：增加线程和提前取数都会扩大共享状态；应明确何时分配资源、谁获得服务以及何时让投机副作用可见。

思维方式

  • ThunderX3 在取指、派发、调度和退休设置不同仲裁规则，以共享结构服务四线程并兼顾公平与吞吐。
  • 扫描线程组合、仲裁公平性和 p99；对分支取消、缓冲溢出及一致性 snoop 做正确性与侧信道检查。

可复用提问

  • SMT 吞吐增加是否牺牲单线程尾延迟，而隔离投机填充又需多少缓冲容量？
  • 该机制在哪些负载、实现与故障条件下失效？

适用边界

ThunderX3 2020 披露的性能为厂商数据和当时设计状态，不视为普遍部署结果；缓存缓冲方案也不等同于消除所有微架构侧信道。

建议诊断 · 编辑提炼

扫描线程组合、仲裁公平性和 p99；对分支取消、缓冲溢出及一致性 snoop 做正确性与侧信道检查。

架构挑战者 · SMT 资源仲裁与投机缓存状态挑战

SMT 吞吐增加是否牺牲单线程尾延迟，而隔离投机填充又需多少缓冲容量？

技能：A2 交叉条件 A4 局部性推理 A8 软硬件边界

变量与比较边界
r：投机填充到达率；τ：至提交平均时间；N：缓冲条目
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：稳态缓冲占用近似 r×τ；N 不足时需计量丢弃/重取成本。
交叉条件
等待可被其他线程填补且隔离缓冲不饱和时更有利。
最强反例
高 IPC 线程争用同一执行端口，SMT 可能增加尾延迟而吞吐收益小。
生产验证
扫描线程组合、仲裁公平性和 p99；对分支取消、缓冲溢出及一致性 snoop 做正确性与侧信道检查。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. ThunderX3: Next-Generation Arm-Based Server

    Rabin Sugumar · 2020-08 · 作者技术报告全文；幻灯片 pp.12–16：四路 SMT、仲裁与缓存互连。已获取正文并核验所列章节；证据：强：一手技术正文；合著或共同发明不代表个人独占贡献；用途：关键贡献、机制与适用边界。

  2. US11663130B1: Cache replacement mechanisms for speculative execution

    Rabin Sugumar · 2023-05-30 · 专利说明书全文；FIG.4–8、speculative fill buffer、提交/取消及溢出处理。已获取正文并核验所列章节；证据：强：一手技术正文；合著或共同发明不代表个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Hot Chips 2020 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Distributed Vector Architecture: Beyond a Single Vector-IRAMStefanos Kaxiras、Rabin Sugumar、James Schwarzmeier；1997-06-01；作者上传正文 §2–2.1：SETMV、mapping vector；§3 评估；已读一手正文
  3. ThunderX3: Next-Generation Arm-Based ServerRabin Sugumar；2020-08；幻灯片 pp.4–10：核心、取指、缓存与 SMT；已读一手正文
  4. ThunderX3 作者简介：Cray 与 Marvell 经历IEEE Micro 2021年3/4月；ThunderX3论文末作者简介，仅身份轨迹佐证。
  5. US11663130B1: Cache replacement mechanisms for speculative executionRabin Sugumar；2023-05-30；FIG.4–8、speculative fill buffer、提交/取消及溢出处理；已核验正文

相关短文：核心数与资源预算

回到人物名单
80 · 64 位兼容扩展与流水线取舍

Earl Killian

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

参与 MIPS 向 64 位的兼容扩展，并在 R4000 报告中解释流水线深度、访存和系统接口取舍。

最重要贡献

  • R4000 报告把超流水线与超标量的分支、load 和依赖代价逐项比较，并以可配置时钟和系统接口适应不同系统。
  • 64 位扩展专利用符号扩展保存原 32 位语义，对不能自然保持语义的运算增加修正或新指令，兼容旧地址空间。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Killian 是 1991 R4000 技术报告作者，且与 Thomas Riordan、Danny Freitas、Ashish Dixit、John Hennessy 共同列名兼容扩展专利。MIPS III/R4000 为团队成果。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：字长扩展的难点在每条旧指令和地址规则保持正确；更高时钟也需与分支和访存等待一起评估。

思维方式

  • R4000 报告把超流水线与超标量的分支、load 和依赖代价逐项比较，并以可配置时钟和系统接口适应不同系统。
  • 逐类验证符号扩展不变量、32/64 位溢出、移位量、跳转和异常；另测分支/加载延迟对频率收益的抵消。

可复用提问

  • 扩展位宽后，哪些旧运算在溢出、移位、比较和地址边界上不再自然等价？
  • 该机制在哪些负载、实现与故障条件下失效？

适用边界

专利的兼容条件依赖符号扩展、溢出及移位规则，不能泛化成任意 32 位二进制零成本兼容；1991 流水线对比不是现代核性能结论。

建议诊断 · 编辑提炼

逐类验证符号扩展不变量、32/64 位溢出、移位量、跳转和异常；另测分支/加载延迟对频率收益的抵消。

架构挑战者 · 64 位兼容扩展与流水线取舍挑战

扩展位宽后，哪些旧运算在溢出、移位、比较和地址边界上不再自然等价？

技能：A2 交叉条件 A4 局部性推理 A8 软硬件边界

变量与比较边界
f：频率；CPI：含停顿的周期数；I：同任务指令数
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T=I×CPI/f；位宽改变时同时检查 I 与数据体积。
交叉条件
频率和地址容量收益须超过停顿及兼容修正成本。
最强反例
32 位无符号加法溢出后若未修正符号扩展，64 位后续操作可能改变旧语义。
生产验证
逐类验证符号扩展不变量、32/64 位溢出、移位量、跳转和异常；另测分支/加载延迟对频率收益的抵消。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. MIPS R4000 Technical Overview: 64 Bits/100 MHz or Bust

    Earl Killian · 1991-08-02 · 作者技术报告全文；幻灯片 7–20 流水线与延迟；23–26 系统接口。已获取正文并核验所列章节；证据：强：一手技术正文；合著或共同发明不代表个人独占贡献；用途：关键贡献、机制与适用边界。

  2. EP0503514A2: Backward-compatible computer architecture with extended word size and address space

    Earl A. Killian、Thomas J. Riordan、Danny L. Freitas、Ashish B. Dixit、John L. Hennessy · 1992-09-16 · 专利说明书全文；Tables 3A–6B；FIG.4；Addressing for the Extended Architecture。已获取正文并核验所列章节；证据：强：一手技术正文；合著或共同发明不代表个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Hot Chips 1989 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hardware/Software Instruction Set Configurability for System-on-Chip ProcessorsAlbert Wang、Earl Killian、Dror Maydan、Chris Rowen；2001-06；§2 架构取舍；§3 TIE；硬件及软件工具生成章节；已读一手正文
  3. Improving Instruction Delivery with a Block-Aware ISAAhmad Zmily、Earl Killian、Christos Kozyrakis；2005；pp.530–539：§2 描述符；§3 前端；§4 评估；已读一手正文
  4. Earl Killian 本人主页：贡献边界My writings：明确 BLISS 为建议研究方向；背景归属证据，不作第三项实质作品。
  5. MIPS R4000 Technical Overview: 64 Bits/100 MHz or BustEarl Killian；1991-08-02；幻灯片 7–20 流水线与延迟；23–26 系统接口；已核验正文
  6. EP0503514A2: Backward-compatible computer architecture with extended word size and address spaceEarl A. Killian、Thomas J. Riordan、Danny L. Freitas、Ashish B. Dixit、John L. Hennessy；1992-09-16；Tables 3A–6B；FIG.4；Addressing for the Extended Architecture；已核验正文

相关短文：核心数与资源预算

回到人物名单
248 · 多线程吞吐与系统平衡

Rick Hetherington

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 网络、互连与通信

推动吞吐型 CMT 处理器，将细粒度线程交替与片上缓存、内存及 I/O 集成共同设计。

最重要贡献

  • 本人 CMT 报告解释以多线程填补执行空闲，并把整机功率、部件数和故障恢复纳入评价。
  • 参与 UltraSPARC T2 团队设计：八核各八线程、双整数执行路径及分银行共享缓存，扩展商用并发吞吐。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2006 本人报告列为 Niagara 处理器与系统首席架构师；2007 T2 论文为多人共同署名，不将全部电路与系统贡献归于个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：线程遇到长延迟事件后暂不发射，调度其他可运行线程；更多在途工作需要缓存、交叉开关和内存同步承接。

思维方式

  • 区分线程吞吐与单请求延迟。
  • 同步检查缓存和内存供给。
  • 把整机可靠性与功率放入比较。

可复用提问

  • 增加线程是在隐藏等待，还是增加共享资源排队？
  • 带宽固定时还应增加多少线程？

适用边界

目标是有充足线程级并行的吞吐工作负载，不能等同单线程加速；同期厂商性能比较受软件与配置限制。

建议诊断 · 编辑提炼

建议验证（尚未执行）：扫描线程数和工作集，记录吞吐、P99、内存带宽及队列，固定服务目标。

架构挑战者 · 多线程吞吐与系统平衡

增加线程是在隐藏等待，还是增加共享资源排队？

技能：A3 瓶颈识别 A5 排队与尾延迟 A6 规模扩展

变量与比较边界
N：在途请求；L：平均响应秒；λ：完成率；B：带宽；b：每请求字节。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：稳定系统 N=λL，且 λ≤B/b。
交叉条件
并发隐藏延迟但未使带宽或尾延迟越界。
最强反例
共享内存饱和后更多线程只增加排队。
生产验证
建议验证（尚未执行）：扫描线程数和工作集，记录吞吐、P99、内存带宽及队列，固定服务目标。
跨领域迁移
SMT服务器和并发服务。

已核验来源与证据范围

  1. System Implications of Aggressive CMT Processors

    Rick Hetherington · 2006-03 · 作者幻灯片；slides 3–11、16–20。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

  2. UltraSPARC T2: A Highly-Threaded, Power-Efficient, SPARC SOC

    Manish Shah、Jama Barreh、Jeff Brooks、Robert Golla、Gregory Grohoski、Nils Gura、Rick Hetherington 等 · 2007 · 论文全文；§I–III，pp.1–3。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

保留的代表来源
  1. Oracle OpenSPARC官方文献目录[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  2. Oracle：UltraSPARC T2署名技术论文[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  3. VCEW 2013公开议程[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  4. System Implications of Aggressive CMT Processors2006-03 · slides 3–11、16–20
  5. UltraSPARC T2: A Highly-Threaded, Power-Efficient, SPARC SOC2007 · §I–III，pp.1–3

相关短文：更多核心

回到人物名单
252 · Mill belt、命名与编译器分工

Ivan Godard

主领域：CPU 微架构与工业实现 · 关联领域：编译器、运行时与并行编程

Mill 的 belt 设计用短寿命、单赋值结果序列替代大量显式寄存器命名与重命名。

最重要贡献

  • belt 用结果的相对位置表示操作数，使临时值按产出顺序自然过期。
  • 编译器用显式保存/恢复处理超出 belt 生命周期的值；execution 讲义定义逻辑阶段和依赖语义。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Mill Computing 的主讲者与设计团队成员；属于厂商架构提案，不能当作已大规模部署或第三方性能验证的产品。

机制与核心论证 · 编辑解读

2013 belt 讲义强调单赋值、无覆盖引起的名字相关和无需传统寄存器重命名；2014 execution 讲义解释阶段排序与操作数可见性。本站将其提炼为把一部分名字与生命周期管理移到 ISA/编译器边界。

思维方式

  • 跟踪值的生命周期与保存恢复次数，核算消除重命名后的软件代价。
  • 消除的重命名成本是否被保存值、调度和调用成本取代？

可复用提问

  • 消除的重命名成本是否被保存值、调度和调用成本取代？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

长寿命值仍需 scratchpad 保存；调用、异常与编译器调度增加成本。厂商宣称的功耗或速度优势未在本次资料中获得独立验证，不纳入结论。

建议诊断 · 编辑提炼

围绕“消除的重命名成本是否被保存值、调度和调用成本取代？”测量下列变量：重命名节省、spill/fill 次数与等待、代码尺寸、编译器质量。 将假设与结果分别记录。

架构挑战者 · 值生命周期与命名成本

消除的重命名成本是否被保存值、调度和调用成本取代？

技能：A1 假设挑战 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
重命名节省、spill/fill 次数与等待、代码尺寸、编译器质量。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：净收益=省下的命名/调度代价-保存恢复及编译器引入的代价；须在相同任务测量。
交叉条件
短寿命值占优且软件工具能控制新增保存成本。
最强反例
长依赖链和大量跨调用活跃值导致频繁保存恢复。
生产验证
围绕“消除的重命名成本是否被保存值、调度和调用成本取代？”测量下列变量：重命名节省、spill/fill 次数与等待、代码尺寸、编译器质量。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. The Belt: Mill CPU architecture talk

    Ivan Godard · 2013-07-11 · 作者讲义/幻灯片；官方讲义；幻灯片 36–39。正文已获取并核验；证据：强；用途：机制与归属。

  2. The Mill CPU: Execution

    Ivan Godard · 2014-02-05 · 作者讲义/幻灯片；官方讲义；幻灯片 16 与执行阶段说明。正文已获取并核验；证据：强；用途：机制与归属。

保留的代表来源
  1. The Belt: Mill CPU architecture talk2013-07-11 · 作者讲义/幻灯片 · 官方讲义；幻灯片 36–39
  2. The Mill CPU: Execution2014-02-05 · 作者讲义/幻灯片 · 官方讲义；幻灯片 16 与执行阶段说明
回到人物名单
254 · Telum、交易内 AI 与大型机处理器

Christian Jacobi

主领域：CPU 微架构与工业实现 · 关联领域：GPU、AI 与专用加速 ／ 云、数据中心与基础设施经济性

Telum 将低延迟 AI 推理放进大型机交易路径，使模型判断能参与交易完成前的决策。

最重要贡献

  • 片上推理加速器服务于交易内推理，降低外部卸载的往返和集成负担。
  • Telum 团队以缓存和芯片间协作设计支撑核心与加速器的数据需求。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

IBM 的 Telum Hot Chips 33 讲者；署名发布文章由 Christian Jacobi 与 Elpida Tzortzatos 合著。芯片与软件体系是 IBM 团队贡献，不能将其个人称为全部单元的唯一设计者。

机制与核心论证 · 编辑解读

2021 幻灯片和发布技术文章共同定位于 in-transaction inference。重要问题是既有交易延迟预算下能否完成模型决策；片上位置减少卸载路径，但收益仍受模型、软件调度和数据就绪影响。

思维方式

  • 把推理排队和预处理计入交易尾延迟预算。
  • 推理结果能在交易截止时间前返回并改变有效决策吗？

可复用提问

  • 推理结果能在交易截止时间前返回并改变有效决策吗？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

片上加速器峰值不能直接证明交易尾延迟或准确性改善；大模型、排队、预处理和共享数据路径可能限制收益。原文为厂商一手披露，缺少独立生产对照。

建议诊断 · 编辑提炼

围绕“推理结果能在交易截止时间前返回并改变有效决策吗？”测量下列变量：预处理 P；排队 Q；推理 I；交易剩余预算 B；质量指标。 将假设与结果分别记录。

架构挑战者 · 交易内推理与尾延迟预算

推理结果能在交易截止时间前返回并改变有效决策吗？

技能：A3 瓶颈识别 A5 排队与尾延迟 A8 软硬件边界 A10 产品判断

变量与比较边界
预处理 P；排队 Q；推理 I；交易剩余预算 B；质量指标。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：P+Q+I≤B 是及时返回的必要条件，且须满足模型质量与服务尾分位。
交叉条件
目标尾分位符合预算并优于相同质量的外部卸载方案。
最强反例
推理很快但输入准备或队列等待超过交易预算。
生产验证
围绕“推理结果能在交易截止时间前返回并改变有效决策吗？”测量下列变量：预处理 P；排队 Q；推理 I；交易剩余预算 B；质量指标。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. IBM Telum Processor

    Christian Jacobi · 2021-08 · 作者幻灯片；Hot Chips 33，17 页；AI 与缓存章节。正文已获取并核验；证据：强；用途：机制与归属。

  2. IBM Telum Processor: The next-gen microprocessor for IBM Z and IBM LinuxONE

    Christian Jacobi; Elpida Tzortzatos · 2021-08-23 · 作者技术文章；IBM 发布文章正文；in-transaction inference。公开网页工具获取文章正文；本地请求被拦截；证据：强；用途：机制与归属。

保留的代表来源
  1. IBM Telum Processor2021-08 · 作者幻灯片 · Hot Chips 33，17 页；AI 与缓存章节
  2. IBM Telum Processor: The next-gen microprocessor for IBM Z and IBM LinuxONE2021-08-23 · 作者技术文章 · IBM 发布文章正文；in-transaction inference
回到人物名单
255 · Bobcat、低功耗 x86 与可综合实现

Brad Burgess

主领域：CPU 微架构与工业实现 · 关联领域：物理实现、能效与能源边界

Bobcat 用小型乱序 x86 核心与可综合实现，在软件兼容、面积和低功耗目标间建立产品取舍。

最重要贡献

  • 保持 AMD64、SIMD 和虚拟化支持，同时面向较小面积与低功耗设计乱序核心。
  • 可综合实现提高复用与实现灵活性，但须接受性能与物理设计约束。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2010 Hot Chips 讲义明确 Brad Burgess 为 chief architect；2011 IEEE Micro 论文由 Burgess、Cohen、Denman、Dundas、Kaplan、Rupley 合著，不能把团队的所有实现细节归为个人成果。

机制与核心论证 · 编辑解读

Hot Chips 讲义展示双指令译码、乱序执行与电源状态等设计。它选择保留足以利用局部并行的执行组织，同时控制规模；“低功耗”需要在应用、时间和功率之间衡量，不能只比较瞬时瓦数。

思维方式

  • 用每任务能量和性能门槛比较低功耗核心，而非只比较瓦数。
  • 较小核心的执行时间增加，会不会抵消功率下降？

可复用提问

  • 较小核心的执行时间增加，会不会抵消功率下降？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

峰值单线程不是唯一目标；可综合实现不保证所有工艺同等高效。论文第二来源本次仅取得摘要，具体机制以完整讲义为依据。

建议诊断 · 编辑提炼

围绕“较小核心的执行时间增加，会不会抵消功率下降？”测量下列变量：平均功率 P；任务时间 T；面积 A；软件兼容与性能门槛。 将假设与结果分别记录。

架构挑战者 · 低功率与每任务能量

较小核心的执行时间增加，会不会抵消功率下降？

技能：A2 交叉条件 A7 PPA 与完整成本 A10 产品判断

变量与比较边界
平均功率 P；任务时间 T；面积 A；软件兼容与性能门槛。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：每任务能量 E=P·T；在性能门槛内同时比较 E 与 A，不用功率单项代替效率。
交叉条件
能量/面积收益满足产品门槛，且任务时间可接受。
最强反例
功率下降但任务时间增长更快，能量和用户体验变差。
生产验证
围绕“较小核心的执行时间增加，会不会抵消功率下降？”测量下列变量：平均功率 P；任务时间 T；面积 A；软件兼容与性能门槛。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. Bobcat: AMD’s Low Power x86 Processor

    Brad Burgess · 2010-08-24 · 作者幻灯片；Hot Chips 22；架构、可综合设计与电源章节。正文已获取并核验；证据：强；用途：机制与归属。

  2. Bobcat: AMD’s Low-Power x86 Processor

    Brad Burgess; Brad Cohen; Marvin Denman; Jim Dundas; David Kaplan; Jeff Rupley · 2011 · 原论文摘要；IEEE Micro 31(2), pp.16–25；DOI 10.1109/MM.2011.2。原论文摘要已获取；未取得全文；证据：中；用途：设计定位与团队归属。

保留的代表来源
  1. Bobcat: AMD’s Low Power x86 Processor2010-08-24 · 作者幻灯片 · Hot Chips 22；架构、可综合设计与电源章节
  2. Bobcat: AMD’s Low-Power x86 Processor2011 · 原论文摘要 · IEEE Micro 31(2), pp.16–25；DOI 10.1109/MM.2011.2
回到人物名单
256 · POWER 缓存、内存与加速器连接

Jeff Stuecheli

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 网络、互连与通信

以 POWER 的缓存、内存和加速器连接设计，把核心能力扩展到完整异构平台。

最重要贡献

  • 参与 POWER8 缓存与内存子系统：面向不同插槽规模组织片上/缓冲存储和一致性资源。
  • POWER9 报告区分 SMT4/SMT8 产品目标，以及 PCIe、NVLink、OpenCAPI 等连接路径的不同角色。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

IBM POWER 技术报告讲者，POWER8 子系统论文合作者；缓存、一致性与接口是多人设计，讲者身份不等于所有模块的唯一发明者。

机制与核心论证 · 编辑解读

2015 官方论文摘要说明 POWER8 子系统的多插槽扩展目标；2018 POWER9 完整讲义展示针对 Linux 与 PowerVM 的核心变体以及加速器接口。本站提炼的关键是接口、内存和软件生态必须匹配，不能把所有高速接口视为可互换。

思维方式

  • 按接口语义、软件生态和真实数据路径比较异构连接。
  • 接口更快之后，应用真正受限于哪一段数据路径？

可复用提问

  • 接口更快之后，应用真正受限于哪一段数据路径？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

链路标称带宽不是应用带宽；一致性、主机内存、协议、软件和拓扑都会改变有效吞吐。路线图是 2018 当时陈述，不能当作当前状态。

建议诊断 · 编辑提炼

围绕“接口更快之后，应用真正受限于哪一段数据路径？”测量下列变量：链路/内存/设备有效带宽；协议与软件开销；访问模式。 将假设与结果分别记录。

架构挑战者 · 异构接口与数据路径

接口更快之后，应用真正受限于哪一段数据路径？

技能：A3 瓶颈识别 A6 规模扩展 A8 软硬件边界

变量与比较边界
链路/内存/设备有效带宽；协议与软件开销；访问模式。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：流式吞吐≤min(主机供给,链路有效带宽,设备消费能力)；排队与延迟另计。
交叉条件
被提升路径原本是瓶颈，且软件能够使用相应接口语义。
最强反例
提高链路速率却仍受主存带宽或数据重排限制。
生产验证
围绕“接口更快之后，应用真正受限于哪一段数据路径？”测量下列变量：链路/内存/设备有效带宽；协议与软件开销；访问模式。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. POWER9

    Jeff Stuecheli · 2018 · 作者幻灯片；HPC User Forum Tucson；核心变体与互连页。正文已获取并核验；证据：强；用途：机制与归属。

  2. The Cache and Memory Subsystems of the IBM POWER8 Processor

    William J. Starke; Jeff Stuecheli; D. M. Daly; J. S. Dodson 等 · 2015 · 原论文摘要；IBM J. Research and Development；官方摘要与作者列表。公开网页工具获取摘要；未取得全文；证据：中；用途：子系统设计目标与归属。

保留的代表来源
  1. POWER92018 · 作者幻灯片 · HPC User Forum Tucson；核心变体与互连页
  2. The Cache and Memory Subsystems of the IBM POWER8 Processor2015 · 原论文摘要 · IBM J. Research and Development；官方摘要与作者列表
回到人物名单
260 · Itanium 微架构与延迟容忍

Cameron McNairy

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性

参与 Itanium 2 与 Montecito 微架构设计，用缓存和动态线程切换缓解显式并行机器的访存停顿。

最重要贡献

  • 与 Don Soltis 合著 Itanium 2 论文，说明流水线、发射和缓存如何把编译器给出的并行性变成执行能力。
  • 与 Rohit Bhatia 展示 Montecito：保留兼容性，用多核、双线程及缓存改进提高长延迟负载的资源利用率。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2003 论文将 McNairy 列为 Intel 的 Itanium 2 微架构师；2004 幻灯片署名 McNairy（Intel）与 Bhatia（HP）。产品机制属于 Intel/HP 团队，不将所有硬件归于单一作者。

机制与核心论证 · 编辑解读

Itanium 以指令束和停止标记暴露可并行操作，但动态访存仍可让执行资源闲置。Montecito 根据长延迟事件和线程紧迫度切换，配合时间片及阈值保证进展；缓存组织也同步调整。

思维方式

  • 把编译器可见并行与动态停顿分开测量。
  • 检查线程切换的滞后、公平性与资源争用。

可复用提问

  • 另一线程填补的空闲时间是否超过切换与缓存干扰成本？
  • 同一总线饱和时，增加线程还能提高吞吐吗？

适用边界

这是时间多线程的延迟隐藏，不能写成每周期同时发射多个线程的 SMT。共享缓存与接口可能增加竞争；2004 幻灯片是发布前设计说明，不把其中功耗或 Foxton 计划当成最终量产实测。

建议诊断 · 编辑提炼

固定任务与线程数，对照禁用/启用线程切换，测停顿隐藏量、切换周期、缓存未命中、总线利用率和单线程延迟。

架构挑战者 · 显式并行与延迟隐藏

另一线程填补的空闲时间是否超过切换与缓存干扰成本？

技能：A2 交叉条件 A3 瓶颈识别 A4 局部性推理 A8 软硬件边界

变量与比较边界
H：被隐藏停顿；S：切换成本；I：新增缓存与接口干扰；均按同一任务周期计。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：净周期节省 ΔT=H−S−I；仅当工作量和正确性相同才可比较。
交叉条件
H>S+I 且单线程延迟、公平性满足目标。
最强反例
两个线程同时受共享内存带宽限制，切换不能创造带宽。
生产验证
固定任务与线程数，对照禁用/启用线程切换，测停顿隐藏量、切换周期、缓存未命中、总线利用率和单线程延迟。
跨领域迁移
迁移到 GPU、存储异步执行时重新计量并发资源与干扰。

已核验来源与证据范围

  1. Itanium 2 Processor Microarchitecture

    Cameron McNairy; Don Soltis · 2003-03/04 · 论文全文；IEEE Micro 23(2), pp.44–55；Microarchitecture overview、缓存与流水线章节。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

  2. Montecito — The Next Product in the Itanium Processor Family

    Cameron McNairy; Rohit Bhatia · 2004-08-24 · 作者幻灯片；Hot Chips 16；slides 5–10（PDF pp.3–5）。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. Itanium 2 Processor Microarchitecture2003-03/04 · 论文全文 · IEEE Micro 23(2), pp.44–55；Microarchitecture overview、缓存与流水线章节
  2. Montecito — The Next Product in the Itanium Processor Family2004-08-24 · 作者幻灯片 · Hot Chips 16；slides 5–10（PDF pp.3–5）
回到人物名单
261 · APU 系统架构与统计仿真

Sebastien Nussbaum

主领域：CPU 微架构与工业实现 · 关联领域：物理实现、能效与能源边界 ／ HPC 与可扩展并行系统

将快速性能建模与异构 SoC 设计结合：用统计仿真筛选方案，并在 Trinity 中协调计算与热预算。

最重要贡献

  • 与 James E. Smith 扩展统计仿真至 SMP，把同步和一致性事件纳入快速设计空间探索。
  • 作为 Trinity SoC 架构师，阐述 CPU、GPU 与电源管理的集成，用动态热余量调整性能。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

SMP 论文署名 Sun 的 Nussbaum 与 Wisconsin 的 Smith；2012 Trinity 讲义明确其 AMD Fellow、Trinity SoC Architect 身份。统计方法属合作，Trinity 各 IP 属团队；本页是有来源的编辑提炼。

机制与核心论证 · 编辑解读

统计仿真从详细运行提取分布，再生成合成指令流；加入锁、屏障和缓存干预以刻画并行程序。Trinity 则以热实体及 RC 网络估计局部温度，再调节电压频率；两项工作分别说明设计评估与运行控制。

思维方式

  • 先以快速模型筛选，再用详细仿真复核。
  • 对共享资源和热热点保留专门的验证负载。

可复用提问

  • 统计模型是否保留决定方案排名的同步与一致性行为？
  • CPU/GPU 热余量分配能否改善完整任务，而不只是单个单元频率？

适用边界

快速收敛不等于准确：SMP 论文中 Ocean 等负载仍有较大绝对误差，结果依赖配置。Trinity 热模型图注明工程讨论用途，不能据此宣称所有量产配置的温度精度。

建议诊断 · 编辑提炼

选排名接近的候选，用相同输入做详细仿真；报告每项误差而非仅均值。SoC 回放 CPU、GPU 及混合负载，核查温度估计和任务完成能量。

架构挑战者 · 快速模型的决策可信度

统计模型是否保留决定方案排名的同步与一致性行为？

技能：A1 假设挑战 A3 瓶颈识别 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
Δ：两个方案预测差距；ε甲/ε乙：由复核估计的误差界。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：只有 Δ>ε甲+ε乙 时，模型排序才具有明确误差余量。
交叉条件
差距落入误差区间时，增加模型细节或详细复核。
最强反例
总体平均误差小，仍可能误排受屏障支配的关键任务。
生产验证
选排名接近的候选，用相同输入做详细仿真；报告每项误差而非仅均值。SoC 回放 CPU、GPU 及混合负载，核查温度估计和任务完成能量。
跨领域迁移
适用于架构仿真与热控制模型的分层验证。

已核验来源与证据范围

  1. Statistical Simulation of Symmetric Multiprocessor Systems

    Sebastien Nussbaum; James E. Smith · 2002 · 论文全文；§2、§4、§5.3、§6；PDF pp.1–9。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

  2. AMD “Trinity” APU

    Sebastien Nussbaum / AMD · 2012；讲义页脚 2012-07，Hot Chips 24 · 作者幻灯片；封面；pp.19–24、38；热模型、功耗及系统集成。已取得正文并核验所列章节；证据：强；用途：关键贡献、机制与归属。

保留的代表来源
  1. Statistical Simulation of Symmetric Multiprocessor Systems2002 · 论文全文 · §2、§4、§5.3、§6；PDF pp.1–9
  2. AMD “Trinity” APU2012；讲义页脚 2012-07，Hot Chips 24 · 作者幻灯片 · 封面；pp.19–24、38；热模型、功耗及系统集成
回到人物名单
262 · 浮点算术、舍入与可靠性

Eric Schwarz

主领域：CPU 微架构与工业实现 · 关联领域：并发语义、验证与可靠性

推进可靠浮点运算，在算术校验和舍入机制中兼顾结果正确性与硬件成本。

最重要贡献

  • 与 Daniel Lipetz 提出混合模 9/3 余数校验结构，适配十进制系数和二进制整数的检错需求。
  • 与 Cowlishaw、Smith、Yeh 共同提出为后续重舍入保留信息的十进制指令机制，避免特定双重舍入错误。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2011 论文明确两人同属 IBM；专利列四名共同发明人及 IBM。两者确认 Eric Schwarz / Eric M. Schwarz 的技术归属，不能把全部 IBM 浮点单元归其个人。未将先前仅有摘要的 z196 论文计为已读全文。

机制与核心论证 · 编辑解读

余数校验从输入独立推导结果的模值，再与输出比较；混合结构复用逻辑处理不同数制。舍入专利另以低位信息区分精确与非精确结果，使后续缩减精度不误认中点。

思维方式

  • 先定义错误模型，再选择校验结构。
  • 把中间结果的舍入信息视为正确性契约。

可复用提问

  • 算术校验能覆盖哪些错误，未覆盖部分由谁检测？
  • 中间舍入后，是否仍足以判断目标精度的正确方向？

适用边界

余数匹配不能排除所有多位错误，指数、控制和特殊数需单独检查。专利的一种简化模式要求后续精度至少减少两位；专利披露本身不证明量产性能。

建议诊断 · 编辑提炼

对系数、指数和控制分别注入单/多位错误；用精确参考算术覆盖中点两侧、尾数全零、溢出和多级舍入。

架构挑战者 · 数值正确性与检错覆盖

算术校验能覆盖哪些错误，未覆盖部分由谁检测？

技能：A1 假设挑战 A2 交叉条件 A8 软硬件边界

变量与比较边界
p漏：给定故障模型下漏检概率；A检：检错面积；L检：检测延迟。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：在 p漏 与 L检 满足恢复要求后比较 A检；模值相等仅是必要校验，不是正确性的充分证明。
交叉条件
提高模数可能提高覆盖，但须核算实现与恢复时限。
最强反例
相同余数的多位错误可以穿过校验。
生产验证
对系数、指数和控制分别注入单/多位错误；用精确参考算术覆盖中点两侧、尾数全零、溢出和多级舍入。
跨领域迁移
用于低精度算术时分别审查表示误差与硬件故障。

已核验来源与证据范围

  1. Self Checking in Current Floating-Point Units

    Daniel Lipetz; Eric Schwarz / IBM · 2011 · 论文全文；ARITH 20 pp.73–76；§VI–X。网页工具取得完整 4 页正文；直接本地请求返回 406；证据：强；用途：关键贡献、机制与归属。

  2. US8443029B2 — Round for reround mode in a decimal floating point instruction

    Michael F. Cowlishaw; Eric M. Schwarz; Ronald M. Smith, Sr.; Phil C. Yeh · 2013-05-14（授权公开） · 共同发明专利全文；Inventors、Abstract、Summary、低位信息及 P−2 精度条件。已取得说明书与权利要求；只证明披露与共同归属；证据：强；用途：舍入机制、前提与共同发明归属。

保留的代表来源
  1. Self Checking in Current Floating-Point Units2011 · 论文全文 · ARITH 20 pp.73–76；§VI–X
  2. US8443029B2 — Round for reround mode in a decimal floating point instruction2013-05-14（授权公开） · 共同发明专利全文 · Inventors、Abstract、Summary、低位信息及 P−2 精度条件
回到人物名单
263 · 硬件 scouting 与单线程访存并行

Shailender Chaudhry

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

共同提出硬件 scout threading，在停顿期探索可解析访存，以非提交的执行增加预取机会。

最重要贡献

  • 与 Marc Tremblay 共同披露 shadow register、不可用值标记及停顿结束后的恢复流程。
  • 与 Caprioli、Yip、Tremblay 合著吞吐计算论文，把 scouting 放入多核多线程的单线程性能约束中。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2005 论文简介称 Chaudhry 为 Rock chief architect，Caprioli 为 Rock core architect 并领导性能建模，Yip 从事性能建模，Tremblay 负责 Scalable Systems Group 架构；这些职责不得合并为一个人的工作。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：scouting 的价值是减少后续正式执行的等待，而非提交更多推测指令。评估必须同时记录覆盖率、及时性、流量和状态恢复成本。

思维方式

  • 把缺失等待转成地址探索，同时隔离正式架构状态。
  • 分别核算有用预取、错误路径流量和恢复成本。

可复用提问

  • scout 得到的是及时可用的数据，还是只占满带宽的请求？
  • 地址依赖未返回数据时，还能发现多少独立缺失？

适用边界

论文结果为特定模拟配置；专利披露不证明量产或商业成功。依赖链、带宽饱和和缓存污染会限制 scouting。

建议诊断 · 编辑提炼

固定缓存、频率和总功耗预算，开关 scouting，测预取覆盖率/及时性、额外流量、恢复周期和完整任务时间。

架构挑战者 · 等待期探索与有效预取

scout 得到的是及时可用的数据，还是只占满带宽的请求？

技能：A3 瓶颈识别 A6 规模扩展 A8 软硬件边界

变量与比较边界
S：减少的暴露等待；R：恢复代价；I：缓存与带宽干扰；均按同一任务周期计。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：净节省约为 S−R−I，重叠项不得重复计入。
交叉条件
地址可解析且预取及时，S 大于 R+I。
最强反例
指针追逐使后续地址不可知，或额外流量拖慢正式线程。
生产验证
固定资源做 scouting 消融，并检查正式架构状态一致。
跨领域迁移
适用于 runahead、辅助预取线程；不能直接等同训练型预取器。

已核验来源与证据范围

  1. Generating prefetches by speculatively executing code through hardware scout threading — US20040133769A1

    Shailender Chaudhry; Marc Tremblay · 2004-07-08（公开） · 专利说明书全文；发明人；Summary [0009]–[0022]；Figs.1–3。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：两人共同披露；预取、影子状态与恢复，不是商品性能证明。

  2. High-Performance Throughput Computing

    Shailender Chaudhry; Paul Caprioli; Sherman Yip; Marc Tremblay / Sun Microsystems · 2005-05/06 · 论文全文；IEEE Micro pp.32–45；Hardware scout（p.39 起）；末页四位作者职责。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：独立技术论文：机制、模拟条件与团队职责。

保留的代表来源
  1. Generating prefetches by speculatively executing code through hardware scout threading — US20040133769A12004-07-08（公开） · 发明人；Summary [0009]–[0022]；Figs.1–3
  2. High-Performance Throughput Computing2005-05/06 · IEEE Micro pp.32–45；Hardware scout（p.39 起）；末页四位作者职责
回到人物名单
264 · 安全系统与验证流程

Dan Hettena

主领域：CPU 微架构与工业实现

共同参与安全计算系统机制和 SPARK 验证流程，将运行时检测与工程证据相衔接。

最重要贡献

  • 作为共同发明人参与自动驾驶安全系统专利，涵盖锁步检测和隔离的安全控制路径。
  • 作为官方列名贡献者参与 NVIDIA/AdaCore 的 SPARK 软件开发验证流程。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

专利列十五位共同发明人；SPARK 项目 README 明确致谢 Hettena 对流程的贡献，但未说明其负责哪一条规范。不能从致谢推出主导作者，也不能把某一安全核心的设计独占归于他。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：硬件冗余与软件证明解决不同故障；组合使用仍需说明共同原因失效、工具假设和剩余风险。

思维方式

  • 区分硬件故障检测和软件验证的覆盖范围。
  • 将安全假设、工具输出与评审记录关联。

可复用提问

  • 哪些失效被检测，哪些仍可能同时影响冗余路径？
  • 验证结论依赖哪些工具和环境假设？

适用边界

仅完成共同参与的有限贡献主线，不声称 Hettena 独创锁步机制或流程全部条款。项目声明不是当前内部流程或认证保证；专利也不证明产品通过安全认证。

建议诊断 · 编辑提炼

对指定故障模型执行故障注入，并保存工具版本、诊断、假设与评审结果；比较检测覆盖与残余风险。

架构挑战者 · 检测覆盖与验证证据

双路计算一致时，是否仍存在共同原因失效？

技能：A6 规模扩展 A8 软硬件边界 A10 产品判断

变量与比较边界
故障集合、独立性、检测延迟、软件假设和证据覆盖。
条件性模型 · 编辑提炼
本站编辑诊断：每项安全主张必须对应故障模型、检测/恢复路径及可复查证据；重复硬件数量不是覆盖率。
交叉条件
隔离和诊断能覆盖目标故障，且反应时间符合系统要求。
最强反例
共享电源、相同软件缺陷或未验证假设使冗余路径同时失效。
生产验证
在明确故障模型下检查隔离、注入、恢复和工具结果的可追溯性。
跨领域迁移
可迁移至安全控制与可靠系统；不直接构成认证结论。

已核验来源与证据范围

  1. Systems and methods for safe and reliable autonomous vehicles

    Michael Alan Ditty; Gary Hicok; Jonathan Sweedler; Clement Farabet; Mohammed Abdulla Yousuf; Tai-Yuen Chan; Ram Ganapathi; Ashok Srinivasan; Michael Rod Truog; Karl Greb; John George Mathieson; David Nister; Kevin Flory; Daniel Perrin; Dan Hettena · 2023-05-09 · 专利说明书全文；Figs.7、16–17：安全核心、锁步比较和安全 MCU 隔离；inventor 名单。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：十五人共同披露；不能分配某个模块的个人发明权。

  2. NVIDIA/AdaCore SPARK Process — Unit Verification

    NVIDIA 与 AdaCore；README 列 Brian Gaeke、Dan Hettena、Dmitry Kulagin、Duane McInerney、Erwan Le Guillou、Florian Schanda、Vasiliy Fofanov、Yannick Moy 为贡献者 · 版本 aaa7b5733f94f7eaaa3fdfb3fa11f33b53e7cb8e；2026-10-06 核验 · 技术规范全文；§6.5.2.5 stack usage；§6.5.3.1 全局评审；仓库 README Acknowledgements。已取得正文并核验所列章节；非仅摘要或搜索片段；证据：强：署名及所列机制；不证明个人独占或生产收益；用途：README 仅确认 Hettena 参与流程，不证明其编写任一特定条款。

保留的代表来源
  1. Systems and methods for safe and reliable autonomous vehicles2023-05-09 · Figs.7、16–17：安全核心、锁步比较和安全 MCU 隔离；inventor 名单
  2. NVIDIA/AdaCore SPARK Process — Unit Verification版本 aaa7b5733f94f7eaaa3fdfb3fa11f33b53e7cb8e；2026-10-06 核验 · §6.5.2.5 stack usage；§6.5.3.1 全局评审；仓库 README Acknowledgements
  3. SPARK Process — 固定版本贡献归属README Acknowledgements；与流程正文属于同一作品，不另计来源
  4. SPARK Unit Verification — 固定版本正文同一流程作品的固定版本；不另计第二来源
回到人物名单
272 · Cell SPE 微架构与物理协同

Brian Flachs

主领域：CPU 微架构与工业实现 · 关联领域：HPC 与可扩展并行系统 ／ 物理实现、能效与能源边界

与团队把软件显式搬运、SIMD 执行和电路布局共同优化，实现高密度 Cell SPE 流式处理核心。

最重要贡献

  • 2006 SPE 微架构工作用本地存储、DMA、双发射与软件分支提示，将控制复杂度让给可预测的流式程序。
  • 2007 后续工作扩展到 65nm 实现，按时序需要选择动态电路，并将部分动态 PLA 改为静态逻辑，说明工艺迁移还需重新优化面积与功耗。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

已核对 catalog，无 Brian Flachs 同名或别名。两篇均为 IBM/Sony/Toshiba 合作署名；2007 部分重述早期设计，本次把新增 65nm 电路取舍作为独立证据，不将重印段落当第二项突破。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：256KB 本地存储使访存时间可安排，DMA 与计算重叠；省去硬件分支历史表和复杂乱序后，软件必须控制数据供给与分支代价。物理实现进一步限制流水深度及旁路布线。

思维方式

  • 联动检查 ISA、调度和关键路径。
  • 在迁移工艺后重新评估动态逻辑收益。

可复用提问

  • 软件能否在本地存储容量内持续隐藏 DMA 延迟？
  • 为了频率增加流水深度是否迫使更多展开与寄存器？

适用边界

适合可分块、可向量化且能预取的负载；不规则指针访问和难预测控制可能失去优势。实验最高频率不是量产默认频率或整机性能。

建议诊断 · 编辑提炼

用固定任务扫描块大小、双缓冲与分支提示，记录 DMA 等待、寄存器压力、持续吞吐及功耗；另核对目标电压温度下时序。

架构挑战者 · Cell SPE 微架构与物理协同

软件能否在本地存储容量内持续隐藏 DMA 延迟？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
DMA 时间；计算时间；本地存储占用；分支和依赖停顿。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T_block=max(T_DMA,T_compute)+T_unhidden；需代码、数据和双缓冲均装入本地存储。
交叉条件
可预测访问允许重叠，且软件管理成本低于被移除硬件的代价。
最强反例
依赖式随机读取无法预取，显式 DMA 仍暴露全部内存延迟。
生产验证
用固定任务扫描块大小、双缓冲与分支提示，记录 DMA 等待、寄存器压力、持续吞吐及功耗；另核对目标电压温度下时序。
跨领域迁移
将同样的证据边界用于目标系统，重新测量参数后再作架构选择。

已核验来源与证据范围

  1. The Microarchitecture of the Synergistic Processor for a Cell Processor

    Brian Flachs、Shigehiro Asano、Sang H. Dhong 等合作作者 · 2006-01（JSSC 41(1)） · 论文全文；作者上传全文：SPE architecture、instruction flow、local storage。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

  2. Microarchitecture and implementation of the synergistic processor in 65-nm and 90-nm SOI

    B. Flachs、S. Asano 等合作作者 · 2007-09（IBM JRD 51(5)） · 论文全文；pp.529–530、533–534、538、540；65nm 实现与测量。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

保留的代表来源
  1. The Microarchitecture of the Synergistic Processor for a Cell ProcessorBrian Flachs、Shigehiro Asano、Sang H. Dhong 等合作作者；2006-01（JSSC 41(1)）；作者上传全文：SPE architecture、instruction flow、local storage
  2. Microarchitecture and implementation of the synergistic processor in 65-nm and 90-nm SOIB. Flachs、S. Asano 等合作作者；2007-09（IBM JRD 51(5)）；pp.529–530、533–534、538、540；65nm 实现与测量
回到人物名单
285 · 以开放、可实现的多核平台和模块化设计基准

David Wentzlaff

主领域：CPU 微架构与工业实现

以开放、可实现的多核平台和模块化设计基准，使架构与 EDA 研究能够验证到真实硬件。

最重要贡献

  • 参与 OpenPiton：复用成熟 SPARC 核，重建可扩展目录一致性与互连，并提供验证、操作系统和实现工具链。
  • 参与 OPDB：把真实开源 RTL 整理为可配置、独立的设计基准，支持不同规模和模块的 EDA 评估。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Princeton 研究者，两项论文共同作者；不将学生及团队实现独占归为导师个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：新增 L1.5 缓存把旧核接口和写直达流量与新 NoC 隔开；可复现的工具和验证基础是架构研究的一部分。

思维方式

  • 复用成熟核，明确新旧接口。
  • 公开验证与实现路径。

可复用提问

  • 性能模型成立时，完整 RTL 的一致性、布线与软件是否同样成立？

适用边界

五亿核是框架寻址/扩展设计范围，不是已制造规模；论文实物是 25 核。OPDB 不能代表全部商业设计。

建议诊断 · 编辑提炼

对照仿真、FPGA、ASIC 的配置及性能范围，记录工具版本。

架构挑战者 · 以开放、可实现的多核平台和模块化设计基准，使架构与 EDA 研究能够验证到真实硬件。

性能模型成立时，完整 RTL 的一致性、布线与软件是否同样成立？

技能：A1 假设挑战 A6 规模扩展 A8 软硬件边界

变量与比较边界
核数；缓存配置；NoC；实现约束
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：可复现结论需同时固定 RTL 配置、工具/约束和软件负载，仿真扩展范围与实物验证范围分别报告。
交叉条件
五亿核是框架寻址/扩展设计范围，不是已制造规模；论文实物是 25 核。OPDB 不能代表全部商业设计。
最强反例
五亿核是框架寻址/扩展设计范围，不是已制造规模；论文实物是 25 核。OPDB 不能代表全部商业设计。
生产验证
对照仿真、FPGA、ASIC 的配置及性能范围，记录工具版本。
跨领域迁移
新增 L1.5 缓存把旧核接口和写直达流量与新 NoC 隔开；可复现的工具和验证基础是架构研究的一部分。

已核验来源与证据范围

  1. OpenPiton: An Open Source Manycore Research Framework

    Jonathan Balkind 等；David Wentzlaff · 2016 · 论文全文；§2–4；缓存层次、可配置性与实现。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  2. OPDB: A Scalable and Modular Design Benchmark

    Georgios Tziantzioulis, Ting-Jung Chang, Jonathan Balkind, Jinzheng Tu, Fei Gao, David Wentzlaff · 2021 · 论文全文；§III–IV；设计组件与 Tursi 工具。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

保留的代表来源
  1. OpenPiton: An Open Source Manycore Research Framework§2–4；缓存层次、可配置性与实现
  2. OPDB: A Scalable and Modular Design Benchmark§III–IV；设计组件与 Tursi 工具
回到人物名单
294 · 参与以融合乘加提高浮点吞吐与精度

Bob Montoye

主领域：CPU 微架构与工业实现

参与以融合乘加提高浮点吞吐与精度，并将器件稳定性约束推进到低压缓存阵列设计。

最重要贡献

  • RS/6000 把乘法与累加合为一次舍入的数据通路，减少连线、归一化硬件及链式运算延迟。
  • 8T-SRAM 将读口与存储节点分离，并同步调整阵列组织，改善低电压稳定性。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Bob 为 Robert K. Montoye；IBM 两项论文署名作者，浮点单元与 SRAM 是不同团队的共同成果。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：融合计算可共享昂贵后处理；隔离 SRAM 读操作则解除读稳定与写能力的冲突，收益都需回到整体数据通路验证。

思维方式

  • 联合考虑数值语义与物理结构。
  • 从存储单元追踪到完整阵列。

可复用提问

  • 消除局部冲突后，代价是否转移到更宽数据通路或阵列组织？

适用边界

FMA 与分开乘加的舍入语义不同；8T 需支付单元、外围及 ECC 开销，不能仅凭两只额外晶体管估计阵列面积。

建议诊断 · 编辑提炼

核验 FMA 舍入与相关链延迟；比较同良率、同吞吐的 SRAM 总面积。

架构挑战者 · 参与以融合乘加提高浮点吞吐与精度，并将器件稳定性约束推进到低压缓存阵列设计。

消除局部冲突后，代价是否转移到更宽数据通路或阵列组织？

技能：A2 交叉条件 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
舍入次数；依赖链；读写裕量；ECC
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：净收益=共享或隔离带来的有效工作减少−新增数据通路/外围代价，且数值和纠错语义保持目标要求。
交叉条件
FMA 与分开乘加的舍入语义不同；8T 需支付单元、外围及 ECC 开销，不能仅凭两只额外晶体管估计阵列面积。
最强反例
FMA 与分开乘加的舍入语义不同；8T 需支付单元、外围及 ECC 开销，不能仅凭两只额外晶体管估计阵列面积。
生产验证
核验 FMA 舍入与相关链延迟；比较同良率、同吞吐的 SRAM 总面积。
跨领域迁移
融合计算可共享昂贵后处理；隔离 SRAM 读操作则解除读稳定与写能力的冲突，收益都需回到整体数据通路验证。

已核验来源与证据范围

  1. Design of the IBM RISC System/6000 floating-point execution unit

    R. K. Montoye, E. Hokenek, S. L. Runyon · 1990 · 论文全文；Multiply-add motivation；浮点数据通路与物理设计。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  2. An 8T-SRAM for Variability Tolerance and Low-Voltage Operation in High-Performance Caches

    Leland Chang, Robert K. Montoye, Yutaka Nakamura, Kevin A. Batson, Richard J. Eickemeyer, Robert H. Dennard, Wilfried Haensch, Damir Jamsek · 2008-04 · 论文全文；原论文正文 §II–IV；pp.957–961（公开文本镜像）。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

保留的代表来源
  1. Design of the IBM RISC System/6000 floating-point execution unitMultiply-add motivation；浮点数据通路与物理设计
  2. An 8T-SRAM for Variability Tolerance and Low-Voltage Operation in High-Performance Caches原论文正文 §II–IV；pp.957–961（公开文本镜像）
回到人物名单
303 · 让软件表达资源与顺序需求，由硬件高效执行分配和细粒度推测。

Daniel Sanchez

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 编译器、运行时与并行编程

让软件表达资源与顺序需求，由硬件高效执行分配和细粒度推测。

最重要贡献

  • Jigsaw 以可组合的缓存 bank 分区构成 shares，提供数据映射、迁移和监控原语，供软件协调容量与位置。
  • Swarm 用时间戳任务表达顺序约束，结合分布式任务队列、推测数据前递与选择性回滚发掘有序并行。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

与 Beckmann 共同发表 Jigsaw；与 Jeffrey、Subramanian、Yan、Emer 共同发表 Swarm，分别涉及缓存管理与有序并行。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：软件应表达真正的需求和依赖；把队列或默认映射造成的偶然串行化与算法必需顺序分开。

思维方式

  • 先剔除运行时数据结构引入的假依赖。
  • 同时预算缓存位置、容量与管理成本。

可复用提问

  • 把短任务调度移入硬件后，可用并行度能否覆盖回滚、队列占用与缓存迁移成本？

适用边界

Jigsaw 依赖可重配置硬件及有效软件决策；Swarm 是带新任务接口的研究架构，其收益不能直接套到现有 CPU。

建议诊断 · 编辑提炼

比较相同算法与输入，分别禁用推测、扩大队列、固定缓存分配，统计提交工作而非仅已执行工作。

架构挑战者 · 让软件表达资源与顺序需求，由硬件高效执行分配和细粒度推测。

把短任务调度移入硬件后，可用并行度能否覆盖回滚、队列占用与缓存迁移成本？

技能：A3 瓶颈识别 A6 规模扩展 A8 软硬件边界

变量与比较边界
任务有效工作 t；调度成本 h；重执行比例 r；依赖关键路径 D；缓存重配置成本 C
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：任务有效效率≈t/(t+h+r×t)；总执行时间下界还受关键路径 D 与重配置 C 约束。
交叉条件
短任务越多，降低 h 越重要；若 r 或依赖链增长，更大推测窗口也可能无效。
最强反例
严格数据链上的任务没有可跳过的顺序；高频阶段变化使缓存重新分配未及回本。
生产验证
比较相同算法与输入，分别禁用推测、扩大队列、固定缓存分配，统计提交工作而非仅已执行工作。
跨领域迁移
可用于图计算和在线服务协同设计，但必须把新编程接口与迁移代价列入方案。

已核验来源与证据范围

  1. Jigsaw: Scalable Software-Defined Caches

    Nathan Beckmann, Daniel Sanchez · 2013 · 论文全文；§III–IV：shares、data mapping、monitoring 与软件分配。已取得并阅读署名及所列机制正文；正文取得范围见定位信息；证据：强：作者署名的一手技术正文；用途：共同贡献、机制及适用边界。

  2. A Scalable Architecture for Ordered Parallelism

    Mark C. Jeffrey, Suvinay Subramanian, Cong Yan, Joel Emer, Daniel Sanchez · 2015 · 论文全文；§3–4.2：timestamp tasks、selective aborts、task/commit queues。已取得并阅读署名及所列机制正文；正文取得范围见定位信息；证据：强：作者署名的一手技术正文；用途：共同贡献、机制及适用边界。

保留的代表来源
  1. Jigsaw: Scalable Software-Defined Caches§III–IV：shares、data mapping、monitoring 与软件分配
  2. A Scalable Architecture for Ordered Parallelism§3–4.2：timestamp tasks、selective aborts、task/commit queues
回到人物名单
305 · 把相互影响的共享资源联合分配，并控制决策自身的规模成本。

José F. Martínez

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 云、数据中心与基础设施经济性

把相互影响的共享资源联合分配，并控制决策自身的规模成本。

最重要贡献

  • 2008 年联合资源管理框架学习应用性能对分配的响应；用运行时特征与神经网络预测辅助资源决策。
  • XChange 将资源分配组织为各核竞价和集中定价，利用预算调节吞吐与公平，并显式处理非线性效用。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

与 Bitirgen、İpek 共同发表机器学习资源管理论文，与 Wang 共同发表 XChange；两者探索不同的决策组织方式。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：缓存、功耗等资源的价值互相影响；分开优化可能把瓶颈转移给另一资源，而全局搜索又有规模代价。

思维方式

  • 测量资源组合的性能响应，而非假设边际收益恒定。
  • 为决策开销、稳定时间与公平目标单独列账。

可复用提问

  • 联合资源调度带来的增益，能否在工作负载下一次变相之前兑现？

适用边界

XChange 的研究结果基于所测多程序模拟；预算公平并不自动保证服务尾延迟，非凸效用也不能套用简化市场收敛保证。

建议诊断 · 编辑提炼

在相同功耗与缓存总额下对比等分、独立调节和联合分配；报告吞吐、最差减速、收敛过程与决策开销。

架构挑战者 · 把相互影响的共享资源联合分配，并控制决策自身的规模成本。

联合资源调度带来的增益，能否在工作负载下一次变相之前兑现？

技能：A2 交叉条件 A6 规模扩展 A9 工作负载先行

变量与比较边界
阶段长度 T；收敛时间 S；吞吐增益 g；监控/搜索成本 C；服务减速上限
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：阶段净收益≈g×max(T−S,0)−C；同时满足每个受保护服务的减速约束。
交叉条件
只有阶段足够长且资源响应模型足够准确，协调优化才有时间回本。
最强反例
缓存工作集跨过容量门槛出现性能突变，线性效用低估整块资源的价值；短阶段又使竞价追不上需求。
生产验证
在相同功耗与缓存总额下对比等分、独立调节和联合分配；报告吞吐、最差减速、收敛过程与决策开销。
跨领域迁移
用于混部资源治理：将预算、性能预测和 SLA 明确分开，避免用平均吞吐替代服务约束。

已核验来源与证据范围

  1. Coordinated Management of Multiple Interacting Resources in Chip Multiprocessors: A Machine Learning Approach

    Ramazan Bitirgen, Engin İpek, José F. Martínez · 2008 · 论文全文；§III-A：性能模型输入、神经网络训练及过拟合控制。已取得并阅读署名及所列机制正文；正文取得范围见定位信息；证据：强：作者署名的一手技术正文；用途：共同贡献、机制及适用边界。

  2. XChange: A Market-based Approach to Scalable Dynamic Multi-resource Allocation in Multicore Architectures

    Xiaodong Wang, José F. Martínez · 2015 · 论文全文；§3–4：市场预算、效用建模、非线性缓存响应。已取得并阅读署名及所列机制正文；正文取得范围见定位信息；证据：强：作者署名的一手技术正文；用途：共同贡献、机制及适用边界。

保留的代表来源
  1. Coordinated Management of Multiple Interacting Resources in Chip Multiprocessors: A Machine Learning Approach§III-A：性能模型输入、神经网络训练及过拟合控制
  2. XChange: A Market-based Approach to Scalable Dynamic Multi-resource Allocation in Multicore Architectures§3–4：市场预算、效用建模、非线性缓存响应
回到人物名单
308 · 推测多线程与能效约束

Antonio González

主领域：CPU 微架构与工业实现 · 关联领域：编译器、运行时与并行编程 ／ 物理实现、能效与能源边界

把单线程加速拆成可预测输入、可验证执行与可承担的额外工作。

最重要贡献

  • Mitosis 团队用预计算切片提前生成推测线程输入，并以多版本寄存器、缓存及顺序提交支持验证和回滚。
  • 本人技术综述将流水线、发射和旁路的复杂度与能耗联系起来，讨论固定功率下提高性能所需的每任务能量下降；这是技术论述而非这些机制的原创归属。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Mitosis共同作者，Trends in Processor Architecture独立作者；后者读取2022修订稿，保留2018初稿时间。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：预测正确率只是必要条件；预计算本身、状态保存和失败后的重做都要进入单线程收益及功率预算。

思维方式

  • 比较预计算切片与被跳过原始代码的长度。
  • 把执行加速与完成相同任务的能量一起报告。

可复用提问

  • 用空闲核心推测执行后续代码，什么时候能同时改善延迟与能耗？

适用边界

Mitosis收益来自论文特定Olden子集和模拟配置，不能外推生产工作负载；综述的历史工艺与未来预测不作为2026现状事实。

建议诊断 · 编辑提炼

使用相同二进制语义与任务输入比较；消融切片、值通信和缓存预热；测提交有效工作比例、回滚链长度、任务能量及并发服务吞吐。

架构挑战者 · 把单线程加速拆成可预测输入、可验证执行与可承担的额外工作。

用空闲核心推测执行后续代码，什么时候能同时改善延迟与能耗？

技能：A1 假设挑战 A2 交叉条件 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
串行区段时间T；切片时间P；验证时间V；失败概率q；平均恢复代价R；额外执行能量Eextra
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：必要的延迟获益条件为可隐藏时间>P+V+q·R；能量获益还要求缩短运行节省的系统能量>Eextra。
交叉条件
切片足够短、输入可预测且空闲资源机会成本低时较有利；满载服务上会与其他请求争用资源。
最强反例
切片几乎重算整个前序区段，或者推测工作挤占内存带宽；高正确率仍可能导致负收益。
生产验证
使用相同二进制语义与任务输入比较；消融切片、值通信和缓存预热；测提交有效工作比例、回滚链长度、任务能量及并发服务吞吐。
跨领域迁移
迁移到辅助线程与预测预取研究时，明确可提交执行和仅提供提示的不同正确性成本。

已核验来源与证据范围

  1. Mitosis: A Speculative Multithreaded Processor Based on Precomputation Slices

    Carlos Madriles, Carlos García-Quiñones, Jesús Sánchez, Pedro Marcuello, Antonio González, Dean M. Tullsen, Hong Wang, John P. Shen · 2008 · 论文全文；§2 Execution Model；§4微架构；§5实验；原刊pp.915–921。已取得PDF可检索正文，阅读署名及所列机制段落；不是仅据摘要或书目认定。；证据：强：原始团队署名论文及机制正文；用途：贡献机制、比较假设与适用边界。

  2. Trends in Processor Architecture

    Antonio González · 2018初稿；2022-03-11 v2修订 · 作者技术文章全文；§1；§2.1；§3；PDF pp.1–8、15–16；本次读取v2。已取得PDF可检索正文，阅读署名及所列机制段落；不是仅据摘要或书目认定。；证据：强：作者署名原始技术正文；综述仅支持作者论述，不证明所综述机制为其发明。；用途：贡献机制、比较假设与适用边界。

保留的代表来源
  1. Mitosis: A Speculative Multithreaded Processor Based on Precomputation Slices§2 Execution Model；§4微架构；§5实验；原刊pp.915–921
  2. Trends in Processor Architecture§1；§2.1；§3；PDF pp.1–8、15–16；本次读取v2
回到人物名单
309 · 保留命令式语义的数据流执行

Mark Oskin

主领域：CPU 微架构与工业实现 · 关联领域：编译器、运行时与并行编程 ／ 网络、互连与通信

把程序并行性映射到分布式执行资源，同时显式承担内存顺序与操作数通信成本。

最重要贡献

  • WaveScalar 团队用 wave-ordered memory 将访存顺序信息加入请求，使数据流执行能够保持命令式程序的内存语义。
  • 后续面积—性能研究联合评估处理单元、指令驻留、匹配存储与分层互连，展示复制计算簇并不保证最佳面积效率。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

WaveScalar及其面积—性能研究共同作者；与Swanson、Michelson、Schwerin及后续团队合作，未声称单人发明。

来源事实 · 与编辑解读分列

  • WaveScalar 团队用 wave-ordered memory 将访存顺序信息加入请求，使数据流执行能够保持命令式程序的内存语义。 WaveScalar
  • 后续面积—性能研究联合评估处理单元、指令驻留、匹配存储与分层互连，展示复制计算簇并不保证最佳面积效率。 Area-Performance Trade-offs in Tiled Dataflow Architectures

机制与核心论证 · 编辑解读

编辑提炼：消除集中式取指和调度后，还要追踪新的串行点：访存排序、跨簇操作数以及有限的指令/令牌驻留容量。

思维方式

  • 沿数据依赖检查空间映射距离。
  • 对计算簇数量、驻留容量和互连分别做消融。

可复用提问

  • 增加数据流计算簇，为何有效IPC提高但单位面积性能反而下降？

适用边界

2003和2006论文是特定工艺及模拟工作负载下的架构研究，不代表当代硅实现的产品PPA；WaveScalar也不是DRAM内计算的同义词。

建议诊断 · 编辑提炼

固定语义、输入和工艺估算，扫描簇数、指令驻留及互连延迟；报告任务时间、有效操作率、控制膨胀、内存等待和面积分解。

架构挑战者 · 把程序并行性映射到分布式执行资源，同时显式承担内存顺序与操作数通信成本。

增加数据流计算簇，为何有效IPC提高但单位面积性能反而下降？

技能：A3 瓶颈识别 A4 局部性推理 A6 规模扩展 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
有效操作数；动态控制指令膨胀；跨簇比例；令牌匹配容量；访存顺序关键路径；面积A；完成时间T
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：以相同任务比较效率η=1/(A·T)；新增簇有益要求任务时间下降比例足以抵消面积增加，且不能用新增控制指令抬高的原始IPC替代任务性能。
交叉条件
足够的并行性、局部操作数与驻留容量共同满足时扩簇较有利；其中任一受限都会改变最优配置。
最强反例
程序有长依赖链或严格的访存顺序，即使ALU几乎无限，也无法突破关键路径；更远的映射还可能增加通信延迟。
生产验证
固定语义、输入和工艺估算，扫描簇数、指令驻留及互连延迟；报告任务时间、有效操作率、控制膨胀、内存等待和面积分解。
跨领域迁移
用于CGRA、数据流加速器与芯粒计算阵列：按应用完成时间和完整通信成本评价扩展。

已核验来源与证据范围

  1. WaveScalar

    Steven Swanson, Ken Michelson, Andrew Schwerin, Mark Oskin · 2003 · 论文全文；§3 wave-ordered memory；PDF pp.4–5。已取得PDF可检索正文，阅读署名及所列机制段落；不是仅据摘要或书目认定。；证据：强：原始团队署名论文及机制正文；用途：贡献机制、比较假设与适用边界。

  2. Area-Performance Trade-offs in Tiled Dataflow Architectures

    Steven Swanson, Andrew Putnam, Martha Mercaldi, Ken Michelson, Andrew Petersen, Andrew Schwerin, Mark Oskin, Susan J. Eggers · 2006 · 论文全文；§3.3–3.4；§4；Table1–2；PDF pp.5–9。已取得PDF可检索正文，阅读署名及所列机制段落；不是仅据摘要或书目认定。；证据：强：原始团队署名论文及机制正文；用途：贡献机制、比较假设与适用边界。

保留的代表来源
  1. WaveScalar§3 wave-ordered memory；PDF pp.4–5
  2. Area-Performance Trade-offs in Tiled Dataflow Architectures§3.3–3.4；§4；Table1–2；PDF pp.5–9
回到人物名单
317 · 以工作负载特征检验基准代表性与性能可迁移性

Lizy Kurian John

主领域：CPU 微架构与工业实现 · 关联领域：云、数据中心与基础设施经济性

将真实应用特征转成可共享的性能代理，并用相似性分析检验基准集合是否覆盖设计问题。

最重要贡献

  • Performance Cloning 团队用微架构无关的控制流、局部性与依赖特征合成性能代理，检验其在多种微架构配置中的相关性。
  • SPEC CPU2006 研究以 PCA 和聚类分析冗余并挑选代表子集，同时区分子集去重与真实应用分布的代表性。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两篇工作负载研究的共同作者；档案聚焦可核验的基准合成和代表性方法，团队成果不归作个人独占。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：评估不仅要让数字可重复，还要验证所选程序保留了影响架构决策的行为。

思维方式

  • 区别应用固有特征与机器相关计数器表现。
  • 用未参与构造的配置检验代理的外推能力。

可复用提问

  • 这个缩小后的基准仍能选对 CPU 吗，还是只在构造它的机器上拟合得很好？

适用边界

Performance Cloning 的验证集中于当时嵌入式程序；SPEC2006 的代表子集不等于今日云业务流量权重，亦不自动覆盖多租户尾延迟。

建议诊断 · 编辑提炼

在未用于生成代理的 CPU、缓存和带宽配置上检验性能排序与误差；加入真实业务权重，并将平均吞吐与尾延迟分别验证。

架构挑战者 · 以工作负载特征检验基准代表性与性能可迁移性

这个缩小后的基准仍能选对 CPU 吗，还是只在构造它的机器上拟合得很好？

技能：A1 假设挑战 A9 工作负载先行 A10 产品判断

变量与比较边界
指令混合；依赖距离；分支与局部性分布；业务权重；跨配置误差；性能排序稳定性
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：选型误差=Σ业务权重×|预测收益−实测收益|；同时记录候选平台排序是否翻转，避免仅优化平均拟合误差。
交叉条件
代理在新配置上保留瓶颈与相对收益，且业务权重已校准时，才能支持较低成本的筛选。
最强反例
两个程序 IPC 相同但对内存带宽、分支预测或共享干扰的敏感性不同，单点拟合会产生错误的采购结论。
生产验证
在未用于生成代理的 CPU、缓存和带宽配置上检验性能排序与误差；加入真实业务权重，并将平均吞吐与尾延迟分别验证。
跨领域迁移
用于 SIR 与业务算力指标比较时，先找出行为覆盖缺口，再决定补测项目和聚合权重。

已核验来源与证据范围

  1. Performance Cloning: A Technique for Disseminating Proprietary Applications as Benchmarks

    Ajay Joshi, Lieven Eeckhout, Robert H. Bell Jr., Lizy John · 2006 · 论文全文；§3.1–3.2：微架构无关控制流、局部性及依赖刻画与合成；§5–6：验证与改进边界。已下载原始论文 PDF 并提取全文，核对署名及所列机制正文；大学存档。；证据：强：作者署名的一手技术论文，机制正文已读；用途：支撑共同研究贡献、机制与边界；不推定个人独占发明。

  2. Analysis of Redundancy and Application Balance in the SPEC CPU2006 Benchmark Suite

    Aashish Phansalkar, Ajay Joshi, Lizy K. John · 2007 · 论文全文；§3.1–3.3：PCA、层次聚类、代表子集与验证；§4：应用领域平衡。已下载原始论文 PDF 并提取全文，核对署名及所列机制正文；大学存档。；证据：强：作者署名的一手技术论文，机制正文已读；用途：支撑共同研究贡献、机制与边界；不推定个人独占发明。

保留的代表来源
  1. Performance Cloning: A Technique for Disseminating Proprietary Applications as Benchmarks§3.1–3.2：微架构无关控制流、局部性及依赖刻画与合成；§5–6：验证与改进边界
  2. Analysis of Redundancy and Application Balance in the SPEC CPU2006 Benchmark Suite§3.1–3.3：PCA、层次聚类、代表子集与验证；§4：应用领域平衡
回到人物名单
350 · 以软件可用性和数据组织兑现处理器性能

Jianyi Meng

主领域：CPU 微架构与工业实现 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性 ／ GPU、AI 与专用加速

把前端供给、指令扩展、编译支持和数据组织共同纳入性能判断，避免以 ISA 名称或峰值算力代替有效工作。

最重要贡献

  • 共同署名玄铁 910 架构论文：以多级分支预取缓冲、级联 BTB 和循环缓冲支持前端供给，结合乱序执行与向量及工具链扩展。论文列其阿里 T-Head 邮箱。
  • 参与稀疏矩阵乘输出结构预测研究：由同一样本的中间乘积数与非零数估计压缩比，再预测逐行输出规模，并提供多核 CPU 并行实现。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

孟建熠；阿里云 2020-04-19 官方活动介绍列其为阿里巴巴集团研究员、平头哥副总裁。本文以 2020 年玄铁 910 和 2022 年稀疏计算论文核验技术贡献；历史职务不直接写成现任职务。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：可扩展 ISA 只是入口；收益取决于指令能否被软件使用、流水线能否持续供给，以及真实数据结构是否匹配执行资源。

思维方式

  • 同时检查前端、后端与工具链是否支持预期的数据流。
  • 将估计输出大小的开销、内存预留和不均衡成本合在一起核算。

可复用提问

  • 定制扩展在内核中更快，但加入编译覆盖、前端停顿和稀疏数据准备后，端到端还剩多少收益？

适用边界

玄铁 910 论文对应 2020 年实现及当时 RVV 0.7.1，不作为最新 RVV 兼容性或现代服务器性能结论。稀疏输出预测依赖样本代表性及 FLOP/NNZ 误差相关性，不能把均值精度当逐行内存安全保证。

建议诊断 · 编辑提炼

在固定功能与精度下做扩展开关、编译选项及前端机制消融；对真实稀疏矩阵测预处理时间、逐行预测误差、重分配次数、线程不均衡及完整运行时间。

架构挑战者 · 核算定制扩展之外的整条执行路径

定制扩展在内核中更快，但加入编译覆盖、前端停顿和稀疏数据准备后，端到端还剩多少收益？

技能：A1 假设挑战 A2 交叉条件 A3 瓶颈识别 A4 局部性推理 A8 软硬件边界 A9 工作负载先行 A10 产品判断

变量与比较边界
可加速比例 f；内核加速比 s；编译覆盖率；前端停顿；采样开销；预测误差；内存容量；线程不均衡；移植成本
条件性模型 · 编辑提炼
本站条件模型：T_new≈T_base×[(1−f)+f/s]+T_prepare+T_fallback；其中 f 必须按真实可使用扩展的代码路径测量。稀疏内存估计误差还需转换为重分配和线程等待成本。 准备与回退项仅计相对基线新增、尚未包含于基线串并行项且未被重叠隐藏的开销。
交叉条件
扩展覆盖高频热点且准备/回退成本低时收益可兑现；热点占比低、软件覆盖不足或稀疏结构长尾严重时，更强执行单元也可能闲置。
最强反例
矩阵计算内核加速两倍，但输出大小低估导致反复扩容，稀疏行负载集中在少量线程；整体时延更差。
生产验证
固定输入和正确性要求，比较通用路径、扩展路径和完整应用；跟踪前端停顿、内存流量、预处理、逐行输出误差以及长尾负载，不把微基准收益直接移植到生产。
跨领域迁移
用于 RISC-V CPU 定制、软硬件扩展和稀疏计算平台选型，把工具链支持与完整数据准备成本纳入产品判断。

已核验来源与证据范围

  1. Xuantie-910: A Commercial Multi-Core 12-Stage Pipeline Out-of-Order 64-bit High Performance RISC-V Processor with Vector Extension

    Chen Chen, Xiaoyan Xiang, Chang Liu, Yunhai Shang, Ren Guo, Dongqi Liu, Yimin Lu, Ziyi Hao, Jiahui Luo, Zhijian Chen, Chunqiang Li, Yu Pu, Jianyi Meng, Xiaolang Yan, Yuan Xie, Xiaoning Qi · 2020 · 论文全文；ISCA 2020 原刊 pp.52–64（原文镜像）；署名/阿里邮箱；§II 架构；§III.A–C 分支预测、多级 BTB、loop buffer；§IV 乱序调度。DOI:10.1109/ISCA45697.2020.00016。已取得原始论文 PDF 并读取所列机制正文及作者/机构信息；本地保留 PDF、提取文字和审阅记录。；证据：强：共同署名原始技术论文；第一项为会议原文公开镜像，第二项为作者 arXiv 版本。；用途：核验共同技术贡献及适用边界，不据作者排序或管理职务推断个人独占各模块。。

  2. Predicting the Output Structure of Sparse Matrix Multiplication with Sampled Compression Ratio

    Zhaoyang Du, Yijin Guan, Tianchan Guan, Dimin Niu, Nianxiong Tan, Xiaopeng Yu, Hongzhong Zheng, Jianyi Meng, Xiaolang Yan, Yuan Xie · 2022-07-28 · 论文全文；v1 署名与 Alibaba Group 所属；§IV.A–D 采样、压缩比与误差抵消；§V、Algorithms 1–2 多核 CPU/OpenMP 实现（pp.3–5）。已取得原始论文 PDF 并读取所列机制正文及作者/机构信息；本地保留 PDF、提取文字和审阅记录。；证据：强：共同署名原始技术论文；第一项为会议原文公开镜像，第二项为作者 arXiv 版本。；用途：核验共同技术贡献及适用边界，不据作者排序或管理职务推断个人独占各模块。。

保留的代表来源
  1. Xuantie-910: A Commercial Multi-Core 12-Stage Pipeline Out-of-Order 64-bit High Performance RISC-V Processor with Vector ExtensionISCA 2020 原刊 pp.52–64（原文镜像）；署名/阿里邮箱；§II 架构；§III.A–C 分支预测、多级 BTB、loop buffer；§IV 乱序调度。DOI:10.1109/ISCA45697.2020.00016
  2. Predicting the Output Structure of Sparse Matrix Multiplication with Sampled Compression Ratiov1 署名与 Alibaba Group 所属；§IV.A–D 采样、压缩比与误差抵消；§V、Algorithms 1–2 多核 CPU/OpenMP 实现（pp.3–5）
  3. 阿里云官方讲师介绍：孟建熠2020-04-19 页面讲师介绍：姓名与当时职务，仅身份关联，不计独立技术作品。
回到人物名单

GPU、AI 与专用加速 45 位

任务映射、数据供给、GPU 编程与专用化，检验局部加速能否兑现完整任务收益。

查看本领域名单
81 · 压缩表示与稀疏推理协同设计

Bill Dally

主领域：GPU、AI 与专用加速 · 关联领域：网络、互连与通信 ／ 物理实现、能效与能源边界

让压缩后的表示直接参与执行，并把省下的访存与新增的解码、索引和不均衡一起记账。

最重要贡献

  • 与 Song Han、Huizi Mao 共同提出 Deep Compression，将剪枝、训练量化和 Huffman 编码串成模型压缩流程。
  • 作为 EIE 七人合作论文作者之一，将稀疏权重和非零激活的处理映射到分布式 SRAM 与计算单元。

ACM–IEEE CS Eckert–Mauchly Award · 2010：对互连网络与并行计算机体系结构的杰出贡献。（官方理由的中文转述） 原始来源

ACM SIGARCH Maurice Wilkes Award · 2000：对多处理器互连网络与并行计算机体系结构设计的贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本轮核验聚焦 2016 年模型压缩与推理硬件协同设计。Deep Compression 由 Han、Mao、Dally 共同署名；EIE 由 Han、Liu、Mao、Pu、Pedram、Horowitz、Dally 七人共同署名，正文没有足以把具体模块分配给 Dally 个人的贡献声明。其互连网络与并行计算获奖贡献另列，不把较晚的 AI 工作倒填为获奖理由。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：压缩率只是入口；架构评审应验证执行是否真正跳过对应搬运和运算，再扣除索引、解码、广播与不均衡成本。模型质量相同且关键路径缩短，才能把表示收益转化为系统收益。

思维方式

  • 先把算术、控制、存储访问和通信分开记账，不默认算术是主要开销。
  • 质疑精度、零值运算和重复搬运是否真的必要，再考虑扩大执行资源。
  • 观察数据跨越片上、片外和远端边界时的成本变化，寻找低成本域中的复用。
  • 把压缩解码、元数据和负载不均等新增开销与节省放在同一比较边界内。
  • 把互连网络的拓扑、带宽与通信能耗和计算成本放在同一比较边界内。

可复用提问

  • 哪些位、字节和运算实际上不必发生？
  • 可以用多少额外计算，换掉一次昂贵的数据访问？
  • 压缩、复用或低精度在什么条件下开始失去优势？
  • 通信拓扑改变后，哪些数据搬运可以被消除，而不只是被加速？

适用边界

本轮完成的是 Deep Compression 与 EIE 两项作品的贡献核验，不是全部职业生涯审计；共同署名不证明个人独占。剪枝和量化必须重新验证质量，EIE 的稀疏矩阵向量机制不能直接外推到所有批量矩阵计算、Transformer 或现代 GPU；Huffman 存储编码也不等于 EIE 运行时直接执行的格式。

建议诊断 · 编辑提炼

记录每单位合格输出的访存字节、通信字节和能耗，比较重算、复用与压缩的交叉点。

架构挑战者 · 有用工作的物理成本

哪些位、字节和运算实际上不必发生？

技能：A1 假设挑战 A2 交叉条件 A7 PPA 与完整成本

变量与比较边界
b_saved：减少字节；e_b：J/字节；n_saved：减少运算；e_op：J/运算；E_extra。
条件性模型 · 编辑提炼
同质量任务净节能 b_saved e_b+n_saved e_op-E_extra，按边界避免重复计数。
交叉条件
实际省下的移动和运算能量超过解码、元数据与管理。
最强反例
稀疏/压缩节省被不规则访问和元数据抵消。
生产验证
记录每单位合格输出的访存字节、通信字节和能耗，比较重算、复用与压缩的交叉点。
跨领域迁移
迁移到 KV 压缩、重算与复用。

已核验来源与证据范围

  1. Deep Compression: Compressing Deep Neural Networks with Pruning, Trained Quantization and Huffman Coding

    Song Han; Huizi Mao; William J. Dally · 2016 · ICLR; arXiv v5 2016-02-15 · 论文全文；§§2–4：剪枝、训练量化及 Huffman；§5：质量和存储统计；首页作者名单。已取得全文并核验所列章节、作者与机制；非仅摘要或搜索片段；证据：强：原始论文正文支持机制和共同署名，不证明个人独占或跨平台收益；用途：三人共同署名的压缩流程研究；不能细分个人模块归属。

  2. EIE: Efficient Inference Engine on Compressed Deep Neural Network

    Song Han; Xingyu Liu; Huizi Mao; Jing Pu; Ardavan Pedram; Mark A. Horowitz; William J. Dally · 2016 · ISCA; arXiv v2 2016-05-03 · 论文全文；§§III–IV：CSC、并行分配、激活队列与 PE；§V：验证和实现方法；首页作者名单。已取得全文并核验所列章节、作者与机制；非仅摘要或搜索片段；证据：强：原始论文正文支持机制和共同署名，不证明个人独占或跨平台收益；用途：七人共同署名的稀疏推理硬件；无个人独占模块声明。

  3. ACM–IEEE CS Eckert–Mauchly Award 官方获奖名单

    IEEE Computer Society / ACM · 2010 · 官方获奖名单；2010 William J. Dally 条目。已核验官方年份及获奖理由；证据：强：官方归属，不计入两项实质作品；用途：仅支持获奖理由中文转述。

  4. ACM SIGARCH Maurice Wilkes Award 官方获奖名单

    ACM SIGARCH · 2000 · 官方获奖名单；2000 William J. Dally 条目。已核验官方年份及获奖理由；证据：强：官方归属，不计入两项实质作品；用途：仅支持获奖理由中文转述。

保留的代表来源
  1. ACM SIGARCH Maurice Wilkes Award：2000 贡献说明代表性公开来源 · 2026-10-05 核对
  2. Hot Chips 2023 演讲官方摘要2023 · 公开演讲摘要
  3. EIE: Efficient Inference Engine on Compressed Deep Neural Network2016 · 合作论文
  4. Deep Compression: Compressing Deep Neural Networks with Pruning, Trained Quantization and Huffman Coding2016 · ICLR; arXiv v5 2016-02-15 · §§2–4：剪枝、训练量化及 Huffman；§5：质量和存储统计；首页作者名单
  5. EIE: Efficient Inference Engine on Compressed Deep Neural Network2016 · ISCA; arXiv v2 2016-05-03 · §§III–IV：CSC、并行分配、激活队列与 PE；§V：验证和实现方法；首页作者名单
  6. ACM–IEEE CS Eckert–Mauchly Award 官方获奖名单2010 · 2010 William J. Dally 条目

相关短文：KV 前缀：取回还是重算 稀疏性与同步屏障

回到人物名单
82 · 专用计算、服务约束与 TPU 系统组织

Norman P. Jouppi

主领域：GPU、AI 与专用加速 · 关联领域：存储层次、缓存与数据局部性

把专用计算单元、数据供给与服务约束一起设计，并用可交付的整机性能检验收益。

最重要贡献

  • 共同披露并评估首代 TPU：以脉动矩阵单元、软件管理缓冲和主机协同执行支持推理，并纳入尾延迟约束。
  • 共同披露 TPU v4 系统：用可重构光互连组织计算切片，以 SparseCore 支持 embedding 的细粒度访存与通信。

Eckert–Mauchly Award · 2015：表彰其对高性能处理器及存储系统设计与分析的开创性贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

此卡将原有存储层次背景延伸到两代 TPU 的团队论文。Jouppi 均列首位作者；论文足以确认共同技术作品，不能由作者顺序推出每个子模块的个人发明权。2015 获奖理由另据 ACM 官方公告核验。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：专用化的收益应沿完整数据路径审查；更大的矩阵峰值不能自动解决稀疏访存、跨芯片交换或不可用节点造成的损失。

思维方式

  • 先固定服务延迟与模型条件。
  • 沿计算、缓冲、HBM、互连追踪数据供给。
  • 把主机与不可用节点纳入系统收益。
  • 核对整机与增量功耗的计量边界。

可复用提问

  • 峰值吞吐在规定尾延迟下还能兑现多少？
  • 稀疏层究竟受访存、通信还是专用单元限制？
  • 重配置收益能否覆盖通信与调度代价？

适用边界

2017 推理与 2023 训练系统的负载和计量条件不同，不能直接拼成代际倍率；SparseCore 始于 TPU v2，TPU v4 论文的披露不等于 2023 才发明。团队论文不支持把 OCS 或 TPU 全部机制独归 Jouppi。

建议诊断 · 编辑提炼

固定模型、精度与服务目标，消融数据缓冲、稀疏单元和拓扑选择，测端到端吞吐、尾延迟、整机功耗及故障时有效吞吐。

架构挑战者 · 专用计算的数据供给与系统收益

专用单元增加的峰值，能否穿过数据供给与服务约束兑现？

技能：A2 交叉条件 A3 瓶颈识别 A7 PPA 与完整成本

变量与比较边界
T_c：计算时间；T_m：数据移动时间；T_h：主机与调度开销；P：整机功耗。
条件性模型 · 编辑提炼
编辑模型：理想重叠下 T≈max(T_c,T_m)+T_h；重叠不足时须按实测关键路径修正。
交叉条件
缩短主导项后，收益仍满足延迟目标，并且没有把瓶颈转移到主机或互连。
最强反例
矩阵峰值提高，但 embedding 受 HBM/ICI 限制，端到端训练步时几乎不变。
生产验证
分别测量计算、访存、跨芯片交换和主机时间；同时报告固定服务目标下的端到端性能与整机功耗。
跨领域迁移
将推理尾延迟与训练通信分别纳入专用加速器评估。

已核验来源与证据范围

  1. In-Datacenter Performance Analysis of a Tensor Processing Unit

    Norman P. Jouppi; Cliff Young; Nishant Patil; David Patterson; Google TPU 团队其他共同作者（完整名单见论文首页） · 2017 · ISCA · 论文全文；§2 架构与脉动数据流；§4/Table 4 服务延迟限制；§5 整机与增量功耗口径。已取得全文并核验所列章节、作者名单及机制正文；非仅摘要或搜索片段；证据：强：共同署名、机制与论文内条件；不能据作者顺序拆分团队内部发明归属；用途：Jouppi 为首位署名作者，与 Young、Patil、Patterson 及多名工程作者共同披露并评估 TPU；不据排序认定全部机制由个人独创。

  2. TPU v4: An Optically Reconfigurable Supercomputer for Machine Learning with Hardware Support for Embeddings

    Norman P. Jouppi; George Kurian; Sheng Li; Peter Ma; Rahul Nagarajan; Lifeng Nai; Nishant Patil; Suvinay Subramanian; Andy Swing; Brian Towles; Cliff Young; Xiang Zhou; Zongwei Zhou; David Patterson · 2023 · ISCA · 论文全文；§§2.1–2.3 OCS、构造和可用性；§2.8 拓扑；§§3.4–3.6 SparseCore 与 embedding 数据路径。已取得全文并核验所列章节、作者名单及机制正文；非仅摘要或搜索片段；证据：强：共同署名、机制与论文内条件；不能据作者顺序拆分团队内部发明归属；用途：Jouppi 与 Kurian、Li、Ma、Subramanian、Towles 等团队作者共同披露系统；OCS、SparseCore 与扭曲环面不作个人独占归属。

  3. ACM / IEEE Computer Society 2015 Eckert–Mauchly Award 公告

    ACM / IEEE Computer Society · 2015-06-10 · 官方获奖名单；获奖理由及 Memory Hierarchy、Heterogeneous Architectures、CACTI 段落。已核验官方年份、姓名与获奖理由；证据：强：官方归属；不计为第二项技术作品；用途：支撑获奖理由中文转述。

保留的代表来源
  1. ACM：2015 获奖说明2015 · 存储、异构与 CACTI
  2. In-Datacenter Performance Analysis of a Tensor Processing Unit2017 · ISCA · §2 架构与脉动数据流；§4/Table 4 服务延迟限制；§5 整机与增量功耗口径
  3. TPU v4: An Optically Reconfigurable Supercomputer for Machine Learning with Hardware Support for Embeddings2023 · ISCA · §§2.1–2.3 OCS、构造和可用性；§2.8 拓扑；§§3.4–3.6 SparseCore 与 embedding 数据路径

相关短文：大页与数据放置 核心与资源匹配

回到人物名单
83 · GPU 的物理扩展边界

Stephen “Steve” Keckler

主领域：GPU、AI 与专用加速

把 GPU 吞吐扩展的问题推进到寄存器、调度和存储层次：降低每条有效指令的数据供给能耗。

最重要贡献

  • 与 Dally、Khailany、Garland、Glasco 合作提出 Echelon 研究架构，以可配置片上存储、吞吐核心与延迟优化核心探索并行扩展的能耗边界。
  • 作为 Gebhart、Johnson 等人合作论文的共同作者，研究寄存器文件缓存和两级 warp 调度：小活跃集覆盖短延迟，大待命集覆盖长延迟。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2011 年 GPU 研究面对的不只是运算单元数量：大量驻留线程需要昂贵的寄存器容量和调度状态。Keckler 参与的两项合作研究分别给出系统级 Echelon 方案与线程上下文供给机制。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：并发度应拆成“为延迟保留的上下文”与“每周期参与选择的工作集”。审查吞吐方案时，应一起核算活跃集、寄存器访问和数据移动，不能只增加执行槽位。

思维方式

  • 从有效工作量定义吞吐。
  • 核算数据移动。
  • 共同看计算与带宽。
  • 检查扩展后的功率。

可复用提问

  • 增加执行单元后，数据供给还能增长多少？
  • 算术强度是否随规模保持？
  • 哪里开始为通信付出更多能量？

适用边界

Echelon 是研究架构而非量产 GPU 规格；线程上下文论文使用模拟和能耗建模。减小活跃集会引入换入换出和脏寄存器写回，收益依赖延迟结构及程序局部性，不能直接外推现代 GPU 的整体能效。

建议诊断 · 编辑提炼

扫描算术强度与工作集，测带宽、执行利用率、通信和能量。

架构挑战者 · 物理吞吐挑战

增加执行单元后，数据供给还能增长多少？

技能：A3 瓶颈识别 A6 规模扩展 A7 PPA 与完整成本

变量与比较边界
F：运算/s；B：字节/s；I：运算/字节。
条件性模型 · 编辑提炼
吞吐上界 min(F,B I)，另查依赖、通信与功率。
交叉条件
只有 F < B I 且供给约束允许，增加 F 才可能兑现。
最强反例
不规则访问使实际 B 远低于峰值。
生产验证
扫描算术强度与工作集，测带宽、执行利用率、通信和能量。
跨领域迁移
迁移到 CPU 向量或 AI accelerator。

已核验来源与证据范围

  1. GPUs and the Future of Parallel Computing

    Stephen W. Keckler; William J. Dally; Brucek Khailany; Michael Garland; David Glasco · 2011-09 · 论文全文；IEEE Micro 31(5), pp. 7–17；正文 pp. 13–15：Energy-efficient throughput cores、Register file caching、Multilevel scheduling、Malleable memory system。已取得全文并核验所列机制章节、作者和评估边界；证据：实质一手正文；用途：第一作者；与四位共同作者合作，正文以 NVIDIA Research 团队陈述 Echelon。

  2. Energy-efficient Mechanisms for Managing Thread Context in Throughput Processors

    Mark Gebhart; Daniel R. Johnson; David Tarjan; Stephen W. Keckler; William J. Dally; Erik Lindholm; Kevin Skadron · 2011-06 · 论文全文；ISCA 2011；作者稿 pp. 3–6，§§3.1–3.3、4.1–4.3；首页同等第一作者注。已取得全文并核验所列机制章节、作者和评估边界；证据：实质一手正文；用途：共同作者；Gebhart 与 Johnson 明确为同等贡献的第一作者。

保留的代表来源
  1. GPUs and the Future of Parallel Computing代表性原始资料 · 阅读核对 2026-10-05
  2. GPUs and the Future of Parallel Computing2011-09 · IEEE Micro 31(5), pp. 7–17；正文 pp. 13–15：Energy-efficient throughput cores、Register file caching、Multilevel scheduling、Malleable memory system
  3. Energy-efficient Mechanisms for Managing Thread Context in Throughput Processors2011-06 · ISCA 2011；作者稿 pp. 3–6，§§3.1–3.3、4.1–4.3；首页同等第一作者注

相关短文：通信与同步 设施电力约束

回到人物名单
84 · 并行算法与不规则数据

Michael Garland

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程

先把不规则数据变成适合执行的布局与粒度，再评估 GPU 的有效吞吐。

最重要贡献

  • 与 Nathan Bell 研究 CUDA 稀疏矩阵向量乘，将稀疏模式、存储格式和线程映射共同纳入设计。
  • 与八位合作者总结 CUDA 应用经验，解释独立线程块及分阶段内核如何表达可扩展并行。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

SpMV 报告由 Nathan Bell、Michael Garland 两人署名；CUDA 应用经验论文由 Garland 与八位合作者共同撰写。后者是编程模型与多个团队应用成果的联合总结，不能将 CUDA 或全部应用算法归于 Garland 一人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：有效并行度由工作分解和数据分布决定。评审稀疏负载时，先检查填充浪费、长尾行、访存合并与阶段成本，再判断更多线程是否有价值。

思维方式

  • 先量化行长与非零分布。
  • 检查填充与访存合并。
  • 比较线程和 warp 两种粒度。
  • 分开内核与完整迭代计时。

可复用提问

  • 少量长行是否让统一格式浪费大部分带宽？
  • 每行一个线程是否暴露了足够并行度？
  • 转换与传输后，完整迭代是否仍获益？

适用边界

2008 年 Tesla/GTX 平台的具体合并规则与性能不能直接迁移到现代 GPU；格式转换、主机传输及完整迭代必须另行计入。论文未分解各作者的个人实现份额。

建议诊断 · 编辑提炼

记录行长分布、填充比例、有效字节、线程利用率，并分测格式转换、传输、内核及完整迭代。

架构挑战者 · 稀疏并行粒度挑战

每行一个线程是否暴露了足够并行度？

技能：A3 瓶颈识别 A4 局部性推理 A9 工作负载先行

变量与比较边界
W：有效非零工作；r：实际/有效工作比；u：有效执行速率；C：转换及搬运成本。
条件性模型 · 编辑提炼
编辑简化：单次时间约为 rW/u+C，复用格式时按实际次数摊销 C。
交叉条件
新格式减少的执行时间须覆盖转换、搬运及填充带来的成本。
最强反例
每行一个线程在行数较少时并行度不足；一 warp 一行在短行时又可能浪费执行槽。
生产验证
记录行长分布、填充比例、有效字节、线程利用率，并分测格式转换、传输、内核及完整迭代。
跨领域迁移
编辑迁移：稀疏专家与数据库 join 也应先测数据分布再选择粒度。

已核验来源与证据范围

  1. Efficient Sparse Matrix-Vector Multiplication on CUDA

    Nathan Bell; Michael Garland · 2008-12-11 · NVR-2008-004 · 论文全文；§3.5 HYB；§4 稀疏内核；§5.2 非结构矩阵与粒度边界（pp.10,13–20,24–26）。已取得全文并核验所列章节、署名与机制正文，非仅摘要；证据：强：作者一手论文及具体机制；共同署名不证明独占发明；用途：两人合著；源于作者网站的技术报告。

  2. Parallel Computing Experiences with CUDA

    Michael Garland; Scott Le Grand; John Nickolls; Joshua Anderson; Jim Hardwick; Scott Morton; Everett Phillips; Yao Zhang; Vasily Volkov · 2008 · IEEE Micro 28(4),13–27 · 论文全文；CUDA parallel programming model（p.14）；Molecular dynamics / HOOMD（pp.17–18）。已取得全文并核验所列章节、署名与机制正文，非仅摘要；证据：强：作者一手论文及具体机制；共同署名不证明独占发明；用途：九人合著；大学存档的完整发表论文，作者由 NVIDIA 官方出版页交叉核对。

保留的代表来源
  1. NVIDIA：本人研究与出版记录代表性原始资料 · 阅读核对 2026-10-05
  2. Efficient Sparse Matrix-Vector Multiplication on CUDA2008-12-11 · NVR-2008-004 · §3.5 HYB；§4 稀疏内核；§5.2 非结构矩阵与粒度边界（pp.10,13–20,24–26）
  3. Parallel Computing Experiences with CUDA2008 · IEEE Micro 28(4),13–27 · CUDA parallel programming model（p.14）；Molecular dynamics / HOOMD（pp.17–18）

相关短文：通信与同步 局部加速与完整服务

回到人物名单
85 · 可扩展并行编程抽象

John Nickolls

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程

用独立线程块连接并行算法与不同规模的 GPU，再以完整应用时间衡量异构执行。

最重要贡献

  • 与 Buck、Garland、Skadron 共同阐释 CUDA 的线程组、共享内存与屏障层次，以及线程块可按任意次序执行的扩展契约。
  • 与 Dally 共同解释 Fermi 的线程块调度和 CPU+GPU 协同执行，将串行延迟与并行吞吐的取舍放入同一应用模型。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2008 文章由 Nickolls、Buck、Garland、Skadron 共同署名；2010 文章由 Nickolls、Dally 共同署名，文末列 Nickolls 为 NVIDIA GPU computing 架构负责人。两篇是不同技术作品，支持共同架构解释与编程模型贡献，不支持 CUDA 或 Fermi 的个人独占发明。

来源事实 · 与编辑解读分列

  • 2008 正文规定线程块必须可按任意次序、串行或并行执行；块内线程通过共享内存和 barrier 协作，有依赖的 grid 以 kernel 间同步衔接。 Scalable Parallel Programming with CUDA
  • 2010 正文描述 GigaThread 将块交给有空闲资源的 SM，并在块结束释放资源后补入新块；异构执行章节保留 CPU 串行部分，并明确应用收益受协同开销和分歧影响。 The GPU Computing Era

机制与核心论证 · 编辑解读

编辑解读：先验证任务分解不依赖块的同时驻留，再扫描资源规模；把 kernel 加速与完整应用加速分开，避免将增加并发误当作消除了串行关键路径。

思维方式

  • 区分抽象与实现。
  • 明确块内与块间依赖。
  • 让工作分解适应不同规模。
  • 核算同步与资源占用。

可复用提问

  • 程序为什么能在更多处理器上扩展，而无需改变正确性？
  • 块间依赖由谁保证？
  • 资源占用何时限制并发？

适用边界

归属限于共同署名技术解释与团队成果；2008–2010 机制描述不替代当前 CUDA 规范。独立调度不保证线性加速，2010 Table 2 是带面积和单线程速度假设的示例，不是通用 CPU/GPU 性能比例。

建议诊断 · 编辑提炼

跨设备规模扫描同一分解，检查依赖正确性、驻留资源和瓶颈迁移。

架构挑战者 · 可扩展抽象挑战

程序为什么能在更多处理器上扩展，而无需改变正确性？

技能：A6 规模扩展 A8 软硬件边界 A9 工作负载先行

变量与比较边界
W：总工作；P：资源数；S：不可并行关键路径。
条件性模型 · 编辑提炼
理想下界 T ≥ max(W/P,S)，实际还需加调度和通信。
交叉条件
增加 P 在 W/P 主导且并发分解合法时才有潜力。
最强反例
全局依赖把程序变成串行阶段。
生产验证
跨设备规模扫描同一分解，检查依赖正确性、驻留资源和瓶颈迁移。
跨领域迁移
迁移到线程池或分布式任务系统。

已核验来源与证据范围

  1. Scalable Parallel Programming with CUDA

    John Nickolls; Ian Buck; Michael Garland; Kevin Skadron · 2008 · ACM Queue 6(2), 40–53 · 论文全文；pp. 42、45–47：线程组层次、块内 barrier、块独立性与 kernel 间依赖；p. 40 作者名单。已下载全文并核验所列机制章节与署名；非仅摘要或搜索片段；证据：强：原始论文全文、明确署名与机制边界；大学镜像承载原文；用途：四人共同阐释 CUDA 编程模型及实现约束；署名不提供个人独占设计归属。

  2. The GPU Computing Era

    John Nickolls; William J. Dally · 2010 · IEEE Micro 30(2), 56–69 · 论文全文；pp. 59–61：CUDA 层次和 Fermi 块调度；pp. 64–66：CPU+GPU 协同、Table 2 假设与应用限制；p. 69 个人履历。已下载全文并核验所列机制章节与署名；非仅摘要或搜索片段；证据：强：原始论文全文、明确署名与机制边界；大学镜像承载原文；用途：两人共同解释架构与异构执行取舍；正文致谢 NVIDIA 团队，不能将 Fermi 或 CUDA 归为个人作品。

保留的代表来源
  1. Scalable Parallel Programming with CUDA代表性原始资料 · 阅读核对 2026-10-05
  2. Scalable Parallel Programming with CUDA2008 · ACM Queue 6(2), 40–53 · pp. 42、45–47：线程组层次、块内 barrier、块独立性与 kernel 间依赖；p. 40 作者名单
  3. The GPU Computing Era2010 · IEEE Micro 30(2), 56–69 · pp. 59–61：CUDA 层次和 Fermi 块调度；pp. 64–66：CPU+GPU 协同、Table 2 假设与应用限制；p. 69 个人履历

相关短文：核心与有效吞吐 通信与同步

回到人物名单
86 · GPU 通用计算与统计采样正确性

David Kirk

主领域：GPU、AI 与专用加速

把大规模并行执行与算法正确性结合：推动 GPU 通用计算，并与 Arvo 揭示自适应采样中的选择偏差。

最重要贡献

  • 2008 技术演讲以 kernel、线程块和共享存储解释 GPU 延迟隐藏与线程协作；CPU/GPU 分工依赖可暴露的并行性。
  • 1991 合作论文证明，按早期样本变化决定是否继续采样，会留下系统偏差；无偏替代必须改变采样决策和估计的关系。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

NVIDIA 2008 首席科学家演讲者；1991 论文与 James Arvo 合作。不能把 CUDA 全部设计或 GPU 发明归为个人成果。

来源事实 · 与编辑解读分列

  • 2008 技术演讲以 kernel、线程块和共享存储解释 GPU 延迟隐藏与线程协作；CPU/GPU 分工依赖可暴露的并行性。 High Performance Computing
  • 1991 合作论文证明，按早期样本变化决定是否继续采样，会留下系统偏差；无偏替代必须改变采样决策和估计的关系。 Unbiased Sampling Techniques for Image Synthesis

机制与核心论证 · 编辑解读

编辑提炼：加速既取决于映射，也取决于结果是否保持原来的统计意义。

思维方式

  • 节省样本或增加 GPU 吞吐后，目标误差和端到端时间是否同时改善？
  • 核对并行比例、搬运时间、偏差与方差，避免只比较峰值。

可复用提问

  • 节省样本或增加 GPU 吞吐后，目标误差和端到端时间是否同时改善？
  • 哪些条件使该机制的收益反转？

适用边界

演讲中的旧代 GPU 规格和厂商加速比不可外推；采样论文讨论特定自适应估计，不代表所有自适应方法都有偏差。

建议诊断 · 编辑提炼

固定图像误差或数值容差，检查估计偏差；分别量测 CPU 基线、搬运、kernel 和同步时间。

架构挑战者 · GPU 通用计算与统计采样正确性

节省样本或增加 GPU 吞吐后，目标误差和端到端时间是否同时改善？

技能：A3 瓶颈识别 A8 软硬件边界 A9 工作负载先行

变量与比较边界
并行比例、搬运时间、偏差与方差
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：比较同质量 T=T_CPU+T_transfer+T_GPU+T_sync；另检验估计期望与目标积分的差。
交叉条件
总时间下降且偏差、方差均达标
最强反例
早期样本错判平坦区域，计算更快却漏掉高对比细节。
生产验证
固定图像误差或数值容差，检查估计偏差；分别量测 CPU 基线、搬运、kernel 和同步时间。
跨领域迁移
迁移到目标平台时重新测量参数和质量约束，不直接搬用原作品的性能数字。

已核验来源与证据范围

  1. High Performance Computing

    David B. Kirk · 2008 · 本人技术幻灯片；幻灯片5–7、17、24–26。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

  2. Unbiased Sampling Techniques for Image Synthesis

    David Kirk、James Arvo · 1991-07 · 论文全文；§3–4，pp.153–156。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

保留的代表来源
  1. 本人 NVIDIA HPC 技术主题演讲代表性原始资料 · 阅读核对 2026-10-05
  2. Unbiased Sampling Techniques for Image SynthesisDavid Kirk、James Arvo；1991-07；§3–4，pp.153–156

相关短文：局部加速与完整服务 服务价值与比较单位

回到人物名单
87 · GPU 驻留控制流与任务图执行

Stephen Jones

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程

与 CUDA 团队把运行时条件与任务调度留在 GPU 图内，减少 CPU 往返并保留任务依赖优化。

最重要贡献

  • Device Graph Launch 允许 GPU 根据运行时数据启动预先实例化图；fire-and-forget 与 tail launch 分别表达独立派发和有序后继。
  • 条件节点把 IF、WHILE 及后续 IF/ELSE、SWITCH 控制放入图中，避免为决策拆图并返回 CPU。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

NVIDIA 官方作者页确认其为 CUDA 架构师；此处依据两篇合著技术文章解释团队接口，未声称他独占所有设计与实现。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：预先构建、实例化和上传描述符，把昂贵准备与重复启动分开；条件句柄及明确完成顺序在减少主机介入的同时维护执行契约。

思维方式

  • 先画出数据依赖和控制回返。
  • 区分派发完成与被派发工作完成。

可复用提问

  • CPU 决策往返是否已经在关键路径上，且图准备能否复用？
  • tail launch 的等待集合是否包含所有异步子工作？

适用边界

图准备需要摊销；GPU 发起线程不能以普通 cudaDeviceSynchronize 等待子图。条件图还受上下文及节点支持限制；文章性能图不是所有应用保证。

建议诊断 · 编辑提炼

比较同算法的 host graph、device launch 和条件图，计入实例化/上传，检查分支与循环终止正确性，并测端到端 CPU/GPU 空洞。

架构挑战者 · GPU 驻留控制流与任务图执行

CPU 决策往返是否已经在关键路径上，且图准备能否复用？

技能：A3 瓶颈识别 A8 软硬件边界 A9 工作负载先行

变量与比较边界
n：图复用次数；Tprep：构建上传时间；H：暴露控制往返。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T=准备成本/n+设备工作+暴露控制开销；只比较同依赖与同结果的方案。
交叉条件
节省的 H 大于新增 Tprep/n 和设备调度成本。
最强反例
图只运行一次或主机控制不在关键路径，改写无净收益。
生产验证
比较同算法的 host graph、device launch 和条件图，计入实例化/上传，检查分支与循环终止正确性，并测端到端 CPU/GPU 空洞。
跨领域迁移
将同样的证据边界用于目标系统，重新测量参数后再作架构选择。

已核验来源与证据范围

  1. Enabling Dynamic Control Flow in CUDA Graphs with Device Graph Launch

    Sally Stevenson、Stephen Jones、Fred Oh · 2022-12-12 · 作者技术文章全文；Device graph initialization；Fire-and-forget launch；Tail launch。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

  2. Dynamic Control Flow in CUDA Graphs with Conditional Nodes

    Jason Gaiser、David Fontaine、Houston Hoffman、Stephen Jones、Fred Oh · 2024-05-10；2025-02-03更新 · 作者技术文章全文；Conditional nodes；Conditional IF/WHILE nodes；IF/ELSE。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

保留的代表来源
  1. NVIDIA：本人技术文章列表代表性原始资料 · 阅读核对 2026-10-05
  2. Enabling Dynamic Control Flow in CUDA Graphs with Device Graph LaunchSally Stevenson、Stephen Jones、Fred Oh；2022-12-12；Device graph initialization；Fire-and-forget launch；Tail launch
  3. Dynamic Control Flow in CUDA Graphs with Conditional NodesJason Gaiser、David Fontaine、Houston Hoffman、Stephen Jones、Fred Oh；2024-05-10；2025-02-03更新；Conditional nodes；Conditional IF/WHILE nodes；IF/ELSE

相关短文：核心与有效吞吐 局部加速与完整服务

回到人物名单
88 · 空间分布式处理与存储、可重构计算与云加速

Doug Burger

主领域：GPU、AI 与专用加速 · 关联领域：云、数据中心与基础设施经济性 ／ 存储层次、缓存与数据局部性

共同推进数据中心可重构加速：从跨FPGA服务流水线扩展到复用数据中心网络的加速资源池。

最重要贡献

  • 共同参与Catapult：把Bing排名的部分阶段映射到互联FPGA，并配套配置、健康检测与重映射。
  • 共同参与Configurable Cloud：将FPGA置于NIC与交换网络之间，兼顾本地计算、网络处理和远端服务。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项论文均将Doug Burger列为共同作者；系统由Microsoft及合作团队完成。论文没有逐人划分流水线、传输层或部署模块，本卡不据作者顺序推断其独立发明或实现责任。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：加速器的价值必须通过宿主准备、网络传输、排队和恢复后的服务指标兑现；资源池化能改善利用率，也会引入共享网络争用。

思维方式

  • 从服务中的可加速部分选择机制。
  • 把数据传输和主机交互纳入比较。
  • 让编程与部署支持硬件演进。
  • 评估云中共享资源与多种工作负载。
  • 检查计算与存储单元在空间上的分布与通信距离，是否匹配任务结构。

可复用提问

  • 加速部分能否覆盖搬运与调度成本？
  • 软件工具链限制了多少收益？
  • 固定硬件和可重构路线在哪些条件下反转？
  • 空间分布的处理与存储单元之间的通信成本，何时超过并行收益？

适用边界

共同作品不等于Burger独立设计所有模块。2014排名实验的95分位约束、2016远端排名的99.9分位归一化基准，以及低注入率LTL往返测量属于不同口径；不能混写为任意负载下的端到端延迟保证。

建议诊断 · 编辑提炼

用强软件基线做端到端 offload A/B；分解传输、等待、执行与回传，测量开发、部署和运行成本。

架构挑战者 · 专用化与 offload 挑战

一个算子在加速器上快十倍，怎样证明 offload 后服务仍有净收益？

技能：A2 交叉条件 A3 瓶颈识别 A8 软硬件边界 A10 产品判断

变量与比较边界
T_CPU：原关键路径成本；T_off：调度、实际暴露搬运、等待、加速执行与回传组成的关键路径。
条件性模型 · 编辑提炼
延迟收益需要 T_off < T_CPU；可重叠部分按关键路径计入，不能把所有阶段盲目相加。
交叉条件
算子规模或复用达到使暴露 offload 开销小于节省时间的边界；吞吐与经济性另行计算。
最强反例
小任务或共享加速器排队，让计算加速被固定开销抵消。
生产验证
扫描任务大小、批处理和并发，比较匹配质量/SLO 的强软件基线；归因等待与搬运。
跨领域迁移
迁移到 SmartNIC、压缩或 CPU/GPU 分工。

已核验来源与证据范围

  1. A Reconfigurable Fabric for Accelerating Large-Scale Datacenter Services

    Andrew Putnam, Adrian M. Caulfield, Eric S. Chung, Derek Chiou, Kypros Constantinides, John Demme, Hadi Esmaeilzadeh, Jeremy Fowers, Gopi Prashanth Gopal, Jan Gray, Michael Haselman, Scott Hauck, Stephen Heil, Amir Hormati, Joo-Young Kim, Sitaram Lanka, James Larus, Eric Peterson, Simon Pope, Aaron Smith, Jason Thong, Phillip Yi Xiao, Doug Burger · 2014-06 · 论文全文；作者栏；§§3.4–3.5故障管理；§4排名流水线；§5及Figures 14–15尾延迟与吞吐边界。已取得PDF全文并核验所列机制章节、作者栏和评测条件；证据：强：作者团队原始论文，含机制与实验正文；用途：共同作者；个人贡献定位为共同参与系统研究，正文未逐人分配模块责任。

  2. A Cloud-Scale Acceleration Architecture

    Adrian M. Caulfield, Eric S. Chung, Andrew Putnam, Hari Angepat, Jeremy Fowers, Michael Haselman, Stephen Heil, Matt Humphrey, Puneet Kaur, Joo-Young Kim, Daniel Lo, Todd Massengill, Kalin Ovtcharov, Michael Papamichael, Lisa Woods, Sitaram Lanka, Derek Chiou, Doug Burger · 2016-10 · 论文全文；作者栏；§II.A Shell与Role；§V.A LTL；§V.C–D及Figures 10–11网络测量与远端加速。已取得PDF全文并核验所列机制章节、作者栏和评测条件；证据：强：作者团队原始论文，含机制与实验正文；用途：共同作者；个人贡献定位为共同参与系统研究，正文未逐人分配模块责任。

保留的代表来源
  1. ACM SIGARCH Maurice Wilkes Award：2006 贡献说明代表性公开来源 · 2026-10-05 核对
  2. A Reconfigurable Fabric for Accelerating Large-Scale Datacenter Services2014 · Catapult 团队原始论文
  3. Microsoft：Doug Burger 公开工作Catapult、Brainwave 与云系统研究背景
  4. A Cloud-Scale Acceleration Architecture2016-10 · 作者栏；§II.A Shell与Role；§V.A LTL；§V.C–D及Figures 10–11网络测量与远端加速

相关短文：局部加速与服务 可交付计算的单位

回到人物名单
89 · Arm CPU 量化内核与低精度格式

Ian Bratt

主领域：GPU、AI 与专用加速 · 关联领域：CPU 微架构与工业实现

参与把低位宽量化与 Arm SIMD 解码路径协同设计，让压缩收益实际转化为 CPU 推理效率。

最重要贡献

  • Arm CPU 量化论文用 SIMD 感知的权重打包和寄存器内小码本缩短解压路径，解决极低位宽模型省内存却难以高效计算的问题。
  • 作为 OCP MX 规范共同作者，参与定义共享块尺度、元素类型及转换语义，使低精度交换不只依赖厂商私有格式。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Arm 量化论文四位作者之一，也是跨厂商 MX 规范列名作者。本文聚焦可核验的合作贡献，不将 Arm 全部 NPU 或推理产品归于个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：压缩格式必须连同目标指令和数据布局优化；少量码本驻留 SIMD 寄存器减少随机访存，而共享尺度又引入元数据和块内误差取舍。

思维方式

  • 一起检查压缩率、解码成本与任务质量。
  • 区分格式互操作和内核性能可移植。

可复用提问

  • 省下的权重流量是否足以抵消解码与码本访问？
  • 码本还能否留在向量寄存器中？

适用边界

码本优化论文主要针对所测 Arm CPU、模型及批量；MX 规范允许实现子集且不规定物理内存布局，符合规范不等于零成本互换内核。

建议诊断 · 编辑提炼

固定模型质量与上下文，比较权重字节、寄存器占用、反量化指令和 prefill/decode 时间，扫描码本数和分组粒度。

架构挑战者 · Arm CPU 量化内核与低精度格式

省下的权重流量是否足以抵消解码与码本访问？

技能：A2 交叉条件 A4 局部性推理 A8 软硬件边界

变量与比较边界
M：权重实际字节含元数据；B_eff：有效带宽；T_decode：暴露解码时间。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T≈M_compressed/B_eff+T_decode，先满足质量与码本驻留约束。
交叉条件
流量时间节省大于新增解码成本。
最强反例
码本膨胀溢出寄存器，压缩更强却运行更慢。
生产验证
固定模型质量与上下文，比较权重字节、寄存器占用、反量化指令和 prefill/decode 时间，扫描码本数和分组粒度。
跨领域迁移
将同样的证据边界用于目标系统，重新测量参数后再作架构选择。

已核验来源与证据范围

  1. Highly Optimized Kernels and Fine-Grained Codebooks for LLM Inference on Arm CPUs

    Dibakar Gope、David Mansell、Danny Loh、Ian Bratt · 2024-12-31（初稿；arXiv 2501.00032） · 论文全文；§1、§3–5：SIMD packing、codebooks、evaluation。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

  2. OCP Microscaling Formats (MX) Specification v1.0

    Bita Darvish Rouhani 等跨机构作者；列有 Ian Bratt、Ralph Wittig · 2023-09 · 技术规范全文；§5–6，PDF pp.9–15。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

保留的代表来源
  1. Arm：本人 AI 推理文章代表性原始资料 · 阅读核对 2026-10-05
  2. Highly Optimized Kernels and Fine-Grained Codebooks for LLM Inference on Arm CPUsDibakar Gope、David Mansell、Danny Loh、Ian Bratt；2024-12-31（初稿；arXiv 2501.00032）；§1、§3–5：SIMD packing、codebooks、evaluation
  3. OCP Microscaling Formats (MX) Specification v1.0Bita Darvish Rouhani 等跨机构作者；列有 Ian Bratt、Ralph Wittig；2023-09；§5–6，PDF pp.9–15

相关短文：局部加速与完整服务 服务价值与比较单位

回到人物名单
90 · 可定制计算与自动化

Jason Cong

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

让HLS抽象暴露数据供给和动态流率，否则流水线峰值无法兑现。

最重要贡献

  • 与Fang等分析MD条件过滤导致的生产消费失配，并采用HLS计算单元加RTL动态数据流。
  • 与合作者提出分步FPGA优化流程，明确建立设备DRAM与片上BRAM间的数据缓存。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

可综合C代码并不自动得到平衡的硬件：访存和不均匀数据产生率都可能使算术单元空闲。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：评估HLS时同时检查存储驻留、生产消费流率与生成后的物理资源，而不只检查II。

思维方式

  • 让算法表示、综合与物理实现共同决定特化价值。
  • 先固定任务、正确性与资源边界，再判断 可定制计算与自动化 的收益。
  • 把新增负担显式放入比较：数据往返和布线拥塞吞掉计算加速。

可复用提问

  • HLS 核心快十倍，PCIe 传输和布局限制加入后，还值得部署吗？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

两文均是共同成果；具体工具局限属于论文时点，不概括所有现代HLS或所有Kahn过程网络。

建议诊断 · 编辑提炼

比较综合估计、布局后实现与板级任务，记录利用率、搬运和端到端能量。

架构挑战者 · 可定制计算与自动化挑战

HLS 核心快十倍，PCIe 传输和布局限制加入后，还值得部署吗？

技能：A2 交叉条件 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
T_host/T_io/T_kernel：未重叠秒；K：开发部署成本；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
T_task=T_host+T_io+T_kernel；重叠用实测关键路径，另算生命周期 K。
交叉条件
完整任务收益需覆盖传输、时序退化与开发投入。
最强反例
数据往返和布线拥塞吞掉计算加速。
生产验证
比较综合估计、布局后实现与板级任务，记录利用率、搬运和端到端能量。
跨领域迁移
迁移到专用 AI 芯片及编译器共同设计。

已核验来源与证据范围

  1. Revisiting FPGA Acceleration of Molecular Dynamics Simulation with Dynamic Data Flow Behavior in High-Level Synthesis

    Jason Cong; Zhenman Fang; Hassan Kianinejad; Peng Wei · 2016 · 论文全文；§5.1–5.2条件生产导致力计算单元利用率下降；§6.1 HLS/RTL协同，pp.5–6。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名共同作者；不据作者顺序推断个人模块责任。

  2. Best-Effort FPGA Programming: A Few Steps Can Go a Long Way

    Jason Cong; Zhenman Fang; Yuchen Hao; Peng Wei; Cody Hao Yu; Chen Zhang; Peipei Zhou · 2018 · 论文全文；§3.1–3.2 Explicit Data Caching，设备DRAM与BRAM的数据搬运路径。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名共同作者；不据作者顺序推断个人模块责任。

保留的代表来源
  1. ACM：Jason Cong 的可定制计算贡献代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. Revisiting FPGA Acceleration of Molecular Dynamics Simulation with Dynamic Data Flow Behavior in High-Level Synthesis2016 · §5.1–5.2条件生产导致力计算单元利用率下降；§6.1 HLS/RTL协同，pp.5–6
  3. Best-Effort FPGA Programming: A Few Steps Can Go a Long Way2018 · §3.1–3.2 Explicit Data Caching，设备DRAM与BRAM的数据搬运路径

相关短文：计算节省与通信代价

回到人物名单
91 · Cell异构组织与功耗约束下实现

Jim Kahle

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

与团队以通用PPE加流式SPE突破延迟诱发的带宽限制，并把模块复用与电路预算落实到Cell实现。

最重要贡献

  • Cell综述将显式DMA与本地存储配合，增加并发数据传输，使流式SPE摆脱仅靠有限推测访存的约束。
  • 2006设计方法论文用统一时钟组件、静态逻辑优先和关键路径定制电路，结合层级约束传播控制功耗、频率与面积。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Jim Kahle（论文J. A. Kahle）为IBM Cell合作作者；架构与物理实现由IBM、Sony、Toshiba团队共同完成。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：带宽需要足够在途事务；高频也需要电路与软件分工支持，不能只提高时钟。

思维方式

  • 显式搬运能否在本地存储预算内覆盖内存等待？
  • 核对在途事务数、字节、延迟、本地存储占用，避免只比较峰值。

可复用提问

  • 显式搬运能否在本地存储预算内覆盖内存等待？
  • 哪些条件使该机制的收益反转？

适用边界

适用于能分块、预取和向量化的负载；实验室最高频率并非量产运行条件。

建议诊断 · 编辑提炼

扫描块大小和双缓冲，测实际在途事务、DMA等待、频率及能量，验证随机访存反例。

架构挑战者 · Cell异构组织与功耗约束下实现

显式搬运能否在本地存储预算内覆盖内存等待？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
在途事务数、字节、延迟、本地存储占用
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：可持续带宽≤N_inflight×bytes/latency；T_block=max(T_DMA,T_compute)+T_unhidden。
交叉条件
并行数据传输足够且控制与数据装入本地存储
最强反例
依赖式指针追踪不能提前发起DMA，更多峰值带宽无用。
生产验证
扫描块大小和双缓冲，测实际在途事务、DMA等待、频率及能量，验证随机访存反例。
跨领域迁移
迁移到目标平台时重新测量参数和质量约束，不直接搬用原作品的性能数字。

已核验来源与证据范围

  1. Introduction to the Cell Multiprocessor

    J. A. Kahle、M. N. Day、H. P. Hofstee、C. R. Johns、T. R. Maeurer、D. Shippy · 2005 · 论文全文；pp.589–604；延迟诱发带宽限制和Cell组成。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

  2. Key Features of the Design Methodology Enabling a Multi-Core SoC Implementation of a First-Generation CELL Processor

    Dac Pham、Jim Kahle 等 IBM/Toshiba 合作者 · 2006 · 论文全文；§III.1；pp.871–873。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

保留的代表来源
  1. Jim Kahle：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Introduction to the Cell MultiprocessorJ. A. Kahle、M. N. Day、H. P. Hofstee、C. R. Johns、T. R. Maeurer、D. Shippy；2005；pp.589–604；延迟诱发带宽限制和Cell组成
  3. Key Features of the Design Methodology Enabling a Multi-Core SoC Implementation of a First-Generation CELL ProcessorDac Pham、Jim Kahle 等 IBM/Toshiba 合作者；2006；§III.1；pp.871–873

相关短文：计算节省与通信代价

回到人物名单
92 · 软硬件接口与异构GPU平台

Raja Koduri

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

以低开销API和硬件功能可达性解释GPU效率，并推动计算引擎、封装和统一软件栈的系统组合。

最重要贡献

  • 2016本人访谈明确区分CPU受限时的API提交开销与GPU受限时的shader intrinsic收益，强调让软件使用既有硬件指令。
  • 2021本人Intel文章将Ponte Vecchio的多工艺、EMIB/Foveros封装和oneAPI软件栈作为异构系统组合，并说明Thread Director与操作系统协作。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2016 AMD Radeon技术负责人、2021 Intel架构负责人身份由所读作品确认；是技术方向和团队成果的公开说明者，不据此声称独自发明全部产品。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：优化要先判断限制在提交端、设备端还是跨器件路径，再决定开放哪层接口。

思维方式

  • 降低API开销与增加设备指令能力，哪一个真正改变关键路径？
  • 核对提交时间、设备时间、暴露传输、可移植成本，避免只比较峰值。

可复用提问

  • 降低API开销与增加设备指令能力，哪一个真正改变关键路径？
  • 哪些条件使该机制的收益反转？

适用边界

访谈中的历史性能倍数不用于当前GPU预测；Intel文章为厂商署名技术综述，不是底层实现论文或独立性能评测。

建议诊断 · 编辑提炼

分别构造CPU提交受限、GPU计算受限和互连受限场景，测完整帧或任务时间；跨后端验证可移植性。

架构挑战者 · 软硬件接口与异构GPU平台

降低API开销与增加设备指令能力，哪一个真正改变关键路径？

技能：A3 瓶颈识别 A8 软硬件边界 A10 产品判断

变量与比较边界
提交时间、设备时间、暴露传输、可移植成本
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T=max(T_submit,T_device)+T_unhidden_transfer；只缩短非瓶颈项可能无端到端收益。
交叉条件
目标优化缩短关键路径且维护成本可接受
最强反例
GPU已满载时降低CPU提交开销不改变帧时间。
生产验证
分别构造CPU提交受限、GPU计算受限和互连受限场景，测完整帧或任务时间；跨后端验证可移植性。
跨领域迁移
迁移到目标平台时重新测量参数和质量约束，不直接搬用原作品的性能数字。

已核验来源与证据范围

  1. Shader Intrinsic Functions to Bypass Abstraction Layers (w/ Raja Koduri)

    Raja Koduri本人访谈；Steve Burke编辑 · 2016-10-17 · 本人访谈文字摘录；本人答复：What Are Shader Intrinsic Functions；CPU-bound/GPU-bound段。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

  2. Intel Editorial: Intel Advances Architecture for Data Center, HPC-AI and Client Computing

    Raja Koduri · 2021-08-19 · 本人署名技术综述（Intel原稿转载）；Thread Director、Xe HPC/Ponte Vecchio及oneAPI段。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

保留的代表来源
  1. Raja Koduri：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Shader Intrinsic Functions to Bypass Abstraction Layers (w/ Raja Koduri)Raja Koduri本人访谈；Steve Burke编辑；2016-10-17；本人答复：What Are Shader Intrinsic Functions；CPU-bound/GPU-bound段
  3. Intel Editorial: Intel Advances Architecture for Data Center, HPC-AI and Client ComputingRaja Koduri；2021-08-19；Thread Director、Xe HPC/Ponte Vecchio及oneAPI段

相关短文：计算节省与通信代价

回到人物名单
93 · 流式数据流与分层内存系统

Ram Sivaramakrishnan

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

参与将流式计算、分层内存与跨芯片流控结合，降低多专家模型切换和中间数据搬运成本。

最重要贡献

  • SN40L 合著工作把片上 SRAM、HBM 与直连 DDR 分工：活跃模型利用带宽，非活跃专家利用容量，流式融合减少中间结果写回。
  • 共同发明的远端 FIFO 管理方案用 credit/SCTS 消息调节 RDU 间生产消费，并以计数器处理特定控制包，避免控制消息滞留输入 FIFO。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

SambaNova SN40L 论文共同作者和 RDU 通信专利共同发明人；两者支持其参与系统与通信设计，不据专利断言具体商用产品已采用全部实施例。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：容量、带宽与流控分工使图跨越存储层和多个 RDU；但减少 CPU 中转并未消除背压，必须保证远端消费能力和信用返回。

思维方式

  • 同时核算专家驻留与切换路径。
  • 检查跨 RDU FIFO 信用与控制包进展。

可复用提问

  • 专家切换后的重用次数是否足以摊销 DDR→HBM 搬运？
  • 信用耗尽时控制消息是否仍可前进？

适用边界

CoE 是独立专家模型组合，不能与单模型 MoE 混同。SN40L 比较限于所测软件与任务；专利不是产品性能实证。

建议诊断 · 编辑提炼

固定专家质量和路由，扫描切换频率、解码长度及消费速率，记录 HBM/DDR 流量、停顿和尾延迟；测试背压下控制通路活性。

架构挑战者 · 流式数据流与分层内存系统

专家切换后的重用次数是否足以摊销 DDR→HBM 搬运？

技能：A4 局部性推理 A5 排队与尾延迟 A8 软硬件边界

变量与比较边界
n：每次加载后的解码步数；T_switch：模型搬运时间；C：远端可用信用。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T_request=T_route+T_switch+n×T_decode；比较 DDR 容量收益与切换暴露时间。
交叉条件
足够重用摊销搬运，且信用返回不造成死锁或持续欠供。
最强反例
频繁切换且每个专家只生成少量 token，容量优势不能兑现为延迟收益。
生产验证
固定专家质量和路由，扫描切换频率、解码长度及消费速率，记录 HBM/DDR 流量、停顿和尾延迟；测试背压下控制通路活性。
跨领域迁移
将同样的证据边界用于目标系统，重新测量参数后再作架构选择。

已核验来源与证据范围

  1. SambaNova SN40L: Scaling the AI Memory Wall with Dataflow and Composition of Experts

    Raghu Prabhakar、Ram Sivaramakrishnan 等 SambaNova 合作者 · 2024-11-05（v2） · 论文全文；§II–V，PDF pp.3–9；§VI–VII。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

  2. Reconfigurable dataflow unit having remote FIFO management functionality（US12536123B2）

    Manish K. Shah、Ram Sivaramakrishnan、Gregory Frederick Grohoski、Raghu Prabhakar · 2026-01-27（授权公开） · 专利说明书全文；说明书 Fig.4B、SCTS credit management、AGCU input counter；claims 1、6。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

保留的代表来源
  1. Ram Sivaramakrishnan：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. SambaNova SN40L: Scaling the AI Memory Wall with Dataflow and Composition of ExpertsRaghu Prabhakar、Ram Sivaramakrishnan 等 SambaNova 合作者；2024-11-05（v2）；§II–V，PDF pp.3–9；§VI–VII
  3. Reconfigurable dataflow unit having remote FIFO management functionality（US12536123B2）Manish K. Shah、Ram Sivaramakrishnan、Gregory Frederick Grohoski、Raghu Prabhakar；2026-01-27（授权公开）；说明书 Fig.4B、SCTS credit management、AGCU input counter；claims 1、6

相关短文：计算节省与通信代价

回到人物名单
94 · 实际负载驱动的 TPU 特化

Cliff Young

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

参与 TPU 跨代团队研究：从尾延迟约束下的推理特化，扩展到面向嵌入访问与集体通信的训练系统。

最重要贡献

  • 共同署名 TPU 2017 论文，公开推理芯片的脉动数据流、软件管理存储及面向响应时间的性能分析。
  • 共同署名 TPU v4 2023 论文，说明光路重配如何支持作业切片、绕开失效组件并选择通信拓扑。
  • 在同一团队论文中说明 SparseCore 用细粒度访存与数据流单元承接嵌入训练。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

推理吞吐受响应时间约束；训练负载又包含稠密计算、嵌入查表与跨芯片通信。Young 在两代公开论文中的共同署名可核验，但论文没有逐项划分个人设计职责。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：先确定服务约束与数据访问形态，再选择专用单元及拓扑；芯片面积预算应同时回应计算、访存和通信的瓶颈。

思维方式

  • 先固定任务与数值要求，再决定专用计算和片上存储。
  • 固定比较范围与变量：M：任务实际搬运字节；B：持续有效 B/s；W：操作；C：持续操作/s；H：暴露控制秒
  • 优先检验反例：小矩阵和频繁访存使阵列利用率低。

可复用提问

  • 专用矩阵阵列峰值很高，什么数据访问模式会使它输给通用 GPU？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

两篇论文证明团队研究参与及公开技术内容，不支持逐项个人发明归属。2017 推理结论有当时模型、精度与平台边界；2023 的 OCS 重配置不能表述为已实现逐算子动态切换。方法、问题与诊断实验为编辑提炼，非本人原话。

建议诊断 · 编辑提炼

建议验证（尚未执行）：扫工作集、冷热状态与并发，分开测实际字节、有效带宽、计算和转换；做机制消融。重点否证：小矩阵和频繁访存使阵列利用率低。

架构挑战者 · 实际负载驱动的 TPU 特化挑战

专用矩阵阵列峰值很高，什么数据访问模式会使它输给通用 GPU？

技能：A2 交叉条件 A4 局部性推理 A8 软硬件边界

变量与比较边界
M：任务实际搬运字节；B：持续有效 B/s；W：操作；C：持续操作/s；H：暴露控制秒；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
T≥max(M/B,W/C)；该式只是不含依赖的下界，实测 H 及关键路径用于校准。
交叉条件
减少的数据搬运暴露时间须超过映射、转换及控制的新增时间。
最强反例
小矩阵和频繁访存使阵列利用率低。
生产验证
建议验证（尚未执行）：扫工作集、冷热状态与并发，分开测实际字节、有效带宽、计算和转换；做机制消融。重点否证：小矩阵和频繁访存使阵列利用率低。
跨领域迁移
迁移到 CXL、存内计算与 KV 数据放置。

已核验来源与证据范围

  1. In-Datacenter Performance Analysis of a Tensor Processing Unit

    Norman P. Jouppi、Cliff Young、Nishant Patil、David Patterson 等 Google 团队共同作者（完整名单见论文首页） · 2017 · 论文全文；PDF 第1页作者名单；§2，PDF pp.2–4；§4，PDF pp.5–8，尤其 Table 4。已取得全文并核验所列正文：阵列执行、片上存储与批量/尾延迟约束。；证据：强：参与者共同署名技术论文正文。；用途：Cliff Young 为共同作者；不将 TPU 架构及性能成果归为个人独创。。

  2. TPU v4: An Optically Reconfigurable Supercomputer for Machine Learning with Hardware Support for Embeddings

    Norman P. Jouppi、George Kurian、Sheng Li、Peter Ma、Rahul Nagarajan、Lifeng Nai、Nishant Patil、Suvinay Subramanian、Andy Swing、Brian Towles、Cliff Young、Xiang Zhou、Zongwei Zhou、David Patterson · 2023 · 论文全文；PDF 第1页作者名单；§2.1–2.8，PDF pp.2–4；§3.3–3.5，PDF pp.5–6，Fig.7。已取得全文并核验所列正文：OCS 连接与按作业配置、SparseCore 细粒度访存和通信。；证据：强：参与者共同署名技术论文正文。；用途：Cliff Young 为共同作者；未据此认定他独立设计 OCS 或 SparseCore。。

保留的代表来源
  1. Google：Cliff Young 的 TPU 公开技术说明[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2024 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Hot Chips 2025 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  4. In-Datacenter Performance Analysis of a Tensor Processing Unit2017 · PDF 第1页作者名单；§2，PDF pp.2–4；§4，PDF pp.5–8，尤其 Table 4
  5. TPU v4: An Optically Reconfigurable Supercomputer for Machine Learning with Hardware Support for Embeddings2023 · PDF 第1页作者名单；§2.1–2.8，PDF pp.2–4；§3.3–3.5，PDF pp.5–6，Fig.7

相关短文：计算节省与通信代价

回到人物名单
95 · Trainium 与分布式训练协同设计

Ron Diamant

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

参与把 Trainium 专用矩阵硬件与分布式训练软件结合，降低模型迁移及扩展成本。

最重要贡献

  • Trainium 技术演讲展示 NeuronCore、片间 NeuronLink 和集群 EFA 的分层系统设计，围绕完整训练部署而非孤立峰值。
  • NxDT 合作论文把数据/流水/张量并行与 ZeRO-1 统一为模型和优化器接口，并用混合张量并行度处理 GQA 等不能整除大 TP 的模型部分。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

AWS Trainium 2022 合作演讲者与 SoCC 2024 论文共同作者；代表团队设计实践，不宣称其独立发明所有并行算法或编译器实现。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：芯片上局部存储与矩阵阵列要求编译映射；扩展时还需将不均匀模型分块适配实例互连和单核心容量，用软件接口处理优化器边界与检查点。

思维方式

  • 将可移植接口与硬件专用优化分开。
  • 先检查注意力头数和 TP 度匹配。

可复用提问

  • 更高张量并行度是否因 GQA 或通信放大反而变慢？
  • 移植需要改变哪些模型算子？

适用边界

论文比较的是选定 Llama2/GPT 负载及当时 trn1/p4d 配置、价格；不代表所有训练或后代设备。混合 TP 仍需通信和张量形状约束。

建议诊断 · 编辑提炼

固定模型质量、序列长度和批量，扫描 TP/PP/DP，核算通信、重计算、编译和检查点时间，以完整训练成本比较。

架构挑战者 · Trainium 与分布式训练协同设计

更高张量并行度是否因 GQA 或通信放大反而变慢？

技能：A2 交叉条件 A6 规模扩展 A8 软硬件边界

变量与比较边界
TP/PP/DP：并行度；M：每核心容量；H：暴露通信。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T_step=T_compute+T_exposed_comm+T_bubble+T_recompute；各项以 trace 去重。
交叉条件
增加分片减少的计算/容量压力超过新通信与流水空泡。
最强反例
小模型或头数受限，增 TP 只增通信。
生产验证
固定模型质量、序列长度和批量，扫描 TP/PP/DP，核算通信、重计算、编译和检查点时间，以完整训练成本比较。
跨领域迁移
将同样的证据边界用于目标系统，重新测量参数后再作架构选择。

已核验来源与证据范围

  1. Accelerate deep learning and innovate faster with AWS Trainium（CMP313）

    Ron Diamant、Nitin Nagarkatte、Hamid Shojanazeri · 2022（re:Invent） · 作者幻灯片；PDF pp.18–22及 Trainium/Neuron 技术部分。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

  2. Distributed Training of Large Language Models on AWS Trainium

    Xinwei Fu、Zhen Zhang、Ron Diamant 等10位作者 · 2024-11-20至22（SoCC） · 论文全文；§3–5、§6–7，PDF pp.4–13。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

保留的代表来源
  1. Hot Chips 2023 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2024 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Amazon Science：Distributed Training of Large Language Models on AWS Trainium 合作论文[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  4. Accelerate deep learning and innovate faster with AWS Trainium（CMP313）Ron Diamant、Nitin Nagarkatte、Hamid Shojanazeri；2022（re:Invent）；PDF pp.18–22及 Trainium/Neuron 技术部分
  5. Distributed Training of Large Language Models on AWS TrainiumXinwei Fu、Zhen Zhang、Ron Diamant 等10位作者；2024-11-20至22（SoCC）；§3–5、§6–7，PDF pp.4–13

相关短文：计算节省与通信代价

回到人物名单
96 · 张量 GPU 与低精度契约

Ronny Krashinsky

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

参与将张量专用运算与低精度数值方法结合，使 GPU 加速建立在明确的数据格式和质量契约上。

最重要贡献

  • Ampere 合著架构文章说明 TF32/BF16 等 Tensor Core 路径与受约束的结构化稀疏加速，使通用 GPU 同时承载不同精度的 AI/HPC 运算。
  • 在 NVFP4 工作中参与软件支持与性能；该团队论文以小块缩放、敏感层保留较高精度和舍入策略支持低精度预训练，数值机制不单独归于 Krashinsky。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Krashinsky 为 Ampere 技术文章合作者；NVFP4 论文 PDF p.11 将其列于 SW Support, Performance（软件支持与性能）贡献组，不在 Numerics, Evaluations 组。数值算法为团队成果，不能据此归为其个人提出。

来源事实 · 与编辑解读分列

  • Ampere 合著架构文章说明 TF32/BF16 等 Tensor Core 路径与受约束的结构化稀疏加速，使通用 GPU 同时承载不同精度的 AI/HPC 运算。 NVIDIA Ampere Architecture In-Depth
  • 在 NVFP4 工作中参与软件支持与性能；该团队论文以小块缩放、敏感层保留较高精度和舍入策略支持低精度预训练，数值机制不单独归于 Krashinsky。 Pretraining Large Language Models with NVFP4

机制与核心论证 · 编辑解读

编辑提炼：专用单元节省运算与流量，但输入必须符合格式及稀疏契约。NVFP4 的 16 元素分块、E4M3 块尺度和 FP32 张量尺度提高局部表示能力，仍需敏感计算保留高精度。

思维方式

  • 先检查格式和稀疏模式前提。
  • 将内核峰值与完整训练成本分离。

可复用提问

  • 输入转换和质量保护开销会吞掉多少低精度算力收益？
  • 哪些层必须保留较高精度？

适用边界

Ampere 的稀疏峰值依赖结构约束；NVFP4 报告主要论证数值方法，明确不以运行时效率或系统优化为主要研究对象，不能把质量结果当总训练加速。

建议诊断 · 编辑提炼

固定模型与数据，逐层比较误差、缩放和转换；消融高精度保护与随机舍入，测完整训练到达同质量的时间。

架构挑战者 · 张量 GPU 与低精度契约

输入转换和质量保护开销会吞掉多少低精度算力收益？

技能：A2 交叉条件 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
T_tensor：可加速部分；s：实测局部加速；T_convert：转换保护开销。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T_new=T_tensor/s+T_other+T_convert；需额外满足 Q_new≥Q_target。
交叉条件
T_tensor(1−1/s)>T_convert，且质量门槛通过。
最强反例
算子不支持低精度或转换频繁，峰值上涨而任务不快。
生产验证
固定模型与数据，逐层比较误差、缩放和转换；消融高精度保护与随机舍入，测完整训练到达同质量的时间。
跨领域迁移
将同样的证据边界用于目标系统，重新测量参数后再作架构选择。

已核验来源与证据范围

  1. NVIDIA Ampere Architecture In-Depth

    Ronny Krashinsky、Olivier Giroux、Stephen Jones、Nick Stam、Sridhar Ramaswamy · 2020-05-14 · 作者技术文章全文；Third-Generation Tensor Cores；Fine-Grained Structured Sparsity；Asynchronous Copy。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

  2. Pretraining Large Language Models with NVFP4

    NVIDIA 团队；署名名单包括 Ronny Krashinsky · 2026-03-04（v2） · 论文全文；§2–4，PDF pp.2–7；作者名单；PDF p.11 Author Contributions: SW Support, Performance。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：个人贡献归属限软件支持与性能；数值机制作为团队论文背景。

保留的代表来源
  1. Hot Chips 2022 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2025 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. NVIDIA Ampere Architecture In-DepthRonny Krashinsky、Olivier Giroux、Stephen Jones、Nick Stam、Sridhar Ramaswamy；2020-05-14；Third-Generation Tensor Cores；Fine-Grained Structured Sparsity；Asynchronous Copy
  4. Pretraining Large Language Models with NVFP4NVIDIA 团队；署名名单包括 Ronny Krashinsky；2026-03-04（v2）；§2–4，PDF pp.2–7；作者名单

相关短文：计算节省与通信代价

回到人物名单
97 · 细粒度数据流与晶圆缺陷修复

Sean Lie

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

将稀疏数据驱动执行与可修复的晶圆级互连结合，扩大可用计算规模。

最重要贡献

  • 本人架构文章用局部SRAM、tensor描述符和数据到达触发执行，只发送非零数据以跳过无效计算。
  • 共同专利用冗余连接及测试信息把缺陷物理PE替换为邻近PE，形成无缺陷的逻辑处理阵列。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Cerebras 架构文章由 Sean Lie 署名；冗余专利与 Michael James、Michael Morrison、Srikanth Arekapudi、Gary Lauterbach 共同发明。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：稀疏收益依赖供数和调度，晶圆规模依赖缺陷绕过；两者都要求逻辑映射与物理阵列解耦。

思维方式

  • 稀疏跳零和PE修复后，实际映射仍能保持供数均衡与连通性吗？
  • 核对非零比例、通信时间、负载失衡、可修复PE数，避免只比较峰值。

可复用提问

  • 稀疏跳零和PE修复后，实际映射仍能保持供数均衡与连通性吗？
  • 哪些条件使该机制的收益反转？

适用边界

全文缓存中的专利部分末尾页无提取文本，本次仅依已读说明书EC52–EC67及图说明；不宣称核验未取出的权利要求。稀疏吞吐不自动等于完整模型加速。

建议诊断 · 编辑提炼

用不同非零分布和缺陷图扫描路由热点、有效PE、局部存储和完成时间，比较相同数值质量。

架构挑战者 · 细粒度数据流与晶圆缺陷修复

稀疏跳零和PE修复后，实际映射仍能保持供数均衡与连通性吗？

技能：A3 瓶颈识别 A6 规模扩展 A7 PPA 与完整成本

变量与比较边界
非零比例、通信时间、负载失衡、可修复PE数
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T≈max(T_nonzero_compute,T_routed_data)+T_imbalance；可修复容量另由缺陷分布约束。
交叉条件
跳过的工作超过路由和失衡开销，且逻辑阵列可构成
最强反例
非零集中在少数PE或缺陷呈簇，局部拥堵和修复容量成为限制。
生产验证
用不同非零分布和缺陷图扫描路由热点、有效PE、局部存储和完成时间，比较相同数值质量。
跨领域迁移
迁移到目标平台时重新测量参数和质量约束，不直接搬用原作品的性能数字。

已核验来源与证据范围

  1. Cerebras Architecture Deep Dive: First Look Inside the Hardware/Software Co-Design for Deep Learning

    Sean Lie · 2023-05/06 · 论文全文；PDF pp.4–5：Programmability、Fine-Grained Data Flow Scheduling。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

  2. Processor Element Redundancy for Accelerated Deep Learning（US11328208B2）

    Sean Lie、Michael Edwin James、Michael Morrison、Srikanth Arekapudi、Gary R. Lauterbach · 2022-05-10 · 专利说明书正文（所列部分）；说明书EC52–EC67、Fig.38C–38D图说明；不含未提取末页。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

保留的代表来源
  1. Hot Chips 2020 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2022 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Hot Chips 2023 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  4. Hot Chips 2024 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  5. Cerebras Architecture Deep Dive: First Look Inside the Hardware/Software Co-Design for Deep LearningSean Lie；2023-05/06；PDF pp.4–5：Programmability、Fine-Grained Data Flow Scheduling
  6. Processor Element Redundancy for Accelerated Deep Learning（US11328208B2）Sean Lie、Michael Edwin James、Michael Morrison、Srikanth Arekapudi、Gary R. Lauterbach；2022-05-10；说明书EC52–EC67、Fig.38C–38D图说明；不含未提取末页

相关短文：计算节省与通信代价

回到人物名单
98 · 晶圆尺度封装的热机械接口

Jean-Philippe Fricker

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

以可滑动导热界面和弹性电连接，处理大面积硅与载板、散热器热膨胀失配。

最重要贡献

  • 滑动热界面专利将导热层与低摩擦层分工，允许热接触面相对移动，降低差异膨胀的剪切约束。
  • 弹性连接专利用压缩导电通路承受横向位移，使晶圆与电路基板之间维持电连接。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两份申请均列 Jean-Philippe Fricker 为发明人、Cerebras 为申请人；所述是不同界面机制，不证明每个实施例用于量产产品。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：大尺寸使差异热膨胀位移累积；电、热路径需要分别设计机械顺应性。

思维方式

  • 界面滑动降低应力后，是否引入接触热阻或连接失效？
  • 核对长度L、热膨胀系数差Δα、温差ΔT、接触热阻，避免只比较峰值。

可复用提问

  • 界面滑动降低应力后，是否引入接触热阻或连接失效？
  • 哪些条件使该机制的收益反转？

适用边界

专利不是可靠性实测；需验证接触热阻、磨损、压紧均匀性及信号完整性。

建议诊断 · 编辑提炼

做多轮温度循环，在工作压紧力下同时测热阻、接触电阻、翘曲和误码率。

架构挑战者 · 晶圆尺度封装的热机械接口

界面滑动降低应力后，是否引入接触热阻或连接失效？

技能：A6 规模扩展 A7 PPA 与完整成本

变量与比较边界
长度L、热膨胀系数差Δα、温差ΔT、接触热阻
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：ΔL=L×Δα×ΔT；只有允许位移和接触稳定性同时满足时才可扩大尺寸。
交叉条件
可容纳位移超过ΔL且电热指标通过
最强反例
磨损或局部压力降低使接触失效，机械顺应不等于系统可靠。
生产验证
做多轮温度循环，在工作压紧力下同时测热阻、接触电阻、翘曲和误码率。
跨领域迁移
迁移到目标平台时重新测量参数和质量约束，不直接搬用原作品的性能数字。

已核验来源与证据范围

  1. Apparatuses and Methods for Implementing a Sliding Thermal Interface Between Substrates with Varying Coefficients of Thermal Expansion（US20200051890A1）

    Jean-Philippe Fricker · 2020-02-13 · 专利说明书全文；说明书[0009]–[0020]、Fig.7，PDF pp.16–17。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

  2. Apparatus and Method for Securing Substrates with Varying Coefficients of Thermal Expansion（US20200020659A1）

    Jean-Philippe Fricker · 2020-01-16 · 专利说明书全文；说明书[0073]–[0081]、Fig.7，PDF pp.20–21。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

保留的代表来源
  1. Hot Chips 2026 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Apparatuses and Methods for Implementing a Sliding Thermal Interface Between Substrates with Varying Coefficients of Thermal Expansion（US20200051890A1）Jean-Philippe Fricker；2020-02-13；说明书[0009]–[0020]、Fig.7，PDF pp.16–17
  3. Apparatus and Method for Securing Substrates with Varying Coefficients of Thermal Expansion（US20200020659A1）Jean-Philippe Fricker；2020-01-16；说明书[0073]–[0081]、Fig.7，PDF pp.20–21

相关短文：计算节省与通信代价

回到人物名单
99 · 并行模式与可重构数据流

Raghu Prabhakar

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

与团队把嵌套并行模式映射为可重构流式计算与存储单元，再扩展到分层内存中的多专家推理。

最重要贡献

  • Plasticine 用模式级计算单元和分布式存储单元表达流水、向量、归约与地址生成，减少 FPGA 位级配置和通用处理器指令控制的负担。
  • SN40L 将流式融合与 SRAM/HBM/DDR 层次结合，使大容量专家模型可在带宽与驻留成本间选择。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Plasticine 第一作者及 SN40L 合作作者；从 Stanford 可重构架构研究到 SambaNova 系统实践，具体实现与编译器均为团队成果。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：编译器先识别并行模式，再把计算与地址生成分开布置；流式传递减少中间写回。后续工作把同一数据流方法带到容量受限的模型组合场景。

思维方式

  • 检查模式能否静态表达。
  • 把容量需求与活跃带宽分开。

可复用提问

  • 图的可融合区段是否足够长，能摊销配置与模型搬运？
  • 数据相关分支是否破坏静态调度？

适用边界

Plasticine 论文包含建模和仿真，不能当作 SN40L 实机测量。SN40L 的 CoE 指独立专家组合，不能自动推广为所有 MoE 工作负载。

建议诊断 · 编辑提炼

提取图中流水、归约和间接访问，核算 PCU/PMU 占用、片上流量、溢出写回及模型切换。

架构挑战者 · 并行模式与可重构数据流

图的可融合区段是否足够长，能摊销配置与模型搬运？

技能：A4 局部性推理 A8 软硬件边界 A9 工作负载先行

变量与比较边界
n：复用次数；T_spill：容量溢出；T_switch：专家切换。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T=T_mapping/n+max(T_compute,T_stream)+T_spill+T_switch。
交叉条件
融合节省的写回与控制开销超过配置、溢出和搬运。
最强反例
图主要由不规则访存与短分支组成，流水难以保持。
生产验证
提取图中流水、归约和间接访问，核算 PCU/PMU 占用、片上流量、溢出写回及模型切换。
跨领域迁移
将同样的证据边界用于目标系统，重新测量参数后再作架构选择。

已核验来源与证据范围

  1. Plasticine: A Reconfigurable Architecture for Parallel Patterns

    Raghu Prabhakar、Yaqi Zhang、David Koeplinger 等合作者 · 2017（ISCA） · 论文全文；§3.1–3.2、编译映射与评估部分。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

  2. SambaNova SN40L: Scaling the AI Memory Wall with Dataflow and Composition of Experts

    Raghu Prabhakar、Ram Sivaramakrishnan 等 SambaNova 合作者 · 2024-11-05（v2） · 论文全文；§II–V，PDF pp.3–9；§VI–VII。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

保留的代表来源
  1. Hot Chips 2024 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2026 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Plasticine: A Reconfigurable Architecture for Parallel PatternsRaghu Prabhakar、Yaqi Zhang、David Koeplinger 等合作者；2017（ISCA）；§3.1–3.2、编译映射与评估部分
  4. SambaNova SN40L: Scaling the AI Memory Wall with Dataflow and Composition of ExpertsRaghu Prabhakar、Ram Sivaramakrishnan 等 SambaNova 合作者；2024-11-05（v2）；§II–V，PDF pp.3–9；§VI–VII

相关短文：计算节省与通信代价

回到人物名单
100 · 数字存内计算与块浮点精度

Sudeep Bhoja

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

把低批量推理的搬运瓶颈与块浮点误差一起纳入数字存内计算架构。

最重要贡献

  • Block Format 工作分析 BFP/SBFP 的内积误差与块长关系，在明确的正态分布假设下给出误差界和参数选择。
  • Corsair 合作论文以 DIMC、向量单元和片上存储组成 Apollo Core，采用 chiplet 与分层互连扩展，并区分硅片微基准和工作负载预测。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项研究均为 d-Matrix 团队合作署名；这里选取数值格式到系统实现的主线，不推断个人独立设计所有核心。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：块长影响共享尺度的浪费，低位宽节约的字节还要通过实际供数和互连实现。

思维方式

  • 低位宽和存内复用节省的带宽，在异常值、模型分片和KV增长后还剩多少？
  • 核对有效算力、实际字节、互连时间、质量，避免只比较峰值。

可复用提问

  • 低位宽和存内复用节省的带宽，在异常值、模型分片和KV增长后还剩多少？
  • 哪些条件使该机制的收益反转？

适用边界

正态独立输入的误差界不能保证重尾激活；Corsair 文中的预估应用收益不是全部实测。

建议诊断 · 编辑提炼

扫描块长、精度、批量和上下文，测质量、DIMC供数、跨chiplet通信及同SLO token吞吐。

架构挑战者 · 数字存内计算与块浮点精度

低位宽和存内复用节省的带宽，在异常值、模型分片和KV增长后还剩多少？

技能：A3 瓶颈识别 A8 软硬件边界 A9 工作负载先行

变量与比较边界
有效算力、实际字节、互连时间、质量
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T=max(F/P_eff,B/BW_eff)+T_exchange；仅在Q≥Q_target下比较。
交叉条件
质量通过且搬运节省没有转移为跨chiplet瓶颈
最强反例
重尾数据要求更高精度，长上下文KV访问主导，权重复用收益缩水。
生产验证
扫描块长、精度、批量和上下文，测质量、DIMC供数、跨chiplet通信及同SLO token吞吐。
跨领域迁移
迁移到目标平台时重新测量参数和质量约束，不直接搬用原作品的性能数字。

已核验来源与证据范围

  1. Block Format Error Bounds and Optimal Block Size Selection

    Ilya Soloveychik、Ilya Lyubomirsky、Xin Wang、Sudeep Bhoja · 2022 · 论文全文；§III–IV，PDF pp.2–3。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

  2. Corsair: An In-Memory Computing Chiplet Architecture for Inference-Time Compute Acceleration

    Satyam Srivastava 等；包括 Sudeep Bhoja · 2025-08-04发表；2025-10-31现行版本 · 论文全文；pp.30–33；Apollo Core、Digital In-Memory Compute。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

保留的代表来源
  1. Hot Chips 2025 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2026 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. VCEW 2026 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  4. Block Format Error Bounds and Optimal Block Size SelectionIlya Soloveychik、Ilya Lyubomirsky、Xin Wang、Sudeep Bhoja；2022；§III–IV，PDF pp.2–3
  5. Corsair: An In-Memory Computing Chiplet Architecture for Inference-Time Compute AccelerationSatyam Srivastava 等；包括 Sudeep Bhoja；2025-08-04发表；2025-10-31现行版本；pp.30–33；Apollo Core、Digital In-Memory Compute

相关短文：计算节省与通信代价

回到人物名单
101 · 软件定义的数据搬运与 Maia 加速器

Sherry Xu

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

以软件可控存储和异步数据流把 Maia 的计算、DMA 与网络衔接为完整执行路径。

最重要贡献

  • Maia 100 演讲披露 tensor/vector/DMA 分工、软件管理 scratchpad 与硬件 semaphore，配合窄数据类型减少搬运。
  • Maia 200 合作论文用带前后置 semaphore 的 Dataflow ISA 编排 DMA、计算和网络，使专用存储与执行单元形成可显式调度的数据路径。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Maia 100 联合讲者，Maia 200 第一署名作者；硬件、编译器和部署均为 Microsoft 团队成果。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：把线程调度转为数据依赖和搬运调度，可减少通用控制代价，但把依赖正确性和容量规划交给编译器。

思维方式

  • 显式数据流能否持续覆盖 DMA 和网络等待，而不使队列依赖阻塞？
  • 核对DMA、网络、计算时长及暴露依赖，避免只比较峰值。

可复用提问

  • 显式数据流能否持续覆盖 DMA 和网络等待，而不使队列依赖阻塞？
  • 哪些条件使该机制的收益反转？

适用边界

厂商性能和部署声明不是独立比较；更大的片上存储或峰值算力不保证小批量推理尾延迟。

建议诊断 · 编辑提炼

跟踪 semaphore 等待、引擎利用率、scratchpad 溢出、端到端 TTFT 和逐 token 延迟，改变批量与序列长度。

架构挑战者 · 软件定义的数据搬运与 Maia 加速器

显式数据流能否持续覆盖 DMA 和网络等待，而不使队列依赖阻塞？

技能：A3 瓶颈识别 A8 软硬件边界 A9 工作负载先行

变量与比较边界
DMA、网络、计算时长及暴露依赖
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T_step=max(T_compute,T_DMA,T_network)+T_exposed_dependency；重叠只按实际时间线核算。
交叉条件
重叠收益大于编排和溢出代价且SLO通过
最强反例
容量溢出或错误依赖串行化使专用引擎闲置。
生产验证
跟踪 semaphore 等待、引擎利用率、scratchpad 溢出、端到端 TTFT 和逐 token 延迟，改变批量与序列长度。
跨领域迁移
迁移到目标平台时重新测量参数和质量约束，不直接搬用原作品的性能数字。

已核验来源与证据范围

  1. Inside Maia 100

    Sherry Xu、Chandru Ramakrishnan · 2024（Hot Chips） · 作者技术幻灯片；幻灯片5–7。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

  2. Maia 200: A Software Defined Dataflow System for Large-scale AI Acceleration

    Sherry Xu、Marco Heddes 等 Microsoft 合作者 · 2026 · 论文全文；§II–III、Fig.2，PDF pp.2–4。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

保留的代表来源
  1. Hot Chips 2024 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2025 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Inside Maia 100Sherry Xu、Chandru Ramakrishnan；2024（Hot Chips）；幻灯片5–7
  4. Maia 200: A Software Defined Dataflow System for Large-scale AI AccelerationSherry Xu、Marco Heddes 等 Microsoft 合作者；2026；§II–III、Fig.2，PDF pp.2–4

相关短文：计算节省与通信代价

回到人物名单
102 · 推荐推理的模型芯片协同与生产约束

Mahesh Maddury

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

以MTIA把推荐模型、片上存储、专用执行与生产软件共同优化，区分局部加速和业务收益。

最重要贡献

  • 2024联合演讲披露大容量SRAM、双RISC-V及功能引擎、权重解压与索引预取，并缩短eager mode任务启动路径。
  • 2025合作论文进一步披露模型适配与部署经验：动态INT8虽提高DPE吞吐，量化开销和敏感层使端到端收益往往很小。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Hot Chips联合讲者与ISCA合作作者；两项作品讨论同一代产品，但后者新增模型迁移和生产经验，不把重复规格当第二项突破。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：算子吞吐要经模型结构、质量和调度开销过滤，量产有效性比功能清单更关键。

思维方式

  • 动态INT8和解压带来的局部收益，能否穿过模型质量与生产调度约束？
  • 核对可量化比例、算子加速s、转换与启动时间，避免只比较峰值。

可复用提问

  • 动态INT8和解压带来的局部收益，能否穿过模型质量与生产调度约束？
  • 哪些条件使该机制的收益反转？

适用边界

推荐推理经验不能直接外推LLM训练；厂商相对性能需保留对应模型和配置。

建议诊断 · 编辑提炼

量测量化/反量化、模型敏感层、任务启动和内存等待；对同质量模型比较完整请求延迟与吞吐。

架构挑战者 · 推荐推理的模型芯片协同与生产约束

动态INT8和解压带来的局部收益，能否穿过模型质量与生产调度约束？

技能：A3 瓶颈识别 A8 软硬件边界 A9 工作负载先行

变量与比较边界
可量化比例、算子加速s、转换与启动时间
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T_total=T_unquantized+T_quantized/s+T_convert+T_launch；仅在质量达标时接受。
交叉条件
局部节省超过转换开销且敏感层质量通过
最强反例
只有少数大层受益，整体收益被其他算子和转换吞掉。
生产验证
量测量化/反量化、模型敏感层、任务启动和内存等待；对同质量模型比较完整请求延迟与吞吐。
跨领域迁移
迁移到目标平台时重新测量参数和质量约束，不直接搬用原作品的性能数字。

已核验来源与证据范围

  1. Next Gen MTIA — Recommendation Inference Accelerator

    Mahesh Maddury、Pankaj Kansal、Olivia Wu · 2024 · 作者技术幻灯片；幻灯片13–20：PE、量化、eager与TBE。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

  2. Meta’s Second Generation AI Chip: Model-Chip Co-Design and Productionization Experiences

    Joel Coburn、Chunqiang Tang 等；包括Mahesh Maddury · 2025 · 论文全文；§3.1–3.2、§4.4–5，PDF pp.3、7–8。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

保留的代表来源
  1. Hot Chips 2024 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2025 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Next Gen MTIA — Recommendation Inference AcceleratorMahesh Maddury、Pankaj Kansal、Olivia Wu；2024；幻灯片13–20：PE、量化、eager与TBE
  4. Meta’s Second Generation AI Chip: Model-Chip Co-Design and Productionization ExperiencesJoel Coburn、Chunqiang Tang 等；包括Mahesh Maddury；2025；§3.1–3.2、§4.4–5，PDF pp.3、7–8

相关短文：计算节省与通信代价

回到人物名单
103 · 工作负载预算与专用处理器扩展

Sridhar Lakshmanamurthy

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

从逐包计算和I/O预算到跨代 TPU 的可靠性与供电约束，以可持续吞吐检验专用架构。

最重要贡献

  • 2002 IXP 方法把网络处理拆成流水阶段，按最小包到达间隔推算每阶段可用周期，再映射计算、访存与上下文。
  • 五代 TPU 合作论文总结稳定的计算抽象、HBM和互连扩展，并说明用OCS隔离故障和VPU硬件重放检测静默错误。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

早期 Intel 网络处理器论文第一署名作者；2026 TPU 论文与 Jouppi、Young、Patterson 合作。跨代产品不归为个人独立成果。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：名义吞吐需要逐阶段预算支持，扩大系统后还要减去故障、停机和电力限制。

思维方式

  • 峰值扩展后，瓶颈是处理阶段预算，还是故障和电力限制下的可用吞吐？
  • 核对利用率、可用率、每阶段周期、实测功率，避免只比较峰值。

可复用提问

  • 峰值扩展后，瓶颈是处理阶段预算，还是故障和电力限制下的可用吞吐？
  • 哪些条件使该机制的收益反转？

适用边界

TPU文中的峰值/TDP图不能替代生产goodput/实测功率；网络小包分析不能不加修改地套到AI推理。

建议诊断 · 编辑提炼

建立每阶段计算与I/O需求表，实测服务流量与重放覆盖；按有效作业产出而非峰值计算能效。

架构挑战者 · 工作负载预算与专用处理器扩展

峰值扩展后，瓶颈是处理阶段预算，还是故障和电力限制下的可用吞吐？

技能：A3 瓶颈识别 A6 规模扩展 A7 PPA 与完整成本

变量与比较边界
利用率、可用率、每阶段周期、实测功率
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：G_eff=G_nominal×utilization×availability，另检验每阶段需求周期≤到达预算。
交叉条件
所有阶段满足预算且系统可用产出/瓦提高
最强反例
算力增加但内存或尾部阶段超预算，或故障扩大停机范围。
生产验证
建立每阶段计算与I/O需求表，实测服务流量与重放覆盖；按有效作业产出而非峰值计算能效。
跨领域迁移
迁移到目标平台时重新测量参数和质量约束，不直接搬用原作品的性能数字。

已核验来源与证据范围

  1. Network Processor Performance Analysis Methodology

    Sridhar Lakshmanamurthy、Kin-Yip Liu、Yim Pun、Larry Huston、Uday Naik · 2002-08-15 · 论文全文；Intel Technology Journal pp.19–28，数据移动模型和处理预算。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

  2. Google’s Training Supercomputers from TPU v2 to Ironwood: Architectural Stability, Scale, Resilience, Power Efficiency, and Sustainability Across Five Generations

    Norman P. Jouppi、Sridhar Lakshmanamurthy、Cliff Young、David Patterson · 2026 · 论文全文；PDF pp.8–12：硬件重放、功率及架构稳定性。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

保留的代表来源
  1. Hot Chips 2025 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2026 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Network Processor Performance Analysis MethodologySridhar Lakshmanamurthy、Kin-Yip Liu、Yim Pun、Larry Huston、Uday Naik；2002-08-15；Intel Technology Journal pp.19–28，数据移动模型和处理预算
  4. Google’s Training Supercomputers from TPU v2 to Ironwood: Architectural Stability, Scale, Resilience, Power Efficiency, and Sustainability Across Five GenerationsNorman P. Jouppi、Sridhar Lakshmanamurthy、Cliff Young、David Patterson；2026；PDF pp.8–12：硬件重放、功率及架构稳定性

相关短文：计算节省与通信代价

回到人物名单
104 · 专用计算系统与分层验证

Richard Ho

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

参与专用计算系统及验证研究：把加速器性能放回宿主机路径，把RTL正确性连接到应用数值行为。

最重要贡献

  • 共同参与TPU首代推理架构与系统评测研究，关注矩阵计算、软件管理的数据路径和宿主机交互。
  • 共同参与Anton分层验证研究，以相邻模型对照连接RTL、架构仿真和长期数值稳定性。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

会议主办方简介明确关联 Richard Ho 的 D. E. Shaw Research Anton 与 Google TPU 经历；两篇原论文均署名 C. Richard Ho，机构和项目相符。本卡据此对应同一人，区别于 Ron/Ronald Ho。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：专用芯片的交付标准应同时包含完整应用关键路径和从实现到数值结果的验证链；局部kernel或单层模型通过，并不能替代系统检查。

思维方式

  • 先定义完整应用的性能和数值正确性验收条件。
  • 通过相邻模型交叉对照定位实现偏差。

可复用提问

  • 局部加速是否在宿主交互后仍有效？
  • RTL、架构参考模型与数值模型之间分别检查什么？

适用边界

两项成果均为团队合作，正文未提供Richard Ho个人模块分工，故不归为独占发明。TPU2017结论限于当时推理负载与平台；Anton分层仿真提供验证证据而非对任意长运行的完全证明。本文不据这些工作推断未核验的后续TPU或OpenAI芯片参数。方法、问题与建议实验为编辑提炼，非本人原话。

建议诊断 · 编辑提炼

建议验证（编辑提炼，未执行）：分离宿主与加速器时间；对RTL与参考模型做逐位对照，并另检查应用级数值稳定性与长期漂移。

架构挑战者 · AI 芯片设计与系统交付挑战

专用芯片 kernel 很快，怎样判断完整模型已经可交付？

技能：A3 瓶颈识别 A4 局部性推理 A8 软硬件边界

变量与比较边界
T_k：kernel 秒；T_setup：编译/启动秒；T_convert：转换秒；n：复用次数；M_tmp：临时字节；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
T_total=T_setup+n(T_k+T_convert)；并行重叠按实际关键路径去重，M_tmp 另核算容量门槛。
交叉条件
kernel 节省须覆盖启动、转换和临时存储代价，且保持数值/异常契约。
最强反例
缺失算子回退与格式转换吞掉局部收益。
生产验证
建议验证（尚未执行）：跨形状、规模和冷热启动检验正确性，统计融合、转换、临时字节和完整应用时间。重点否证：缺失算子回退与格式转换吞掉局部收益。
跨领域迁移
迁移到 AI kernel、ML IR 和异构编译。

已核验来源与证据范围

  1. In-Datacenter Performance Analysis of a Tensor Processing Unit

    Norman P. Jouppi, Cliff Young, Nishant Patil, David Patterson, C. Richard Ho 等 Google 团队作者 · 2017 · 论文全文；作者栏；§2 TPU架构与软件栈；§4 Tables 3–6；§7宿主机开销边界。已取得全文并核验所列机制章节、作者栏和适用边界；证据：一手技术正文；共同作者署名；用途：C. Richard Ho 为共同作者；论文未划分个人负责的微结构或验证模块。

  2. Hierarchical Simulation-Based Verification of Anton, a Special-Purpose Parallel Machine

    J.P. Grossman, John K. Salmon, C. Richard Ho, Douglas J. Ierardi, Brian Towles, Brannon Batson, Jochen Spengler, Stanley C. Wang, Rolf Mueller, Michael Theobald, Cliff Young, Joseph Gagliardo, Martin M. Deneroff, Ron O. Dror, David E. Shaw · 2008 · 论文全文；作者栏；§III.A–C接口绑定及混合仿真；§IV数值验证；§V讨论。已取得全文并核验所列机制章节、作者栏和适用边界；证据：一手技术正文；共同作者署名；用途：C. Richard Ho 为共同作者；论文未划分个人负责的微结构或验证模块。

  3. Richard Ho — Kisaco Research speaker biography

    Kisaco Research · 页面未标日期；2026-10-06核验 · 官方讲者简介；讲者简介首段。已核验完整简介；证据：身份与经历核验，不计实质作品；用途：会议主办方确认本人先参与D. E. Shaw Research Anton、后参与Google TPU，现为OpenAI讲者。

保留的代表来源
  1. Hot Chips 2026 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. In-Datacenter Performance Analysis of a Tensor Processing Unit2017 · 作者栏；§2 TPU架构与软件栈；§4 Tables 3–6；§7宿主机开销边界
  3. Hierarchical Simulation-Based Verification of Anton, a Special-Purpose Parallel Machine2008 · 作者栏；§III.A–C接口绑定及混合仿真；§IV数值验证；§V讨论
  4. Richard Ho — Kisaco Research speaker biography页面未标日期；2026-10-06核验 · 讲者简介首段

相关短文：计算节省与通信代价

回到人物名单
105 · 数值信息保存与混合精度训练

Paulius Micikevicius

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

与团队建立可保持训练质量的混合精度方法，并将张量角色与数值范围映射为 FP8 双格式。

最重要贡献

  • 混合精度训练用 FP32 主权重、损失缩放和高精度累加，保护 FP16 中易消失的小梯度与权重更新，使多类网络在原超参数下匹配 FP32 基线。
  • FP8 工作区分 E4M3 的精度与 E5M2 的动态范围，用逐张量缩放连接低位宽存储和较高精度运算输出。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

NVIDIA 署名研究者；Mixed Precision Training 标注其与 Narang 共同贡献。FP8 是跨 NVIDIA、Arm、Intel 的合作方案，不能归为个人独创全部编码或硬件。

来源事实 · 与编辑解读分列

  • 混合精度训练用 FP32 主权重、损失缩放和高精度累加，保护 FP16 中易消失的小梯度与权重更新，使多类网络在原超参数下匹配 FP32 基线。 Mixed Precision Training
  • FP8 工作区分 E4M3 的精度与 E5M2 的动态范围，用逐张量缩放连接低位宽存储和较高精度运算输出。 FP8 Formats for Deep Learning

机制与核心论证 · 编辑解读

编辑提炼：两项作品共同把位宽选择视作数值信息保存问题：先识别梯度下溢、更新舍入和张量动态范围，再选择主副本、缩放及累加精度。

思维方式

  • 逐张量检查范围及异常值。
  • 把每步速度与达到同等质量所需步数分开。

可复用提问

  • 低精度节省的每步时间是否抵消额外训练步与缩放开销？
  • 小更新是在转换还是累加时消失？

适用边界

论文结果只覆盖所测模型、任务与训练设置；FP8 格式论文不完整规定缩放启发式，位宽减少也不保证端到端速度同比提高。

建议诊断 · 编辑提炼

以同数据和目标质量比较完整训练时间，消融主权重、损失缩放与累加精度，记录溢出、零梯度和收敛。

架构挑战者 · 数值信息保存与混合精度训练

低精度节省的每步时间是否抵消额外训练步与缩放开销？

技能：A1 假设挑战 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
N：达到目标质量所需步数；t：含缩放和通信的步时间。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：比较 N_low×t_low 与 N_base×t_base，前提是同等质量且数值异常通过。
交叉条件
N_low/N_base < t_base/t_low。
最强反例
每步更快但收敛退化，使总训练时间增加。
生产验证
以同数据和目标质量比较完整训练时间，消融主权重、损失缩放与累加精度，记录溢出、零梯度和收敛。
跨领域迁移
将同样的证据边界用于目标系统，重新测量参数后再作架构选择。

已核验来源与证据范围

  1. Mixed Precision Training

    Paulius Micikevicius、Sharan Narang（共同贡献标记）及合作者 · 2018-02-15（所读v3；ICLR 2018） · 论文全文；§3.1–3.3、§4，PDF pp.2–8。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

  2. FP8 Formats for Deep Learning

    Paulius Micikevicius、Dusan Stosic、Neil Burgess、Pradeep Dubey 等15位作者 · 2022-09-29（v2） · 论文全文；§2–4，PDF pp.2–7。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

保留的代表来源
  1. Hot Chips 2020 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2021 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Mixed Precision TrainingPaulius Micikevicius、Sharan Narang（共同贡献标记）及合作者；2018-02-15（所读v3；ICLR 2018）；§3.1–3.3、§4，PDF pp.2–8
  4. FP8 Formats for Deep LearningPaulius Micikevicius、Dusan Stosic、Neil Burgess、Pradeep Dubey 等15位作者；2022-09-29（v2）；§2–4，PDF pp.2–7

相关短文：计算节省与通信代价

回到人物名单
106 · 低精度数值格式与训练验证

Pradeep Dubey

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

与团队验证以动态范围优先的低精度格式减少训练资源，并明确数值质量先于峰值吞吐。

最重要贡献

  • BFLOAT16 研究以 FP32 模拟、逐次舍入和多框架实验，验证宽指数、窄尾数结合 FP32 累加与主权重的训练方法。
  • 参与 FP8 跨机构格式提案，针对权重/激活与梯度的不同范围需要采用 E4M3、E5M2 及缩放。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项工作均为跨团队合作，Dubey 为署名作者；这里选择其数值格式研究主线，不据共同署名推断独立发明 BF16 或领导每一实验。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：2019 工作用与 FP32 相近的指数范围减少损失缩放负担；进一步降至 FP8 后，范围不再够用，需要逐张量缩放和双编码，说明位宽降低会改变软件责任。

思维方式

  • 分开验证格式精度和硬件速度。
  • 比较指数范围、有效位与累加器责任。

可复用提问

  • 数值格式节省的硬件成本是否伴随更高的软件缩放负担？
  • 模拟训练精度证据是否被误当成加速器实测？

适用边界

BF16 论文主要以 FP32 运算模拟精度，支持质量结论而非真实 BF16 硅片性能测量；FP8 结果也不能担保所有模型收敛。

建议诊断 · 编辑提炼

先对同模型模拟舍入、累加和权重更新，确认质量；再在目标硬件量测同质量时间、带宽和能量。

架构挑战者 · 低精度数值格式与训练验证

数值格式节省的硬件成本是否伴随更高的软件缩放负担？

技能：A1 假设挑战 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
Q：模型质量；E：完整训练能量；T：到达目标质量时间。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：仅在 Q_low≥Q_target 时比较 E_low/E_base 与 T_low/T_base；模拟质量结果不能代替实机时间。
交叉条件
质量通过且端到端资源确有下降。
最强反例
宽指数避免溢出，但尾数舍入仍破坏敏感算子。
生产验证
先对同模型模拟舍入、累加和权重更新，确认质量；再在目标硬件量测同质量时间、带宽和能量。
跨领域迁移
将同样的证据边界用于目标系统，重新测量参数后再作架构选择。

已核验来源与证据范围

  1. A Study of BFLOAT16 for Deep Learning Training

    Dhiraj Kalamkar、Dheevatsa Mudigere、Pradeep Dubey 等合作者 · 2019-06-13（v2） · 论文全文；§1、§3、§4，PDF pp.2–8。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

  2. FP8 Formats for Deep Learning

    Paulius Micikevicius、Dusan Stosic、Neil Burgess、Pradeep Dubey 等15位作者 · 2022-09-29（v2） · 论文全文；§2–4，PDF pp.2–7。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

保留的代表来源
  1. Hot Chips 2010 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2024 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Hot Chips 2025 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  4. A Study of BFLOAT16 for Deep Learning TrainingDhiraj Kalamkar、Dheevatsa Mudigere、Pradeep Dubey 等合作者；2019-06-13（v2）；§1、§3、§4，PDF pp.2–8
  5. FP8 Formats for Deep LearningPaulius Micikevicius、Dusan Stosic、Neil Burgess、Pradeep Dubey 等15位作者；2022-09-29（v2）；§2–4，PDF pp.2–7

相关短文：计算节省与通信代价

回到人物名单
107 · MX 块缩放格式与软硬件互操作

Ralph Wittig

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

参与制定并验证共享块尺度的 MX 低精度格式，在可互操作数值语义与硬件效率之间建立共同接口。

最重要贡献

  • OCP MX 规范把块尺寸、共享尺度和元素编码分离，并明确特殊值、转换及点积语义，为跨厂商低位宽实现提供交换契约。
  • MX 实验论文比较精度、硬件代价与迁移负担，展示块缩放如何在训练和推理中扩大低位宽格式的适用范围。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

AMD 列名规范作者及 MX 论文合作者；这是其可验证的跨机构合作贡献，不将规范独归个人，也不以委员会身份替代技术证据。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：共享指数恢复局部动态范围，块内元素仍用窄格式；块越大元数据越省，却更容易被异常值拉大尺度。规范与实验互补，分别回答合法表示及实际模型质量。

思维方式

  • 把数值语义与执行布局分开。
  • 同时核算尺度元数据和块内误差。

可复用提问

  • 共享尺度是否被少数异常值支配，导致大多数数值精度损失？
  • 设备是否支持所需 MX 子格式与转换语义？

适用边界

MX 论文的数值模拟不等同于某 FPGA/GPU 的实测吞吐；规范不要求实现全部格式，也不规定存储布局；更窄格式可能需要微调。

建议诊断 · 编辑提炼

扫描块分布与格式，测质量、异常值、元数据字节和格式转换，再在目标硬件验证完整内核速度。

架构挑战者 · MX 块缩放格式与软硬件互操作

共享尺度是否被少数异常值支配，导致大多数数值精度损失？

技能：A1 假设挑战 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
d：元素位宽；w：共享尺度位宽；k：块元素数。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：每元素存储位数=d+w/k；节省成立还需质量通过并计入转换成本。
交叉条件
元数据摊销收益超过尺度和转换开销，且模型质量达标。
最强反例
异常值使同块小数值被舍入为零。
生产验证
扫描块分布与格式，测质量、异常值、元数据字节和格式转换，再在目标硬件验证完整内核速度。
跨领域迁移
将同样的证据边界用于目标系统，重新测量参数后再作架构选择。

已核验来源与证据范围

  1. OCP Microscaling Formats (MX) Specification v1.0

    Bita Darvish Rouhani 等跨机构作者；列有 Ian Bratt、Ralph Wittig · 2023-09 · 技术规范全文；§5–6，PDF pp.9–15。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

  2. Microscaling Data Formats for Deep Learning

    Bita Darvish Rouhani、Ritchie Zhao、Ralph Wittig 等合作者 · 2023（所读arXiv版本） · 论文全文；§2–4及实验部分，PDF pp.2–9。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

保留的代表来源
  1. Hot Chips 2010 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2024 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Hot Chips 2025 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  4. OCP Microscaling Formats (MX) Specification v1.0Bita Darvish Rouhani 等跨机构作者；列有 Ian Bratt、Ralph Wittig；2023-09；§5–6，PDF pp.9–15
  5. Microscaling Data Formats for Deep LearningBita Darvish Rouhani、Ritchie Zhao、Ralph Wittig 等合作者；2023（所读arXiv版本）；§2–4及实验部分，PDF pp.2–9

相关短文：计算节省与通信代价

回到人物名单
244 · 高基数互连与网络拓扑

Dennis Abts

主领域：GPU、AI 与专用加速 · 关联领域：网络、互连与通信 ／ 编译器、运行时与并行编程

高基数路由器与分组互连：在网络跳数、布线成本和拥塞之间取舍

最重要贡献

  • Scott、Abts、Kim、Dally 的 BlackWidow 网络以高基数 folded-Clos 连接系统；YARC 采用规则 tile 与分层交换，避免单一大 crossbar 的复杂度。
  • Dragonfly 团队将一组路由器视为更高基数的虚拟路由器，使最短路至多跨越一个全局通道，并比较最短路、Valiant 及自适应路由。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

围绕高基数路由器与分组互连：在网络跳数、布线成本和拥塞之间取舍，所选作品分别呈现设计机制及其适用条件。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：网络设计应分别预算组内带宽、跨组长线成本和热点绕行代价；低直径不会自动消除拥塞。

思维方式

  • 从通信矩阵检查全局链路压力。
  • 同时核算最短路和绕行路径的跳数及拥塞。
  • 区分拓扑带宽、路由策略与负载映射。

可复用提问

  • 减少直径后，全局链路是否成为热点？
  • 绕行减轻的排队能否抵消额外链路占用？
  • 应用映射是否导致组间流量失衡？

适用边界

两项均为四人合著。只确认共同技术贡献，不推断谁独自设计拓扑或路由器；论文规模和成本模型有既定技术、负载条件。

建议诊断 · 编辑提炼

建议验证（尚未执行）：固定注入率与报文大小，扫描均匀、热点和对抗流量，记录吞吐、P99及逐组链路占用。

架构挑战者 · 高基数互连与网络拓扑挑战

减少直径后，全局链路是否成为热点？

技能：A2 交叉条件 A6 规模扩展 A8 软硬件边界

变量与比较边界
编辑条件模型；R：链路可用字节/秒；B：关键割面的链路数；D：每任务跨割面的总字节（含绕行）；忽略其他瓶颈的条件上界。
条件性模型 · 编辑提炼
任务吞吐 Q≤B×R/D；绕行可减排队，也可能增加D。
交叉条件
仅在减少热点带来的等待收益超过新增通信成本时采用绕行。
最强反例
均匀流量下绕行增加全局链路占用，或热点组的端点注入先饱和。
生产验证
建议验证（尚未执行）：固定注入率与报文大小，扫描均匀、热点和对抗流量，记录吞吐、P99及逐组链路占用。
跨领域迁移
迁移到多机训练网络与组间通信规划。

已核验来源与证据范围

  1. The BlackWidow High-Radix Clos Network

    Steve Scott; Dennis Abts; John Kim; William J. Dally · 2006 · 论文全文；§2 BlackWidow Network；§3 YARC Microarchitecture。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

  2. Technology-Driven, Highly-Scalable Dragonfly Topology

    John Kim; William J. Dally; Steve Scott; Dennis Abts · 2008 · 论文全文；§3 Dragonfly Topology；§4.1 Routing on the Dragonfly；§4.2 Evaluation。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

保留的代表来源
  1. Groq ISCA 2022署名技术论文[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  2. Hot Chips 2022公开议程[Public] 报告题目及讲者列名
  3. The BlackWidow High-Radix Clos Network2006 · §2 BlackWidow Network；§3 YARC Microarchitecture
  4. Technology-Driven, Highly-Scalable Dragonfly Topology2008 · §3 Dragonfly Topology；§4.1 Routing on the Dragonfly；§4.2 Evaluation

相关短文：内核与服务

回到人物名单
251 · 大规模 AI 系统的架构与建模工具

Tushar Krishna

主领域：GPU、AI 与专用加速 · 关联领域：网络、互连与通信 ／ 云、数据中心与基础设施经济性

把大规模 AI 任务写成可复现的轨迹与成本模型，再决定架构取舍。

公开工作的依据

ACM SIGARCH 2026 Maurice Wilkes Award 说明为“For outstanding contributions to architectures and modeling tools for large-scale AI systems”。Georgia Tech 公告提到其团队的开源工具 ASTRA-sim（大规模 AI 系统模拟）与 Chakra（AI 执行轨迹，MLCommons），用于建模、基准测试与优化大规模 AI 平台；本人研究页另列 SCALE-sim、MAESTRO、STONNE 等加速器工具。成果为团队与产业合作，以下阅读视角为教学归纳。

思维方式

  • 先把工作负载写成可复现的执行轨迹，再讨论架构。
  • 把算子、数据流与集合通信放进同一条完整任务时间线。
  • 区分模型预测与真实系统测量，并用后者校准前者。
  • 检查结论对拓扑、重叠与批大小假设的敏感性。

可复用提问

  • 仿真排序的结论，换一个拓扑或重叠假设后还成立吗？
  • 扩大加速器数量后，通信与同步是否先成为瓶颈？
  • 哪份真实执行轨迹能校准这个成本模型？

适用边界

模型与仿真器是决策工具，不是测量；排序结论必须用真实系统轨迹校准。获奖说明只概括贡献方向，具体工具能力以其公开文档为准。

建议诊断 · 现代应用

采集真实训练或推理执行轨迹，在仿真器中复现，核对迭代时间、通信占比与拓扑敏感性。

相关短文：E14 · GPU 小时与交付服务 ／ E05 · 设施电力与有效吞吐

代表性来源
  1. Georgia Tech ECE：Krishna 获 Maurice Wilkes Award 公告代表性公开来源 · 2026-10-05 核对
  2. ACM SIGARCH Maurice Wilkes Award：2026 贡献说明代表性公开来源 · 2026-10-05 核对
  3. Tushar Krishna：研究与开源工具页代表性原始资料 · 阅读核对 2026-10-05

架构挑战者 · 仿真与真实系统的校准挑战

增加加速器数量后，通信与同步是否先成为瓶颈？

技能：A2 · A6 · A9

变量与比较边界
T_comp、T_comm、T_overlap：同任务秒；N：加速器数量。
量化模型
单次迭代时间 ≈ T_comp + T_comm − T_overlap；随 N 增大，通信项的增长决定扩展是否值得。
交叉条件
当增加 N 使 T_comm 的增量超过 T_comp 的节省时，继续扩大规模不再值得。
最强反例
仿真假设的重叠或拓扑与真实系统的拥塞、故障不符，方案排序可能反转。
生产验证
用真实执行轨迹校准仿真，核对关键结论对拓扑、重叠与批大小假设的敏感性。
跨领域迁移
迁移到推理 decode 的 KV 传输与长上下文服务。
回到人物名单
253 · Cell SPE、显式数据搬运与异构计算

H. Peter Hofstee

主领域：GPU、AI 与专用加速 · 关联领域：HPC 与可扩展并行系统 ／ 编译器、运行时与并行编程

作为 Cell 的首席科学家与 SPE 首席架构师，以显式本地存储和 DMA 推进异构流式计算。

最重要贡献

  • SPE 将计算与本地数据存储紧密结合，让软件显式安排主存数据搬运。
  • Cell 团队把通用 Power 控制核和多个流式计算单元组合，应对频率、功耗与存储延迟约束。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Stanford 机构报告简介明确其 Cell chief scientist 与 SPE chief architect 身份；整颗 Cell 的设计与实现论文是多作者成果，个人角色限于机构明确说明。

机制与核心论证 · 编辑解读

Stanford 讲义从 power wall、memory wall 出发，展示 SPE 本地存储与异步 DMA：搬运可以提前安排并与计算重叠，但程序必须组织块大小、缓冲和同步。2005 ISSCC 团队摘要证实第一代 Cell 的异构实现背景。

思维方式

  • 先安排数据分块与双缓冲，再测量 DMA 和计算能否重叠。
  • 显式搬运能被计算覆盖，还是成为新的串行阶段？

可复用提问

  • 显式搬运能被计算覆盖，还是成为新的串行阶段？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

不规则访存和低计算密度削弱显式搬运价值；本地存储容量、DMA 粒度和编程成本会成为边界。Stanford 页面年份与文件名存在不一致，日期仍待校正。

建议诊断 · 编辑提炼

围绕“显式搬运能被计算覆盖，还是成为新的串行阶段？”测量下列变量：搬运时间 D；计算时间 C；同步/排空 S；缓冲容量。 将假设与结果分别记录。

架构挑战者 · 显式搬运与计算重叠

显式搬运能被计算覆盖，还是成为新的串行阶段？

技能：A2 交叉条件 A4 局部性推理 A8 软硬件边界

变量与比较边界
搬运时间 D；计算时间 C；同步/排空 S；缓冲容量。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：稳定流水双缓冲时每块时间≈max(D,C)+S；首尾与不可重叠阶段另计。
交叉条件
块能装入本地存储，且任务规模足以摊薄首尾和同步。
最强反例
随机小访问无法合并，搬运和调度开销压过计算。
生产验证
围绕“显式搬运能被计算覆盖，还是成为新的串行阶段？”测量下列变量：搬运时间 D；计算时间 C；同步/排空 S；缓冲容量。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. Cell Processor architecture / Stanford EE380 talk

    H. Peter Hofstee · 日期待核：讲义版权 2005；文件名 060222 · 作者幻灯片；幻灯片 3、13 及 SPE/DMA 章节。正文已获取并核验；证据：强；用途：机制与归属。

  2. The Design and Implementation of a First-Generation CELL Processor

    D. C. Pham; ...; H. P. Hofstee; J. A. Kahle 等 · 2005 · 原论文摘要；IBM Research 官方论文摘要与作者列表。公开网页工具获取摘要；未取得全文；证据：中；用途：团队实现与作者归属。

  3. Stanford EE380: Cell Processor

    Stanford University / H. Peter Hofstee · 页面标 2005-02-22；待校正 · 机构报告简介；报告简介：chief scientist / SPE chief architect。正文已获取并核验；证据：强；用途：只证明个人职责与背景。

保留的代表来源
  1. Cell Processor architecture / Stanford EE380 talk日期待核：讲义版权 2005；文件名 060222 · 作者幻灯片 · 幻灯片 3、13 及 SPE/DMA 章节
  2. The Design and Implementation of a First-Generation CELL Processor2005 · 原论文摘要 · IBM Research 官方论文摘要与作者列表
  3. Stanford EE380: Cell Processor页面标 2005-02-22；待校正 · 机构报告简介 · 报告简介：chief scientist / SPE chief architect
回到人物名单
259 · FPGA 加速、接口与系统性能

Keith Underwood

主领域：GPU、AI 与专用加速 · 关联领域：HPC 与可扩展并行系统 ／ 编译器、运行时与并行编程

把 FPGA 加速从峰值运算比较推进到 API 暴露的并行性和系统连接能否兑现应用收益。

最重要贡献

  • 2004 工作比较 FPGA 与 CPU 浮点峰值趋势，明确研究对象是峰值能力。
  • 2006 合著论文说明标准内核 API 可能隐藏并行性；主机连接与软件接口共同决定 FPGA 应用性能。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

研究轨迹包括 Sandia 的可重构高性能计算；2006 论文由 Underwood、K. Scott Hemmert、Craig Ulmer 合著，作者公开上传全文，可核验实际内容。

机制与核心论证 · 编辑解读

2004 文讨论定制数据通路的浮点能力；2006 文进一步分析高带宽、低延迟连接和 API 并行暴露，论证更好的连接仍可能被接口串行化限制。两篇作品显示评估单位从计算资源延伸到完整应用。

思维方式

  • 把 API 暴露的并行性和调用粒度纳入加速器评估。
  • API 是否把硬件可用的并行性暴露给应用了？

可复用提问

  • API 是否把硬件可用的并行性暴露给应用了？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

峰值趋势不能作为当前产品性能预测；定制精度、资源利用、主机往返和开发成本会改变收益。论文应用与架构条件必须保留。

建议诊断 · 编辑提炼

围绕“API 是否把硬件可用的并行性暴露给应用了？”测量下列变量：主机时间 H；搬运 D；加速计算 A；调用次数 n；单次开销 o。 将假设与结果分别记录。

架构挑战者 · API 并行性与加速开销

API 是否把硬件可用的并行性暴露给应用了？

技能：A1 假设挑战 A3 瓶颈识别 A8 软硬件边界 A9 工作负载先行

变量与比较边界
主机时间 H；搬运 D；加速计算 A；调用次数 n；单次开销 o。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：不能重叠时 T=H+D+A+n·o；重叠、批处理与接口变化必须重新建模。
交叉条件
计算节省大于数据与调用开销，且 API 允许所需并行。
最强反例
内核快很多，但串行的小粒度调用和数据移动主导总时间。
生产验证
围绕“API 是否把硬件可用的并行性暴露给应用了？”测量下列变量：主机时间 H；搬运 D；加速计算 A；调用次数 n；单次开销 o。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. FPGAs vs. CPUs: Trends in Peak Floating-Point Performance

    Keith Underwood · 2004 · 论文全文；FPGA 2004；DOI 10.1145/968280.968305；作者上传全文。正文已获取并核验；证据：强；用途：机制与归属。

  2. Architectures and APIs: Assessing Requirements for Delivering FPGA Performance to Applications

    Keith Underwood; K. Scott Hemmert; Craig Ulmer · 2006 · 论文全文；SC 2006；DOI 10.1109/SC.2006.13；作者上传全文。正文已获取并核验；证据：强；用途：机制与归属。

保留的代表来源
  1. FPGAs vs. CPUs: Trends in Peak Floating-Point Performance2004 · 论文全文 · FPGA 2004；DOI 10.1145/968280.968305；作者上传全文
  2. Architectures and APIs: Assessing Requirements for Delivering FPGA Performance to Applications2006 · 论文全文 · SC 2006；DOI 10.1109/SC.2006.13；作者上传全文
回到人物名单
275 · 用条件路由与条件流缓解流处理器分支分歧，让并行算术资源获得有效工作。

Ujval J. Kapasi

主领域：GPU、AI 与专用加速

用条件路由与条件流缓解流处理器分支分歧，让并行算术资源获得有效工作。

最重要贡献

  • 条件路由和条件流通过分流及条件传递缓解分支分歧与簇间负载不均，但引入中间流搬运和调度成本。
  • 与 Rixner、Dally 等共同阐述以 kernel 和流组织计算，利用 LRF/SRF 层次提高局部复用、减少外存带宽压力。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Stanford 博士论文署名 Ujval J. Kapasi，封面标 February 2003、版权页 2004；与 Rixner、Dally、Khailany、Ahn、Mattson、Owens 的综述记录团队流处理架构。未把 Imagine 设计归为独创。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：LRF、SRF 和外存分层供给带宽；条件路由使每段 kernel 更规则，但增加中间数据和切换。单簇 VLIW 利用率、跨簇 SIMD 利用率和总体运行时间不能混为一个指标。

思维方式

  • 分开衡量簇内指令并行与簇间负载均衡。
  • 把条件拆分产生的数据移动作为主要代价。

可复用提问

  • 分流节省的空发射是否大于新增中间流搬运？
  • 提高 SIMD 扩展比是否牺牲了单簇绝对性能？

适用边界

收益依赖条件路径长度、数据量、SRF 容量及负载分布；短分支或搬运占优时分流可能更慢。论文案例收益不外推到所有 GPU。

建议诊断 · 编辑提炼

扫分支概率、路径长度和批量大小，分别记录 VLIW 有效发射、簇空闲、SRF 流量及完整时间。

架构挑战者 · 用条件路由与条件流缓解流处理器分支分歧，让并行算术资源获得有效工作。

分流节省的空发射是否大于新增中间流搬运？

技能：A2 交叉条件 A4 局部性推理 A8 软硬件边界

变量与比较边界
T_idle：减少的空闲时间；M_extra：新增流字节；B_srf：有效流带宽；H：调度开销
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：净收益要求 T_idle > M_extra/B_srf + H，重叠部分按关键路径扣除。
交叉条件
长且分歧显著的路径、足够批量和流带宽有利于条件路由。
最强反例
短 kernel 的分流与合流开销超过消除的空闲。
生产验证
扫分支概率、路径长度和批量大小，分别记录 VLIW 有效发射、簇空闲、SRF 流量及完整时间。
跨领域迁移
GPU 分歧压缩及异构任务分桶；并非直接复制旧硬件。

已核验来源与证据范围

  1. Conditional Techniques for Stream Processing Kernels

    Ujval J. Kapasi · 封面 2003-02；版权页 2004 · 论文全文；Ch.3–5；尤其 Ch.4 pp.91–94 的 SIMD/VLIW 对照。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

  2. Programmable Stream Processors

    Ujval J. Kapasi; Scott Rixner; William J. Dally; Brucek Khailany; Jung Ho Ahn; Peter Mattson; John D. Owens · 2003 · 论文全文；pp.54–58：流、kernel、LRF/SRF 层次。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

保留的代表来源
  1. Conditional Techniques for Stream Processing KernelsUjval J. Kapasi · 封面 2003-02；版权页 2004 · Ch.3–5；尤其 Ch.4 pp.91–94 的 SIMD/VLIW 对照
  2. Programmable Stream ProcessorsUjval J. Kapasi; Scott Rixner; William J. Dally; Brucek Khailany; Jung Ho Ahn; Peter Mattson; John D. Owens · 2003 · pp.54–58：流、kernel、LRF/SRF 层次
回到人物名单
281 · 可编程光子计算

Nick Harris

主领域：GPU、AI 与专用加速 · 关联领域：物理实现、能效与能源边界

以可编程纳米光子干涉网络实现线性运算，验证光学神经网络的关键计算环节。

最重要贡献

  • 与 Shen 等共同展示用 MZI 阵列和奇异值分解实现神经网络矩阵运算，并执行元音识别概念验证。
  • 与合作者系统阐述可编程线性光子处理器的相位配置、标定与损耗约束，使器件能够承载不同线性变换。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Nick Harris 对应 Nicholas C. Harris：2017 论文与 Yichen Shen 标注共同第一作者；2018 论文第一作者机构为 Lightmatter。两篇均为团队成果，不能据此宣称独自发明全部光计算。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：将矩阵分解为酉变换与对角缩放，由干涉器和衰减实现；可编程性依靠电控相位和校准，而非光传播自动给出正确计算。

思维方式

  • 把线性核、非线性及数据转换分开核算。
  • 对相位误差、热串扰和探测噪声逐项测量。
  • 先验证任务精度，再比较吞吐能效。

可复用提问

  • 相位与探测误差达到多少时，光学线性核失去任务价值？
  • 标定、激光和数据转换是否抵消传播计算节约？

适用边界

2017 实验的非线性在电子域执行、训练在常规计算机上；实际识别准确率低于理想模拟。光学线性运算低增量能耗不等于整机零功耗或已证实商业系统倍率。

建议诊断 · 编辑提炼

建议验证（尚未执行）：匹配同一网络精度和数据格式，扫描相位噪声与温度，测包括控制和转换的整任务能量。

架构挑战者 · 可编程光子计算

相位与探测误差达到多少时，光学线性核失去任务价值？

技能：A2 交叉条件 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
Eopt：光传播/光源能量；Ectl：标定控制；Econv：转换；Edig：数字基线。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：要求 Eopt+Ectl+Econv<Edig，同时精度≥任务门槛。
交叉条件
足够复用稳定权重且精度达标时，光学并行才可能兑现。
最强反例
小任务或频繁重编程使标定成本主导。
生产验证
建议验证（尚未执行）：匹配同一网络精度和数据格式，扫描相位噪声与温度，测包括控制和转换的整任务能量。
跨领域迁移
光学矩阵加速器的整机边界。

已核验来源与证据范围

  1. Deep Learning with Coherent Nanophotonic Circuits

    Yichen Shen、Nicholas C. Harris 等（共同第一作者标注） · 2017 · 论文全文；PDF pp.2–4，Experiment 与 Discussion。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

  2. Linear programmable nanophotonic processors

    Nicholas C. Harris、Jacques Carolan、Darius Bunandar 等 · 2018-12-20 · 论文全文；§2–3、§4；pp.1623–1627。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

保留的代表来源
  1. Deep Learning with Coherent Nanophotonic Circuits2017 · PDF pp.2–4，Experiment 与 Discussion
  2. Linear programmable nanophotonic processors2018-12-20 · §2–3、§4；pp.1623–1627
回到人物名单
286 · 以持久化 GPU 内核将循环网络权重保留片上

Greg Diamos

主领域：GPU、AI 与专用加速

以持久化 GPU 内核将循环网络权重保留片上，降低小批量序列计算的数据搬运与启动成本。

最重要贡献

  • Persistent RNNs 利用寄存器总容量跨时间步复用权重，使小批量计算不必反复从外存读取。
  • 参与 Deep Voice 实时语音合成系统，以缓存友好 CPU 内核及持久化 GPU 实现暴露自回归推理的延迟瓶颈。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Greg/ Gregory Diamos 为同一百度论文作者；Persistent RNNs 第一作者，Deep Voice 按字母排序的团队作者。并不据此独占所有语音模型与内核贡献。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：序列时间步天然串行，峰值吞吐不能消除启动和同步；让权重驻留并以低延迟屏障推进才可能提高小批量效率。

思维方式

  • 从时间步依赖与存储层次推导映射。
  • 分开报告 CPU 与 GPU 的实际延迟。

可复用提问

  • 将 batch 降到单请求后，瓶颈是算力、权重搬运，还是逐步同步？

适用边界

模型必须适合片上容量及驻留线程配置；Deep Voice 文中部分 CPU 配置实时，GPU 当时尚未实时，不能合并宣称全部硬件实时。

建议诊断 · 编辑提炼

固定模型精度和 batch，测序列延迟、启动次数、寄存器占用及溢出。

架构挑战者 · 以持久化 GPU 内核将循环网络权重保留片上，降低小批量序列计算的数据搬运与启动成本。

将 batch 降到单请求后，瓶颈是算力、权重搬运，还是逐步同步？

技能：A3 瓶颈识别 A4 局部性推理 A8 软硬件边界

变量与比较边界
模型字节；寄存器容量；时间步数；屏障延迟
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：持久化获益条件：避免的权重搬运与启动时间>驻留造成的占用率损失和屏障成本。
交叉条件
模型必须适合片上容量及驻留线程配置；Deep Voice 文中部分 CPU 配置实时，GPU 当时尚未实时，不能合并宣称全部硬件实时。
最强反例
模型必须适合片上容量及驻留线程配置；Deep Voice 文中部分 CPU 配置实时，GPU 当时尚未实时，不能合并宣称全部硬件实时。
生产验证
固定模型精度和 batch，测序列延迟、启动次数、寄存器占用及溢出。
跨领域迁移
序列时间步天然串行，峰值吞吐不能消除启动和同步；让权重驻留并以低延迟屏障推进才可能提高小批量效率。

已核验来源与证据范围

  1. Persistent RNNs: Stashing Recurrent Weights On-Chip

    Gregory Diamos, Shubho Sengupta, Bryan Catanzaro 等 · 2016 · 论文全文；§3–5；PDF pp.2–8。已取得正文并核验所列章节；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  2. Deep Voice: Real-time Neural Text-to-Speech

    Sercan Ö. Arık, Mike Chrzanowski, Adam Coates, Gregory Diamos 等（字母顺序署名） · 2017 · 论文全文；§5.1–5.2；Table 2。已取得正文并核验所列章节；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

保留的代表来源
  1. Persistent RNNs: Stashing Recurrent Weights On-Chip§3–5；PDF pp.2–8
  2. Deep Voice: Real-time Neural Text-to-Speech§5.1–5.2；Table 2
回到人物名单
288 · 以 Brainwave 可配置 NPU 将单请求内部并行性转为低延迟推理

Jeremy Fowers

主领域：GPU、AI 与专用加速

以 Brainwave 可配置 NPU 将单请求内部并行性转为低延迟推理，避免依赖凑批获得吞吐。

最重要贡献

  • 作为 Brainwave ISCA 论文第一作者，阐述单线程 SIMD、分层译码与分布式片上存储支持 batch-1 推理。
  • 共同参与云级 FPGA 架构，使推理加速器可作为网络可达资源池使用。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

微软 FPGA/AI 加速研究作者；NPU 的软硬件与云平台是多作者团队成果。第一作者不等于所有模块独立设计者。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：矩阵向量操作适合单请求，分层展开指令后在大量向量单元流水执行；用无限资源与受限资源数据流模型分辨资源不足和实现损失。

思维方式

  • 用关键路径下界而非仅 TOPS 评价。
  • 单独衡量凑批等待时间。

可复用提问

  • 延迟距离理想资源受限数据流下界有多远，差距来自哪里？

适用边界

论文重点评估能放进单 FPGA 的模型；低精度与特定 RNN 结果不应外推到任意大模型或当前 GPU。

建议诊断 · 编辑提炼

同精度 batch-1 比较计算、排队、网络和模型切分延迟。

架构挑战者 · 以 Brainwave 可配置 NPU 将单请求内部并行性转为低延迟推理，避免依赖凑批获得吞吐。

延迟距离理想资源受限数据流下界有多远，差距来自哪里？

技能：A1 假设挑战 A3 瓶颈识别 A5 排队与尾延迟

变量与比较边界
关键路径；片上权重容量；向量单元；到达率
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：实际延迟=资源受限关键路径+访存、调度及同步开销；增加算力仅减少其中可并行部分。
交叉条件
论文重点评估能放进单 FPGA 的模型；低精度与特定 RNN 结果不应外推到任意大模型或当前 GPU。
最强反例
论文重点评估能放进单 FPGA 的模型；低精度与特定 RNN 结果不应外推到任意大模型或当前 GPU。
生产验证
同精度 batch-1 比较计算、排队、网络和模型切分延迟。
跨领域迁移
矩阵向量操作适合单请求，分层展开指令后在大量向量单元流水执行；用无限资源与受限资源数据流模型分辨资源不足和实现损失。

已核验来源与证据范围

  1. A Configurable Cloud-Scale DNN Processor for Real-Time AI

    Jeremy Fowers, Kalin Ovtcharov, Michael Papamichael 等（含 Eric S. Chung） · 2018-06 · 论文全文；§II–V；PDF pp.2–8；§VII。已取得正文并核验所列章节；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  2. A Cloud-Scale Acceleration Architecture

    Adrian Caulfield, Eric Chung, Andrew Putnam 等（含 Jeremy Fowers） · 2016-10 · 论文全文；§I–III、V；PDF pp.1–6、8–10。已取得正文并核验所列章节；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

保留的代表来源
  1. A Configurable Cloud-Scale DNN Processor for Real-Time AI§II–V；PDF pp.2–8；§VII
  2. A Cloud-Scale Acceleration Architecture§I–III、V；PDF pp.1–6、8–10
回到人物名单
270 · 通信边界与晶圆尺度集成

Gary Lauterbach

主领域：GPU、AI 与专用加速 · 关联领域：网络、互连与通信 ／ 物理实现、能效与能源边界

把通信边界作为系统设计核心：从共享外设互连到晶圆内连接，减少跨器件数据搬运。

最重要贡献

  • SeaMicro 共同专利以硬件虚拟端点和直接互连共享外设、合并部分交换层级，让计算节点保持软件可见接口。
  • 本人晶圆尺度文章说明跨曝光场金属连接、处理单元冗余与供电散热协同，使超大芯片不必要求整片零缺陷。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

已核对现有 catalog，无 Gary Lauterbach 同名或别名记录。SeaMicro 专利与 Anil Rao 共同发明；2021 文章由本人署名，产品实现属于 Cerebras 团队。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：连接越靠近计算越可能减少通信能耗，但共享外设需要映射和排队，晶圆连接需要缺陷修复及机械容差；局部优势必须连同系统代价核算。

思维方式

  • 按通信边界核算时间与能量。
  • 区分局部单元缺陷和公共设施故障。

可复用提问

  • 保留在硅内的通信收益能否覆盖冗余、封装和冷却成本？
  • 共享 I/O 是否形成新排队热点？

适用边界

专利描述不证明每个实施例已部署。晶圆文章的链路能效比较不是端到端任务加速；冗余修复也不能修复所有全局故障。

建议诊断 · 编辑提炼

用相同任务画通信矩阵，分别测暴露链路时间、共享端点尾延迟、修复后容量、功耗与冷却约束。

架构挑战者 · 通信边界与晶圆尺度集成

保留在硅内的通信收益能否覆盖冗余、封装和冷却成本？

技能：A6 规模扩展 A7 PPA 与完整成本 A10 产品判断

变量与比较边界
暴露通信时间；共享带宽；有效良率；单位任务能量。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：净收益=消除的通信成本−新增共享排队、冗余与封装成本；比较同任务同服务目标。
交叉条件
节省通信足够大，且良率、供电和服务尾延迟均达标。
最强反例
任务通信很少或晶圆容量无法有效利用，巨大规模只增成本。
生产验证
用相同任务画通信矩阵，分别测暴露链路时间、共享端点尾延迟、修复后容量、功耗与冷却约束。
跨领域迁移
将同样的证据边界用于目标系统，重新测量参数后再作架构选择。

已核验来源与证据范围

  1. Dis-aggregated and distributed data-center architecture using a direct interconnect fabric（US8140719B2）

    Gary Lauterbach、Anil R. Rao · 2012-03-20 · 专利说明书全文；说明书 Fig.3–9：虚拟端点、映射表、直接互连。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

  2. The Path to Successful Wafer-Scale Integration: The Cerebras Story

    Gary Lauterbach · 2021-11-19（现行版本日期） · 论文全文；PDF pp.4–7：良率、连接、供电与散热。已取得并阅读所列正文；非仅摘要或视频元数据；证据：强：署名一手正文，结论受所列实验/实现范围限制；用途：贡献定位、机制与边界。

保留的代表来源
  1. Dis-aggregated and distributed data-center architecture using a direct interconnect fabric（US8140719B2）Gary Lauterbach、Anil R. Rao；2012-03-20；说明书 Fig.3–9：虚拟端点、映射表、直接互连
  2. The Path to Successful Wafer-Scale Integration: The Cerebras StoryGary Lauterbach；2021-11-19（现行版本日期）；PDF pp.4–7：良率、连接、供电与散热
回到人物名单
274 · 参与建立 MLPerf，把机器学习硬件比较落实为达到质量目标的完整训练和受延迟约束的推理。

Peter Mattson

主领域：GPU、AI 与专用加速

参与建立 MLPerf，把机器学习硬件比较落实为达到质量目标的完整训练和受延迟约束的推理。

最重要贡献

  • MLPerf Training 以达到目标质量的时间评估系统，避免每秒样本增加却训练更久的误判。
  • MLPerf Inference 用不同请求场景、精度门槛和尾延迟约束规范比较，让批处理吞吐与在线服务性能有明确边界。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两篇论文分别列 Mattson 为训练论文首位作者和推理论文共同作者；MLPerf 是多机构工程师、研究者共同制定的基准，不能归为单人发明。已与目录中的 Tim Mattson 区分。

来源事实 · 与编辑解读分列

  • MLPerf Training 以达到目标质量的时间评估系统，避免每秒样本增加却训练更久的误判。 MLPerf Training Benchmark
  • MLPerf Inference 用不同请求场景、精度门槛和尾延迟约束规范比较，让批处理吞吐与在线服务性能有明确边界。 MLPerf Inference Benchmark

机制与核心论证 · 编辑解读

编辑提炼：训练计时涵盖收敛过程，以参考实现及超参数规则控制可比性；推理通过负载发生器规范到达模式和计时边界。质量约束使编译、精度与系统调优共享可检验终点。

思维方式

  • 先约定质量和计时边界，再比较硬件。
  • 把可复现的代码与参数作为结果的一部分。

可复用提问

  • 吞吐提升后，达到同一质量的时间究竟减少了吗？
  • 报告的推理成绩对应离线还是在线到达模式？

适用边界

这里核验的是 2019/2020 论文版本，非现行全部规则；标准工作负载不能替代采购方实际模型、负载和成本。

建议诊断 · 编辑提炼

在相同基准版本和质量门槛下检查训练重复运行、合规配置，以及推理负载发生器、尾延迟和开放/封闭组分类。

架构挑战者 · 参与建立 MLPerf，把机器学习硬件比较落实为达到质量目标的完整训练和受延迟约束的推理。

吞吐提升后，达到同一质量的时间究竟减少了吗？

技能：A9 工作负载先行 A1 假设挑战 A5 排队与尾延迟

变量与比较边界
q：质量；T_q：达到质量时间；L_tail：尾延迟；λ：请求率
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：训练比较 T_q，推理在 q≥q_min 且 L_tail≤SLO 下比较最大 λ；不能混合场景。
交叉条件
系统优化同时满足质量、规则和场景时才构成可比较的增益。
最强反例
仅增加训练 batch 提高 samples/s，却推迟收敛。
生产验证
在相同基准版本和质量门槛下检查训练重复运行、合规配置，以及推理负载发生器、尾延迟和开放/封闭组分类。
跨领域迁移
买方 AI 系统验收及价格性能测量。

已核验来源与证据范围

  1. MLPerf Training Benchmark

    Peter Mattson 等多机构作者 · 2019 初稿；MLSys 2020 · 论文全文；§§2–4：目标、质量与计时规则。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

  2. MLPerf Inference Benchmark

    Vijay Janapa Reddi、Christine Cheng、David Kanter、Peter Mattson 等 · 2019 初稿；ISCA 2020 · 论文全文；§§III–IV：任务、场景、质量与负载发生器。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

保留的代表来源
  1. MLPerf Training BenchmarkPeter Mattson 等多机构作者 · 2019 初稿；MLSys 2020 · §§2–4：目标、质量与计时规则
  2. MLPerf Inference BenchmarkVijay Janapa Reddi、Christine Cheng、David Kanter、Peter Mattson 等 · 2019 初稿；ISCA 2020 · §§III–IV：任务、场景、质量与负载发生器
回到人物名单
284 · 参与将深度学习加速器的模块化设计、数据流映射与芯粒扩展共同优化。

Brucek Khailany

主领域：GPU、AI 与专用加速

参与将深度学习加速器的模块化设计、数据流映射与芯粒扩展共同优化。

最重要贡献

  • Simba 以片内与封装两级网络连接 36 个芯粒，围绕存储复用和跨芯粒通信设计映射。
  • MAGNet 同时生成可综合硬件和有效模型映射，联合探索精度、数据流与微架构，降低专用设计成本。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

NVIDIA ASIC/VLSI 研究者；两项 NVIDIA 多机构工作共同作者，芯片和生成器成果均属团队。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：模块化只有配合局部性才可扩展；生成器必须同时输出能运行的映射，不能只增减乘法器。

思维方式

  • 把映射和硬件共同搜索。
  • 按网络层次分别核算复用。

可复用提问

  • 芯粒扩容后，减少的计算时间是否被封装网络和不均衡抵消？

适用边界

Simba 为特定原型及推理模型；MAGNet 主要检验卷积网络，量化准确率和 HLS/综合结果不能直接迁移任意网络。 Simba 测量始于权重及输入加载完成，不能当作包含主机输入加载的端到端时延。

建议诊断 · 编辑提炼

固定精度目标，逐层测利用率、片内/片间流量及总能量。

架构挑战者 · 参与将深度学习加速器的模块化设计、数据流映射与芯粒扩展共同优化。

芯粒扩容后，减少的计算时间是否被封装网络和不均衡抵消？

技能：A4 局部性推理 A6 规模扩展 A7 PPA 与完整成本

变量与比较边界
层尺寸；芯粒数；映射；片间带宽
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：扩容收益条件：计算缩短量>跨芯粒通信新增量+空闲增加量。
交叉条件
Simba 为特定原型及推理模型；MAGNet 主要检验卷积网络，量化准确率和 HLS/综合结果不能直接迁移任意网络。
最强反例
Simba 为特定原型及推理模型；MAGNet 主要检验卷积网络，量化准确率和 HLS/综合结果不能直接迁移任意网络。
生产验证
固定精度目标，逐层测利用率、片内/片间流量及总能量。
跨领域迁移
模块化只有配合局部性才可扩展；生成器必须同时输出能运行的映射，不能只增减乘法器。

已核验来源与证据范围

  1. Simba: Scaling Deep-Learning Inference with Multi-Chip-Module-Based Architecture

    Yakun Sophia Shao 等（含 Brucek Khailany） · 2019 · 论文全文；§3–5；芯粒层次与映射。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  2. MAGNet: A Modular Accelerator Generator for Neural Networks

    Rangharajan Venkatesan 等；Brucek Khailany · 2019 · 论文全文；§III–V；Designer/Mapper/Tuner。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

保留的代表来源
  1. Simba: Scaling Deep-Learning Inference with Multi-Chip-Module-Based Architecture§3–5；芯粒层次与映射
  2. MAGNet: A Modular Accelerator Generator for Neural Networks§III–V；Designer/Mapper/Tuner
回到人物名单
301 · 将模型精度约束贯穿算法、微架构和电路

Brandon Reagen

主领域：GPU、AI 与专用加速

将模型精度约束贯穿算法、微架构和电路，减少神经网络加速的多余计算与能耗。

最重要贡献

  • Minerva 联合优化分层数值精度、动态操作剪枝和低压 SRAM 错误缓解，先建立公平基线再评价收益。
  • MASR 以模块化稀疏 RNN 加速器衔接模型压缩、稀疏编码和负载分配。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Minerva 与 MASR 论文作者，研究从低功耗神经网络协同设计延伸到稀疏序列加速；贡献属团队共同工作。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：压缩不是终点，必须把删去的数值转化为实际少访存、少乘加，并验证准确率与硬件代价。

思维方式

  • 先优化基线再宣称跨层增益。
  • 每一步都回到任务精度验证。

可复用提问

  • 剪枝和降压后的精度与索引开销一起算，是否仍省下实际能量？

适用边界

Minerva 的功耗比例来自所测模型和电路假设；MASR 语音识别 RNN 结果不能直接外推任意 Transformer。

建议诊断 · 编辑提炼

保持数据集、误差目标和服务量相同，逐项消融量化、稀疏及电压优化。

架构挑战者 · 将模型精度约束贯穿算法、微架构和电路，减少神经网络加速的多余计算与能耗。

剪枝和降压后的精度与索引开销一起算，是否仍省下实际能量？

技能：A1 假设挑战 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
模型精度；稀疏分布；索引成本；SRAM 故障率
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：净节能=省去的计算/存储能量−索引调度与错误缓解代价，且任务误差≤阈值。
交叉条件
Minerva 的功耗比例来自所测模型和电路假设；MASR 语音识别 RNN 结果不能直接外推任意 Transformer。
最强反例
Minerva 的功耗比例来自所测模型和电路假设；MASR 语音识别 RNN 结果不能直接外推任意 Transformer。
生产验证
保持数据集、误差目标和服务量相同，逐项消融量化、稀疏及电压优化。
跨领域迁移
压缩不是终点，必须把删去的数值转化为实际少访存、少乘加，并验证准确率与硬件代价。

已核验来源与证据范围

  1. Minerva: Enabling Low-Power, Highly-Accurate Deep Neural Network Accelerators

    Brandon Reagen, Paul Whatmough, Robert Adolf 等 · 2016 · 论文全文；§5–8；Fig.5–7；基线、量化、剪枝与 SRAM 错误缓解。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  2. MASR: A Modular Accelerator for Sparse RNNs

    Udit Gupta, Brandon Reagen, Lillian Pentecost, Marco Donato, Thierry Tambe, Alexander M. Rush, Gu-Yeon Wei, David Brooks · 2019 · 论文全文；§III–V；稀疏表示与模块结构。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

保留的代表来源
  1. Minerva: Enabling Low-Power, Highly-Accurate Deep Neural Network Accelerators§5–8；Fig.5–7；基线、量化、剪枝与 SRAM 错误缓解
  2. MASR: A Modular Accelerator for Sparse RNNs§III–V；稀疏表示与模块结构
回到人物名单
312 · 以数据搬运能量和工作负载适配性统筹神经网络加速器

Vivienne Sze

主领域：GPU、AI 与专用加速 · 关联领域：物理实现、能效与能源边界 ／ 存储层次、缓存与数据局部性

以数据搬运能量和工作负载适配性统筹神经网络加速器。

最重要贡献

  • 与Chen、Emer共同提出Eyeriss的row-stationary数据流，并在统一硬件资源约束下比较不同数据流的能量。
  • 作为Eyeriss v2共同作者，参与结合分层mesh和压缩域稀疏处理的设计，使互连适应不同层的复用及带宽需求。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Eyeriss ISCA论文与Eyeriss v2论文的共同作者；与Yu-Hsin Chen、Joel Emer以及v2的Tien-Ju Yang合作。本文从跨层能效分析视角组织共同成果。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：模型更小或MAC更少只是算法层指标，硬件必须把它转为更少的高代价访问，同时保持阵列利用率。

思维方式

  • 逐层核算权重、激活和部分和的搬运。
  • 在相同面积、精度与处理并行度下比较数据流。

可复用提问

  • 一个更紧凑的模型，是否因为复用下降而变得更难高效执行？

适用边界

所选作品以CNN和移动端资源约束为主；不能把其具体能效倍数直接外推到大模型训练、Transformer或不同工艺。

建议诊断 · 编辑提炼

保持任务精度和批量一致，按层分解计算、DRAM、全局缓冲与局部访问能量，并测PE利用率。

架构挑战者 · 用完整搬运账本检验算法压缩是否转化为硬件能效

一个更紧凑的模型，是否因为复用下降而变得更难高效执行？

技能：A1 假设挑战 A4 局部性推理 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
层形状、权重与激活复用、部分和寿命、各级访问次数及能量、PE利用率
条件性模型 · 编辑提炼
本站诊断模型（非作者公式）：每推理能量=计算能量+各存储层访问次数×每次访问能量+互连与控制能量；比较时固定任务精度及服务量。
交叉条件
压缩节省的计算和访问大于复用损失、索引和低利用率成本时，模型缩小才形成完整系统收益。
最强反例
深度可分离卷积降低MAC数，却让依赖高复用的阵列受数据供给限制。
生产验证
对原模型与紧凑模型逐层测量；用同精度同批量基线消融数据流、互连和稀疏支持。
跨领域迁移
用于评估LLM量化、稀疏化与算子融合时，重建相应数据生命周期和能量参数。

已核验来源与证据范围

  1. Eyeriss: A Spatial Architecture for Energy-Efficient Dataflow for Convolutional Neural Networks

    Yu-Hsin Chen, Joel Emer, Vivienne Sze · 2016-06 · 论文全文；§III–V，会议论文页码369–373：复用与部分和冲突、数据流比较及1D卷积映射。已下载大学课程存档中的原始IEEE论文PDF，提取全文并阅读§III–V，核对三位作者署名。；证据：强：署名作者原始技术论文正文；用途：核验团队贡献、具体机制与适用边界。

  2. Eyeriss v2: A Flexible Accelerator for Emerging Deep Neural Networks on Mobile Devices

    Yu-Hsin Chen, Tien-Ju Yang, Joel Emer, Vivienne Sze · 2019-05-20（arXiv v2；JETCAS 2019） · 论文全文；§I–III，PDF pp.1–5：紧凑模型挑战、CSC稀疏处理与分层mesh。已下载arXiv v2全文，阅读§I–III的机制正文并核对首页作者；不把早期2018预印本与2019版本当作两项作品。；证据：强：署名作者原始技术论文正文；用途：核验团队贡献、具体机制与适用边界。

保留的代表来源
  1. Eyeriss: A Spatial Architecture for Energy-Efficient Dataflow for Convolutional Neural Networks§III–V，会议论文页码369–373：复用与部分和冲突、数据流比较及1D卷积映射
  2. Eyeriss v2: A Flexible Accelerator for Emerging Deep Neural Networks on Mobile Devices§I–III，PDF pp.1–5：紧凑模型挑战、CSC稀疏处理与分层mesh
回到人物名单
313 · 把卷积复用映射为可执行的数据流、片上网络和稀疏处理机制

Yu-Hsin Chen

主领域：GPU、AI 与专用加速 · 关联领域：网络、互连与通信 ／ 编译器、运行时与并行编程

把卷积复用映射为可执行的数据流、片上网络和稀疏处理机制。

最重要贡献

  • 作为第一作者与Emer、Sze提出Eyeriss的row-stationary映射，把多维卷积拆为1D原语，在PE局部及阵列间组织复用与累加。
  • 作为Eyeriss v2第一作者与团队设计分层mesh，并保持权重和激活的CSC表示以支持压缩域处理。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两篇所选Eyeriss论文的第一作者；2016作品与Emer、Sze合著，v2还包括Tien-Ju Yang。第一作者身份可核验，具体模块个人归属未由论文披露。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：数据流要落实到映射、端口、缓冲和调度；减少运算量以后，还须检查负载不均和供数是否限制有效吞吐。

思维方式

  • 把张量维度映射到PE、时间步与存储层。
  • 随层形状变化检查复用和供数能力。

可复用提问

  • 剪枝后的非零计算更少，为什么PE仍可能闲置？

适用边界

CSC索引、负载分布和层形状都会影响有效收益；Eyeriss v2的评估条件不能代表所有稀疏矩阵或服务端加速器。

建议诊断 · 编辑提炼

固定模型、数值精度和硬件资源，记录每PE非零工作量、等待输入周期、索引字节和实际完成时间。

架构挑战者 · 把理论稀疏性变成可调度的有效并行度

剪枝后的非零计算更少，为什么PE仍可能闲置？

技能：A3 瓶颈识别 A4 局部性推理 A8 软硬件边界

变量与比较边界
非零分布、CSC索引量、PE间负载不均、缓冲容量、单播与多播带宽、映射参数
条件性模型 · 编辑提炼
本站诊断模型（非作者公式）：执行时间下界=max(最繁忙PE工作时间，数据供给时间，依赖关键路径)；平均非零率不能替代最繁忙PE的工作量。
交叉条件
当压缩减少的供数和计算超过索引处理、负载不均及重配置代价时，稀疏支持才值得增加复杂度。
最强反例
非零集中在少数映射分区，平均稀疏率很高但最慢PE决定完成时间。
生产验证
比较随机稀疏与成簇稀疏，消融稀疏感知映射和灵活互连，记录PE忙闲分布及每层延迟。
跨领域迁移
适用于稀疏CPU算子、图处理和MoE路由中的负载分配诊断，须重建各自调度成本。

已核验来源与证据范围

  1. Eyeriss: A Spatial Architecture for Energy-Efficient Dataflow for Convolutional Neural Networks

    Yu-Hsin Chen, Joel Emer, Vivienne Sze · 2016-06 · 论文全文；§III–V，会议论文页码369–373：复用与部分和冲突、数据流比较及1D卷积映射。已下载大学课程存档中的原始IEEE论文PDF，提取全文并阅读§III–V，核对三位作者署名。；证据：强：署名作者原始技术论文正文；用途：核验团队贡献、具体机制与适用边界。

  2. Eyeriss v2: A Flexible Accelerator for Emerging Deep Neural Networks on Mobile Devices

    Yu-Hsin Chen, Tien-Ju Yang, Joel Emer, Vivienne Sze · 2019-05-20（arXiv v2；JETCAS 2019） · 论文全文；§I–III，PDF pp.1–5：紧凑模型挑战、CSC稀疏处理与分层mesh。已下载arXiv v2全文，阅读§I–III的机制正文并核对首页作者；不把早期2018预印本与2019版本当作两项作品。；证据：强：署名作者原始技术论文正文；用途：核验团队贡献、具体机制与适用边界。

保留的代表来源
  1. Eyeriss: A Spatial Architecture for Energy-Efficient Dataflow for Convolutional Neural Networks§III–V，会议论文页码369–373：复用与部分和冲突、数据流比较及1D卷积映射
  2. Eyeriss v2: A Flexible Accelerator for Emerging Deep Neural Networks on Mobile Devices§I–III，PDF pp.1–5：紧凑模型挑战、CSC稀疏处理与分层mesh
回到人物名单
315 · 以权重驻留和分块互连扩展机器学习计算

Yunji Chen · 陈云霁

主领域：GPU、AI 与专用加速 · 关联领域：存储层次、缓存与数据局部性 ／ HPC 与可扩展并行系统

把模型存储、计算邻近性与物理布线一同设计，研究专用加速器如何扩展为多芯片系统。

最重要贡献

  • DaDianNao 以多芯片聚合 eDRAM 存放权重，主要移动神经元数据；节点分块减少集中计算单元与存储间的布线拥塞。
  • DianNao 团队以 NFU 和输入、输出、权重缓冲配合分块执行，利用神经网络层局部性降低外部存储压力。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

DaDianNao 第一作者、DianNao 共同作者；两项均属 ICT–Inria 联合学术团队成果，作者顺序不证明某个电路模块由其个人独立完成。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：扩展加速器时，应同时问模型放在哪里、跨片移动什么，以及物理连线能否支持逻辑带宽。

思维方式

  • 由参数与激活的大小关系决定数据放置。
  • 用布局布线约束修正逻辑吞吐估计。

可复用提问

  • 把权重留在计算旁边后，瓶颈是否转移到了激活通信、容量不足或布线？

适用边界

DianNao 家族是学术加速器研究；不能把论文结果直接当成寒武纪商业产品规格，也不能把当时 CNN/DNN 的扩展结果外推到任意 Transformer。

建议诊断 · 编辑提炼

固定模型、数值精度与服务目标，比较权重驻留和权重流式方案；逐步增加节点，联合记录容量溢出、激活流量、布线面积及有效吞吐。

架构挑战者 · 以权重驻留和分块互连扩展机器学习计算

把权重留在计算旁边后，瓶颈是否转移到了激活通信、容量不足或布线？

技能：A3 瓶颈识别 A4 局部性推理 A6 规模扩展 A7 PPA 与完整成本

变量与比较边界
权重与激活字节数；节点存储容量；片内/片间带宽；链路跳数；布线面积；有效计算利用率
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T ≥ max(运算量/有效算力，外部字节/外部带宽，跨片字节/互连带宽)；非重叠通信和同步另计。
交叉条件
模型分片能够驻留且激活通信可以摊薄时，增加存储计算节点可同时缓解容量和吞吐限制。
最强反例
权重超出聚合容量、激活很大或节点间通信主导时，继续加算术单元未必提升服务吞吐。
生产验证
固定模型、数值精度与服务目标，比较权重驻留和权重流式方案；逐步增加节点，联合记录容量溢出、激活流量、布线面积及有效吞吐。
跨领域迁移
迁移到 AI 集群与芯粒分析时，以容量、数据流和物理互连共同约束扩展曲线。

已核验来源与证据范围

  1. DaDianNao: A Machine-Learning Supercomputer

    Yunji Chen, Tao Luo, Shaoli Liu, Shijin Zhang, Liqiang He, Jia Wang, Ling Li, Tianshi Chen, Zhiwei Xu, Ninghui Sun, Olivier Temam · 2014 · 论文全文；§V.B.1–2、Figs.4–7：权重驻留、eDRAM 分银行与分块布线；§V.C：多芯片组织；§VI–VII：方法与结果。已下载原始论文 PDF 并提取全文，核对署名及所列机制正文；大学存档。；证据：强：作者署名的一手技术论文，机制正文已读；用途：支撑共同研究贡献、机制与边界；不推定个人独占发明。

  2. DianNao: A Small-Footprint High-Throughput Accelerator for Ubiquitous Machine-Learning

    Tianshi Chen, Zidong Du, Ninghui Sun, Jia Wang, Chengyong Wu, Yunji Chen, Olivier Temam · 2014 · 论文全文；§4–5，尤其 §5.1–5.3：NFU、NBin/NBout/SB、分块复用与控制；§6–7：评估范围。已下载原始论文 PDF 并提取全文，核对署名及所列机制正文；大学存档。；证据：强：作者署名的一手技术论文，机制正文已读；用途：支撑共同研究贡献、机制与边界；不推定个人独占发明。

保留的代表来源
  1. DaDianNao: A Machine-Learning Supercomputer§V.B.1–2、Figs.4–7：权重驻留、eDRAM 分银行与分块布线；§V.C：多芯片组织；§VI–VII：方法与结果
  2. DianNao: A Small-Footprint High-Throughput Accelerator for Ubiquitous Machine-Learning§4–5，尤其 §5.1–5.3：NFU、NBin/NBout/SB、分块复用与控制；§6–7：评估范围
  3. DianNao 项目历史与学术命名说明2016-05-26 / 2016-08-20 作者说明；仅用于区分四项学术架构与商业 Cambricon 产品，不计入双技术作品门槛
回到人物名单
316 · 以层级局部性和显式缓冲组织专用加速器

Tianshi Chen · 陈天石

主领域：GPU、AI 与专用加速 · 关联领域：存储层次、缓存与数据局部性 ／ 编译器、运行时与并行编程

将神经网络层分解为可复用的计算块，让缓冲、算术流水线与控制共同决定能效。

最重要贡献

  • DianNao 用 NBin、NBout、SB 和分阶段 NFU 对应输入、部分和与权重的数据复用，采用控制指令支持不同层的分块调度。
  • DaDianNao 将局部存储扩展到多个节点，结合驻留权重、eDRAM 分银行和 tile 组织支持更大模型。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

DianNao 第一作者、DaDianNao 共同作者；本档案记录共同学术研究，未将论文原型与其后商业处理器作规格等同。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：专用化的关键问题是把算法中可预测的复用变成真实少搬运的数据路径，同时保留足够的调度自由度。

思维方式

  • 从循环与部分和生命周期推导缓冲结构。
  • 检查计算单元等待的是输入、权重还是输出空间。

可复用提问

  • 你的数据流真正减少了多少外部传输，又为这种复用付出了多少缓冲和控制成本？

适用边界

固定点精度、所测层形状、工艺和基线影响结果；DianNao 家族的学术名称及其性能数字不代表后续商业 Cambricon 产品。

建议诊断 · 编辑提炼

逐层比较分块方式，统计每类数据的装载与复用次数；做缓冲容量和带宽消融，保持任务误差目标一致并检查尾块利用率。

架构挑战者 · 以层级局部性和显式缓冲组织专用加速器

你的数据流真正减少了多少外部传输，又为这种复用付出了多少缓冲和控制成本？

技能：A3 瓶颈识别 A4 局部性推理 A8 软硬件边界 A9 工作负载先行

变量与比较边界
层形状；分块大小；缓冲容量；部分和存活时间；数据复用次数；控制开销；误差目标
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：每次有效运算的搬运成本=输入、权重、部分和的总传输字节/有效运算量；同时约束缓冲面积与精度。
交叉条件
规则数据流、稳定复用和合适分块使显式管理缓冲更容易摊薄控制与存储成本。
最强反例
层形状频繁变化、尾块占比高或复用超出缓冲容量时，名义乘加吞吐可能被低利用率和溢出抵消。
生产验证
逐层比较分块方式，统计每类数据的装载与复用次数；做缓冲容量和带宽消融，保持任务误差目标一致并检查尾块利用率。
跨领域迁移
用于新 AI 加速器评审时，要求展示每层的数据移动账本以及编译器实际生成的调度。

已核验来源与证据范围

  1. DianNao: A Small-Footprint High-Throughput Accelerator for Ubiquitous Machine-Learning

    Tianshi Chen, Zidong Du, Ninghui Sun, Jia Wang, Chengyong Wu, Yunji Chen, Olivier Temam · 2014 · 论文全文；§4–5，尤其 §5.1–5.3：NFU、NBin/NBout/SB、分块复用与控制；§6–7：评估范围。已下载原始论文 PDF 并提取全文，核对署名及所列机制正文；大学存档。；证据：强：作者署名的一手技术论文，机制正文已读；用途：支撑共同研究贡献、机制与边界；不推定个人独占发明。

  2. DaDianNao: A Machine-Learning Supercomputer

    Yunji Chen, Tao Luo, Shaoli Liu, Shijin Zhang, Liqiang He, Jia Wang, Ling Li, Tianshi Chen, Zhiwei Xu, Ninghui Sun, Olivier Temam · 2014 · 论文全文；§V.B.1–2、Figs.4–7：权重驻留、eDRAM 分银行与分块布线；§V.C：多芯片组织；§VI–VII：方法与结果。已下载原始论文 PDF 并提取全文，核对署名及所列机制正文；大学存档。；证据：强：作者署名的一手技术论文，机制正文已读；用途：支撑共同研究贡献、机制与边界；不推定个人独占发明。

保留的代表来源
  1. DianNao: A Small-Footprint High-Throughput Accelerator for Ubiquitous Machine-Learning§4–5，尤其 §5.1–5.3：NFU、NBin/NBout/SB、分块复用与控制；§6–7：评估范围
  2. DaDianNao: A Machine-Learning Supercomputer§V.B.1–2、Figs.4–7：权重驻留、eDRAM 分银行与分块布线；§V.C：多芯片组织；§VI–VII：方法与结果
  3. DianNao 项目历史与学术命名说明2016-05-26 / 2016-08-20 作者说明；仅用于区分四项学术架构与商业 Cambricon 产品，不计入双技术作品门槛
回到人物名单
328 · 让线性注意力的数据流匹配 GPU 内存与集群通信

Yiran Zhong

主领域：GPU、AI 与专用加速 · 关联领域：存储层次、缓存与数据局部性 ／ 网络、互连与通信 ／ 云、数据中心与基础设施经济性

把注意力状态的存放、复用和跨 GPU 传递作为设计对象，检验线性计算量能否转化为实际吞吐。

最重要贡献

  • 作为共同作者及通讯作者参与 Lightning Attention-2：块内用左结合计算、块间用右结合状态累积，并将中间状态复用于 SRAM，减少线性注意力的 I/O 与因果累加瓶颈。
  • 作为共同作者及通讯作者参与 LASP：按序列切分 GPU 工作，在序列并行阶段传递跨块 KV/dKV 中间状态，缓存前向状态供反向使用，并与数据并行组合。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Lightning Attention-2 与 LASP 共同作者、通讯作者；2025 年 MiniMax-01 技术报告附录 A 列名贡献者。此处收录依据 GPU 内核与分布式训练贡献，不推断其当前职位或整个 MiniMax 基建的负责范围。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：复杂度下降只减少一种成本；状态放在哪里、通信沿何种依赖发生，决定节省能否兑现。

思维方式

  • 把算子 FLOPs、HBM 流量及跨设备关键路径分开计算。
  • 分别核对单 GPU 局部性优化与多 GPU 通信设计，避免以内核加速替代集群扩展证据。

可复用提问

  • 把完整序列通信换成固定大小状态之后，跨 GPU 的串行依赖是否已取代带宽成为瓶颈？

适用边界

这些机制适用于相应线性注意力形式，不是 softmax 注意力的无损替换；序列长度独立的状态大小也不意味着训练总内存或运行时间恒定。LASP 的小状态通信仍包含依赖与消息延迟，论文结果不能直接外推到任意模型及网络。

建议诊断 · 编辑提炼

先固定数学算子与精度，扫描序列长度、头维度、tile 大小和 GPU 数；分别测内核耗时、HBM 流量、状态消息字节数、等待时间及端到端吞吐。比较不同模型时另控制质量门槛和训练预算。

架构挑战者 · 用状态流检验线性注意力的真实扩展边界

把完整序列通信换成固定大小状态之后，跨 GPU 的串行依赖是否已取代带宽成为瓶颈？

技能：A2 交叉条件 A3 瓶颈识别 A4 局部性推理 A6 规模扩展 A8 软硬件边界 A9 工作负载先行

变量与比较边界
序列长度 N；每头状态维度；batch；GPU 数 P；tile 大小；HBM 带宽；链路带宽；消息启动延迟；数值精度；质量门槛
条件性模型 · 编辑提炼
本站条件性模型：T_step ≈ T_local + T_unhidden_state_path + T_other；单条状态消息成本近似 L + S/BW，S 随 batch、头数和每头状态矩阵大小变化。P 增大使局部工作缩短，却可能拉长未隐藏的状态依赖链；该模型须由时间线测量校准。
交叉条件
每卡序列足够长、状态能有效复用且消息开销可隐藏时，减少数据搬运有利；短序列或过细切分时，启动延迟与依赖可能抵消通信字节减少。
最强反例
状态消息字节数几乎不变，但 GPU 数翻倍后每卡计算过短，后续 rank 等待前序状态，吞吐反而下降；低通信量不等于低通信延迟。
生产验证
固定算子、精度与总 token 量，做强扩展；另固定每卡 token 数做弱扩展。采集 HBM、通信时间线和梯度误差，并用目标任务质量门槛检验模型替换是否可接受。
跨领域迁移
用于判断长上下文平台应优先改善片上复用、GPU 互联延迟还是模型并行方式，并避免把理论 FLOPs 节约直接计入采购收益。

已核验来源与证据范围

  1. Lightning Attention-2: A Free Lunch for Handling Unlimited Sequence Lengths in Large Language Models

    Zhen Qin, Weigao Sun, Dong Li, Xuyang Shen, Weixuan Sun, Yiran Zhong · 2024-01-15 · 论文全文；v2：p.1 署名/通讯作者；§3.2、Figure 2、Algorithms 1–2（pp.3–5）：块内/块间分离与 SRAM/HBM 数据流。已通过原始 arXiv 正文读取署名、所列算法与机制；本地保留来源定位和审阅摘记。；证据：强：作者署名一手技术正文；两项作品分别聚焦单 GPU 内核与跨 GPU 序列并行。；用途：核验共同署名贡献；通讯作者身份不等于每个模块均由其个人独立实现。。

  2. Linear Attention Sequence Parallelism

    Weigao Sun, Zhen Qin, Dong Li, Xuyang Shen, Yu Qiao, Yiran Zhong · 2024-04-03 · 论文全文；v1：署名/通讯作者；§2.2 Algorithms 1–3；§2.3 Table 1 通信量；§2.4 状态缓存及 kernel fusion；§2.5 混合并行。已通过原始 arXiv 正文读取署名、所列算法与机制；本地保留来源定位和审阅摘记。；证据：强：作者署名一手技术正文；两项作品分别聚焦单 GPU 内核与跨 GPU 序列并行。；用途：核验共同署名贡献；通讯作者身份不等于每个模块均由其个人独立实现。。

保留的代表来源
  1. Lightning Attention-2: A Free Lunch for Handling Unlimited Sequence Lengths in Large Language Modelsv2：p.1 署名/通讯作者；§3.2、Figure 2、Algorithms 1–2（pp.3–5）：块内/块间分离与 SRAM/HBM 数据流
  2. Linear Attention Sequence Parallelismv1：署名/通讯作者；§2.2 Algorithms 1–3；§2.3 Table 1 通信量；§2.4 状态缓存及 kernel fusion；§2.5 混合并行
  3. MiniMax-01: Scaling Foundation Models with Lightning AttentionAppendix A Contributors：列名 Yiran Zhong；仅用于项目关联，不将团队全部系统优化归因于个人。
回到人物名单
333 · 结构稀疏收益必须兑现为 GPU 数据路径效率

Scott Gray

主领域：GPU、AI 与专用加速 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

结构稀疏收益必须兑现为 GPU 数据路径效率：将机制与可测量的系统代价连接。

最重要贡献

  • 共同发布支持可配置块稀疏权重的 GPU 矩阵/卷积内核，将非零块结构与可并行计算组织结合。
  • 共同研究 Sparse Transformers：因子化注意力、重计算和分块内核协同，并融合 softmax 减少重复数据读取。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2017 block-sparse 与 2019 Sparse Transformer 论文均列为 OpenAI 共同作者；当前任职未据此推断。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：减少理论乘加次数后，访存、块布局和执行粒度是否让稀疏计算真正更快？

思维方式

  • 把稀疏矩阵映射为真实线程块和内存流量。
  • 分别核查计算节省与激活扩张。

可复用提问

  • 减少理论乘加次数后，访存、块布局和执行粒度是否让稀疏计算真正更快？

适用边界

原论文针对当时 GPU 和内核；其速度数据不能直接外推现代硬件。Sparse Transformer 的模型质量和连接模式相关，不能只保留复杂度结论。

建议诊断 · 编辑提炼

固定模型质量、精度与 batch，扫块大小和稀疏率；测 HBM 字节、寄存器压力、占用率、内核时间及端到端训练吞吐，对比优化后的稠密基线。

架构挑战者 · 结构稀疏收益必须兑现为 GPU 数据路径效率

减少理论乘加次数后，访存、块布局和执行粒度是否让稀疏计算真正更快？

技能：A2 交叉条件 A3 瓶颈识别 A4 局部性推理 A8 软硬件边界 A9 工作负载先行

变量与比较边界
非零块比例；块大小；激活大小；实际带宽；精度；占用率；布局转换与启动成本
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼）：T_sparse ≈ T_nonzero_compute + T_exposed_data_movement + T_layout/launch；数据搬运项只计未被计算遮蔽的部分，按关键路径去除重叠。在同等质量约束下与稠密路径比较全程时间，不能仅按非零比例折算速度。
交叉条件
稀疏度足够且块布局适合硬件时可节省工作；块太碎、激活过大或复用不足时，数据路径开销可能吞掉收益。
最强反例
非零权重少了，但为了扩大层宽而增加激活读写，内核变成带宽瓶颈，理论 FLOPs 收益没有兑现。
生产验证
固定模型质量、精度与 batch，扫块大小和稀疏率；测 HBM 字节、寄存器压力、占用率、内核时间及端到端训练吞吐，对比优化后的稠密基线。
跨领域迁移
评估 GPU、专用加速器及长上下文优化时，把算法稀疏结构和实现的数据搬运一起审计。

已核验来源与证据范围

  1. GPU Kernels for Block-Sparse Weights

    Scott Gray, Alec Radford, Diederik P. Kingma · 2017 · 论文全文；§2 Capabilities、§3.1（PDF pp.2–3）：block layout、block size、带宽与精度。已取得并阅读署名及所列机制正文；PDF 留有本地副本与提取文字，网页留有审阅记录。；证据：强：作者署名一手技术正文；用途：核验贡献机制及适用边界；共同署名不证明个人独占设计。

  2. Generating Long Sequences with Sparse Transformers

    Rewon Child, Scott Gray, Alec Radford, Ilya Sutskever · 2019-04-23 · 论文全文；§4.3、§5.4–5.6：strided/fixed attention、重计算、block-sparse kernels、混合精度。已取得并阅读署名及所列机制正文；PDF 留有本地副本与提取文字，网页留有审阅记录。；证据：强：作者署名一手技术正文；用途：核验贡献机制及适用边界；共同署名不证明个人独占设计。

保留的代表来源
  1. GPU Kernels for Block-Sparse Weights§2 Capabilities、§3.1（PDF pp.2–3）：block layout、block size、带宽与精度
  2. Generating Long Sequences with Sparse Transformers§4.3、§5.4–5.6：strided/fixed attention、重计算、block-sparse kernels、混合精度
回到人物名单

存储层次、缓存与数据局部性 29 位

容量、复用、访问权与数据移动；区分命中率、暴露等待和完整服务收益。

查看本领域名单
108 · 虚拟存储、资源管理与系统协同

Tom Kilburn

主领域：存储层次、缓存与数据局部性 · 关联领域：基础方法、ISA 与系统抽象

把磁芯与磁鼓组织成自动管理的单级存储，并让 supervisor 统筹资源与程序隔离。

最重要贡献

  • 与 Edwards、Lanigan、Sumner 以页地址寄存器比较完成块到物理页映射，未命中引发中断和磁鼓调入。
  • 与 Payne、Howarth 描述 Atlas supervisor 的资源控制和锁定机制，在传输期间保护页面并协调多类输入输出。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两篇1962年论文均明确团队署名；关键机制来自原文，未把虚拟内存或操作系统历史独占归于 Kilburn。

来源事实 · 与编辑解读分列

  • 与 Edwards、Lanigan、Sumner 以页地址寄存器比较完成块到物理页映射，未命中引发中断和磁鼓调入。 One-Level Storage System
  • 与 Payne、Howarth 描述 Atlas supervisor 的资源控制和锁定机制，在传输期间保护页面并协调多类输入输出。 The Atlas Supervisor

机制与核心论证 · 编辑解读

编辑提炼：统一地址空间把搬运从程序员移到系统；地址映射、置换与输入输出保护必须共同设计。

思维方式

  • 联合考虑存储与软件管理。
  • 让抽象减轻程序负担。
  • 核算抽象背后的实际搬运。
  • 将操作系统视为机器的一部分。

可复用提问

  • 程序看到的资源如何兑现？
  • 管理机制在哪里产生等待？
  • 抽象方便性付出了什么成本？

适用边界

虚拟容量不增加实际带宽。缺页工作集、磁鼓等待和锁定页比例改变收益；历史实现不等于现代页表。

建议诊断 · 编辑提炼

扫驻留工作集和I/O占比，区分翻译、缺页、搬运与锁定造成的停顿。

架构挑战者 · 虚拟资源兑现成本

程序看到的资源如何兑现？

技能：A2 交叉条件 A3 瓶颈识别 A4 局部性推理

变量与比较边界
N_pf：缺页数；L_pf：暴露秒/缺页；T_trans：翻译时间；T_move：额外搬运。
条件性模型 · 编辑提炼
本站教学归纳，非作者原公式：按 trace 避免重叠重复计费；容量节省须与 N_pf L_pf+T_trans+T_move 比较。
交叉条件
资源缩减的成本价值超过性能损失且 SLO 合格。
最强反例
工作集跨过驻留阈值，缺页与排队非线性增长。
生产验证
扫驻留工作集和I/O占比，区分翻译、缺页、搬运与锁定造成的停顿。
跨领域迁移
迁移到 DDR/SSD 分层或 CXL 放置。

已核验来源与证据范围

  1. One-Level Storage System

    T. Kilburn; D. B. G. Edwards; M. J. Lanigan; F. H. Sumner · 1962-04 · 论文全文；pp.224–226，§III One Level Store Concept：PAR equivalence、interrupt、drum transfer；已OCR读取。已取得并检查机制正文及署名；证据：强：一手技术正文；用途：贡献机制与团队归属。

  2. The Atlas Supervisor

    T. Kilburn; R. B. Payne; D. J. Howarth · 1962 · 论文全文；§§1–4：store organisation、reserved block numbers、lockdown及tape routines。已取得并检查机制正文及署名；证据：强：一手技术正文；用途：贡献机制与团队归属。

保留的代表来源
  1. Manchester：Kilburn 与团队项目记录Atlas、虚拟存储与系统软件
  2. One-Level Storage SystemT. Kilburn; D. B. G. Edwards; M. J. Lanigan; F. H. Sumner · 1962-04 · pp.224–226，§III One Level Store Concept：PAR equivalence、interrupt、drum transfer；已OCR读取
  3. The Atlas SupervisorT. Kilburn; R. B. Payne; D. J. Howarth · 1962 · §§1–4：store organisation、reserved block numbers、lockdown及tape routines

相关短文：大页与放置 共享容量与瓶颈

回到人物名单
109 · 流水线、可靠存储与存储层次

James H. Pomerene

主领域：存储层次、缓存与数据局部性 · 关联领域：并发语义、验证与可靠性

将重复解码和可预测的取数等待移到缓存填充路径，同时明确容量与准确率代价。

最重要贡献

  • 与 Rechtschaffen 提出在主存到缓存的填充路径预解码指令，并把扩展信息存入缓存。
  • 与 Puzak、Rechtschaffen、Sparacio 以 shadow directory 保存先后访问块的关联，用后继地址触发预取并撤销无效关联。

ACM/IEEE CS Eckert–Mauchly Award · 2006：表彰缓存、可靠存储、流水线与分支预测等贡献，以及 IAS 与 Harvest 计算机的先驱设计。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项 IBM 专利明列共同发明人；这验证具体技术方案，不能据此把缓存全部历史贡献归于个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：预解码减少后续重复工作但膨胀存储；关联预取以元数据换取等待隐藏。

思维方式

  • 把经常重复的前端工作搬到较低频路径。
  • 让预测记录与实际缓存驻留解耦，但持续检查预测有效性。

可复用提问

  • 重复解码成本是否足够大，值得扩展缓存内格式？
  • 历史后继关系在当前执行阶段仍然有效吗？

适用边界

专利公开并不证明产品采用和普适性能；预解码容量膨胀、代码修改一致性以及预取污染必须独立测量。

建议诊断 · 编辑提炼

测量解码暴露周期、缓存容量损失、预取有用率和额外带宽，对比完整任务时间。

架构挑战者 · 推动缓存与流水化计算，并共同提出把预解码和访问序列预测移到存储层次中的机制。

重复解码成本是否足够大，值得扩展缓存内格式？

技能：A4 局部性推理 A7 PPA 与完整成本 A3 瓶颈识别

变量与比较边界
T_decode：重复解码；C_expand：格式容量代价；p_use：预取有用率
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：前移计算节省需超过 C_expand 引起的缺失成本；预取需在 p_use 和带宽预算下独立评估。
交叉条件
重复取指和稳定块序列有利，指令工作集大或阶段易变可能不利。
最强反例
扩展缓存格式导致容量缺失增加，抵消预解码节省。
生产验证
测量解码暴露周期、缓存容量损失、预取有用率和额外带宽，对比完整任务时间。
跨领域迁移
现代前端缓存与相关性预取评审。

已核验来源与证据范围

  1. Cache memory architecture with decoding

    James H. Pomerene; Rudolph N. Rechtschaffen · 1984-03-13 · 专利说明书全文；说明书 Fig.7–8：指令扩展、填充与计数器。已取得并检查机制正文及署名；证据：强：一手技术正文；用途：贡献机制与团队归属。

  2. Prefetching system for a cache having a second directory for sequentially accessed blocks

    James H. Pomerene; Thomas R. Puzak; Rudolph N. Rechtschaffen; Frank J. Sparacio · 1989-02-21 · 专利说明书全文；说明书 shadow directory 操作 (a)–(c3)，父/后继地址及无用预取失效。已取得并检查机制正文及署名；证据：强：一手技术正文；用途：贡献机制与团队归属。

保留的代表来源
  1. IEEE：Pomerene 贡献记录2006 · 存储、流水线与可靠性
  2. Cache memory architecture with decodingJames H. Pomerene; Rudolph N. Rechtschaffen · 1984-03-13 · 说明书 Fig.1–4；权利要求6–9：预解码与扩展格式
  3. Prefetching system for a cache having a second directory for sequentially accessed blocksJames H. Pomerene; Thomas R. Puzak; Rudolph N. Rechtschaffen; Frank J. Sparacio · 1989-02-21 · 说明书 shadow directory；权利要求1–10：parent/descendant 与失效
  4. ACM/IEEE CS Eckert–Mauchly Award颁奖机构官方记录 · 2006 · 获奖人及 citation

相关短文：恢复路径 执行与数据供给

回到人物名单
110 · 共享内存与推测同步

James R. Goodman

主领域：存储层次、缓存与数据局部性 · 关联领域：并发语义、验证与可靠性

用冲突检测、推测状态和进展机制替代不必要的锁串行化。

最重要贡献

  • 与 Ravi Rajwar 共同提出 SLE：省略锁更新，暂存临界区结果，通过一致性冲突检测维护原子性。
  • 两人后续 TLR 用时间戳决定冲突优先级，使重试保留优先位置；资源不足仍需锁回退。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

锁保护的临界区并非每次都访问冲突数据；直接串行化会丢失可并行执行机会。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：事务优化要同时核算成功路径、冲突恢复与资源容量，不能把少量无冲突运行当作普遍收益。

思维方式

  • 将同步路径的乐观执行同冲突检测、回退及进展保证一起设计。
  • 先固定任务、正确性与资源边界，再判断 事务内存与并发优化 的收益。
  • 把新增负担显式放入比较：长事务、容量 abort 与冲突风暴使回退成为常态。

可复用提问

  • 事务成功路径快两倍，但重试率上升：何时应该直接用锁？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

这是两位作者的合作研究；论文中的 lock-free 执行有硬件资源与操作限制，不等于所有程序永远不回退。

建议诊断 · 编辑提炼

扫共享程度和事务长度，分类 abort，验证锁回退及 P99；平均收益不抵消尾部失败。

架构挑战者 · 事务内存与并发优化挑战

事务成功路径快两倍，但重试率上升：何时应该直接用锁？

技能：A2 交叉条件 A5 排队与尾延迟 A8 软硬件边界

变量与比较边界
p：一次尝试成功率；T_tx：尝试秒；T_fb：回退秒；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
限定一次尝试时 E[T]=T_tx+(1-p)T_fb；多次重试须另建模型。
交叉条件
T_tx+(1-p)T_fb < T_lock，且正确性、进展和尾延迟通过。
最强反例
长事务、容量 abort 与冲突风暴使回退成为常态。
生产验证
扫共享程度和事务长度，分类 abort，验证锁回退及 P99；平均收益不抵消尾部失败。
跨领域迁移
迁移到数据库乐观并发控制。

已核验来源与证据范围

  1. Speculative Lock Elision: Enabling Highly Concurrent Multithreaded Execution

    Ravi Rajwar; James R. Goodman · 2001 · 论文全文；§3.2、§4–5：原子性条件、缓冲、冲突与回退。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

  2. Transactional Lock-Free Execution of Lock-Based Programs

    Ravi Rajwar; James R. Goodman · 2002 · 论文全文；§2.1–2.2、Figure 3：时间戳仲裁及资源不足回退。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

保留的代表来源
  1. ACM：2013 获奖说明2013 · 缓存与共享存储
  2. Speculative Lock Elision: Enabling Highly Concurrent Multithreaded Execution2001 · §3.2、§4–5：原子性条件、缓冲、冲突与回退
  3. Transactional Lock-Free Execution of Lock-Based Programs2002 · §2.1–2.2、Figure 3：时间戳仲裁及资源不足回退

相关短文：共享 KV 与数据取回 共享内存的代价

回到人物名单
111 · DRF 契约与内存一致性

Mark D. Hill

主领域：存储层次、缓存与数据局部性 · 关联领域：并发语义、验证与可靠性

与 Adve 建立以无数据竞争程序为中心的弱排序契约，并共同系统化内存一致性与缓存一致性的区分。

最重要贡献

  • 共同提出 DRF0：用程序同步约束换取顺序一致的可观察结果，同时允许实现放松排序。
  • 与 Nagarajan、Sorin、Wood 合著第二版 Primer，以权限和数据值不变量解释 coherence。

ACM–IEEE CS Eckert–Mauchly Award · 2019：对内存系统与并行计算机设计和评估的贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1990 原论文由 Adve、Hill 共同署名；2020 专著为四人合著。此卡聚焦 DRF 契约和一致性解释框架，教材不作为 Hill 首创所有协议的证据。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：先说明哪些程序满足契约，再讨论可合法重排的访问；单地址权限正确也不能替代跨地址的内存模型验证。

思维方式

  • 先写明语义、资源与实验前提，再比较机制。
  • 分开验证正确性与性能，保留团队归属。

可复用提问

  • 程序满足哪些同步条件，重排后哪些结果仍被禁止？

适用边界

DRF0 是特定历史模型，不直接等于现代 C++ 或 GPU 内存模型。教材属于合著阐释；本轮没有穷尽 3C、LogTM 等贡献。

建议诊断 · 编辑提炼

列出程序前提，用 litmus 和编译映射检查允许结果，再测等待。

架构挑战者 · 程序契约与实现保证

程序满足哪些同步条件，重排后哪些结果仍被禁止？

技能：A1 假设挑战 A3 瓶颈识别 A9 工作负载先行

变量与比较边界
P：程序前提；B：允许行为集合。
条件性模型 · 编辑提炼
本站条件性诊断（编辑提炼，非作者公式）：在 P 成立时检查实现行为属于 B，之后才比较等待成本。
交叉条件
前提被验证且允许结果不扩大。
最强反例
存在竞争时仍套用 DRF 保证。
生产验证
列出程序前提，用 litmus 和编译映射检查允许结果，再测等待。
跨领域迁移
适用于比较内存模型；不同语言必须重新核对前提。

已核验来源与证据范围

  1. Weak Ordering — A New Definition

    Sarita V. Adve; Mark D. Hill · 1990 · ISCA · 论文全文；§§3–5：定义、DRF0 与实现充分条件。已取得全文并核验所列章节、作者及机制；非仅摘要或搜索片段；证据：强：署名、机制及论文内边界；不证明个人独占或跨平台收益；用途：两人共同提出以同步模型约束程序、以顺序一致结果约束实现的定义。

  2. A Primer on Memory Consistency and Cache Coherence, Second Edition

    Vijay Nagarajan; Daniel J. Sorin; Mark D. Hill; David A. Wood · 2020 · 技术专著全文；第2章 §2.4–2.4.2：SWMR、数据值不变量及粒度；封面作者名单。已取得全文并核验所列章节、作者及机制；非仅摘要或搜索片段；证据：强：署名、机制及论文内边界；不证明个人独占或跨平台收益；用途：四人合著的系统化阐释；不把教材整理等同首次发明。

  3. ACM–IEEE CS Eckert–Mauchly Award 官方获奖名单

    ACM / IEEE Computer Society · 2019 · 官方获奖名单；2019 年获奖者条目。已核验官方年份与获奖理由；证据：强：官方归属；不作为第二项实质技术来源；用途：仅支撑获奖理由中文转述。

保留的代表来源
  1. UW–Madison：Mark Hill 获奖说明2019 · 作者机构；3C 与 SC-for-DRF
  2. A Primer on Memory Consistency and Cache Coherence, Second Edition2020 · Nagarajan、Sorin、Hill、Wood 合著
  3. Weak Ordering — A New Definition1990 · ISCA · §§3–5：定义、DRF0 与实现充分条件
  4. ACM–IEEE CS Eckert–Mauchly Award2019 官方获奖理由

相关短文：大页与数据放置 共享内存与系统尾部

回到人物名单
112 · 一致性系统的性能与可实现性

David Wood

主领域：存储层次、缓存与数据局部性 · 关联领域：并发语义、验证与可靠性

共同设计 Token Coherence 与 SafetyNet，把共享内存的权限安全、请求进展和故障恢复分别落实为机制。

最重要贡献

  • 与 Martin、Hill 提出 Token Coherence，以 token 和持久请求约束快路径。
  • 与 Sorin、Martin、Hill 提出 SafetyNet，使全局恢复点包含内存与一致性权限。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两篇原论文分别为三人和四人合著；正文没有逐模块个人分工，故只确认 Wood 的共同作者贡献。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：低延迟快路径必须受正确性约束；故障恢复还需另有完整的状态与检测假设。两项工作不能拼成一个已验证的组合实现。

思维方式

  • 先定义共享语义。
  • 追踪状态与消息。
  • 核算实现资源。
  • 同时检验性能和正确性。

可复用提问

  • 较少一致性消息是否值得新增状态与验证复杂度？
  • 哪些拓扑使机制失效？
  • 瓶颈是流量还是串行状态转换？

适用边界

Token Coherence 假设可靠消息传递；SafetyNet 另有检测和恢复机制。模拟配置的结论不能保证任意规模或故障类型。

建议诊断 · 编辑提炼

检查协议状态，回放共享模式，测消息、目录压力、迁移和尾延迟。

架构挑战者 · 共享实现挑战

较少一致性消息是否值得新增状态与验证复杂度？

技能：A3 瓶颈识别 A6 规模扩展 A8 软硬件边界

变量与比较边界
T_msg_saved；T_state_extra：暴露时间；A：状态资源。
条件性模型 · 编辑提炼
正确性通过后，要求 T_msg_saved > T_state_extra 且 A 可实现。
交叉条件
收益需出现在实际关键路径而非只在消息总数。
最强反例
新增目录状态形成资源瓶颈。
生产验证
检查协议状态，回放共享模式，测消息、目录压力、迁移和尾延迟。
跨领域迁移
迁移到异构 coherence 或分布式缓存。

已核验来源与证据范围

  1. Token Coherence: Decoupling Performance and Correctness

    Milo M. K. Martin; Mark D. Hill; David A. Wood · 2003 · ISCA · 论文全文；§§3–4：token 不变量、owner token、persistent requests 与 TokenB。已取得全文并核验所列章节、作者及机制；非仅摘要或搜索片段；证据：强：署名、机制及论文内边界；不证明个人独占或跨平台收益；用途：三人共同提出；计数保障安全，持久请求保障进展。

  2. SafetyNet: Improving the Availability of Shared Memory Multiprocessors with Global Checkpoint/Recovery

    Daniel J. Sorin; Milo M. K. Martin; Mark D. Hill; David A. Wood · 2002 · ISCA · 论文全文；§§2.2–2.4：日志、全局检查点、验证；§3：实现。已取得全文并核验所列章节、作者及机制；非仅摘要或搜索片段；证据：强：署名、机制及论文内边界；不证明个人独占或跨平台收益；用途：四人共同提出；检查点必须覆盖数据和一致性权限。

保留的代表来源
  1. Wisconsin：本人研究说明代表性原始资料 · 阅读核对 2026-10-05
  2. Token Coherence: Decoupling Performance and Correctness2003 · ISCA · §§3–4：token 不变量、owner token、persistent requests 与 TokenB
  3. SafetyNet: Improving the Availability of Shared Memory Multiprocessors with Global Checkpoint/Recovery2002 · ISCA · §§2.2–2.4：日志、全局检查点、验证；§3：实现

相关短文：通信与同步 共享与尾延迟

回到人物名单
113 · 缓存插入策略与效用分配

Moinuddin Qureshi

主领域：存储层次、缓存与数据局部性

共同提出按复用与边际效用管理缓存：动态选择插入策略，并按减少缺失的潜力分配共享容量。

最重要贡献

  • 与 Jaleel、Patt、Steely、Emer 提出 DIP，以 set dueling 选择 LRU 或 BIP。
  • 与 Patt 提出 UCP，以 UMON 估计不同分配下的缓存效用。

ACM SIGARCH Maurice Wilkes Award · 2022：对高性能内存系统的贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

DIP 原论文有五名作者；UCP 为 Qureshi、Patt 两人合著。两者解决插入与容量分配两个不同决策，不能混同一个算法。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：策略应依据可观测的边际收益；减少 miss 还须转化为暴露等待减少，采样偏差与相位转换可能改变结论。

思维方式

  • 观察复用与污染。
  • 用对照识别策略差异。
  • 检查适应速度。
  • 核算策略成本。

可复用提问

  • 改变插入策略减少的 miss 是否减少了暴露等待？
  • 相位变化有多快？
  • 采样能代表真实负载吗？

适用边界

原论文模拟结果不是所有工作负载的保证；缺失最少不自动意味着公平性、尾延迟或能耗最优。

建议诊断 · 编辑提炼

固定容量，扫描工作集与相位，测 miss、暴露 stall、策略切换与 goodput。

架构挑战者 · 自适应复用挑战

改变插入策略减少的 miss 是否减少了暴露等待？

技能：A2 交叉条件 A3 瓶颈识别 A9 工作负载先行

变量与比较边界
ΔM：减少 miss 数；L_e：平均暴露 miss 成本；C_p：策略暴露成本。
条件性模型 · 编辑提炼
简化要求 ΔM L_e > C_p，考虑相位切换。
交叉条件
策略适应后节省必须超过采样和过渡损失。
最强反例
采样误判短相位，保护了无复用数据。
生产验证
固定容量，扫描工作集与相位，测 miss、暴露 stall、策略切换与 goodput。
跨领域迁移
迁移到 KV eviction 或页面分层。

已核验来源与证据范围

  1. Adaptive Insertion Policies for High Performance Caching

    Moinuddin K. Qureshi; Aamer Jaleel; Yale N. Patt; Simon C. Steely Jr.; Joel Emer · 2007 · ISCA · 论文全文；§4：LIP/BIP；§§5.1–5.3：DIP、PSEL 与 set dueling。已取得全文并核验所列章节、作者及机制；非仅摘要或搜索片段；证据：强：署名、机制及论文内边界；不证明个人独占或跨平台收益；用途：五人合著；正文经网页 PDF 读取，直接下载返回 406，未记录虚假本地哈希。

  2. Utility-Based Cache Partitioning: A Low-Overhead, High-Performance, Runtime Mechanism to Partition Shared Caches

    Moinuddin K. Qureshi; Yale N. Patt · 2006 · MICRO · 论文全文；§§2–3：utility 定义、UMON 与按路划分。已取得全文并核验所列章节、作者及机制；非仅摘要或搜索片段；证据：强：署名、机制及论文内边界；不证明个人独占或跨平台收益；用途：两人合著；按边际缺失减少量而非访问需求分配缓存。

  3. ACM SIGARCH Maurice Wilkes Award 官方获奖名单

    ACM SIGARCH · 2022 · 官方获奖名单；2022 年获奖者条目。已核验官方年份与获奖理由；证据：强：官方归属；不作为第二项实质技术来源；用途：仅支撑获奖理由中文转述。

保留的代表来源
  1. Adaptive Insertion Policies：原始合作论文代表性原始资料 · 阅读核对 2026-10-05
  2. Adaptive Insertion Policies for High Performance Caching2007 · ISCA · §4：LIP/BIP；§§5.1–5.3：DIP、PSEL 与 set dueling
  3. Utility-Based Cache Partitioning: A Low-Overhead, High-Performance, Runtime Mechanism to Partition Shared Caches2006 · MICRO · §§2–3：utility 定义、UMON 与按路划分
  4. ACM SIGARCH Maurice Wilkes Award2022 官方获奖理由

相关短文：翻译与数据放置 核心与有效吞吐

回到人物名单
114 · 共享 DRAM 调度、公平性与可靠性

Onur Mutlu

主领域：存储层次、缓存与数据局部性 · 关联领域：物理实现、能效与能源边界 ／ 并发语义、验证与可靠性

共同改进共享 DRAM 的公平调度，并参与系统揭示 DRAM 扰动错误与概率刷新缓解。

最重要贡献

  • 与 Moscibroda 提出 PAR-BS，结合请求批次和跨 bank 的线程排序。
  • 作为九人团队成员合著 RowHammer 实验论文及 PARA 缓解方案。

ACM SIGARCH Maurice Wilkes Award · 2019：对高效且安全的 DRAM 系统的贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

PAR-BS 为 Mutlu、Moscibroda 合著；RowHammer 原论文完整九人名单见审计来源。此处确认共同贡献，不声称 Mutlu 独自发现扰动现象或完成所有实验。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：吞吐、公平性和可靠性需分别设定验收条件；刷新开销与调度干扰必须在相同系统预算下测量。

思维方式

  • 先写明语义、资源与实验前提，再比较机制。
  • 分开验证正确性与性能，保留团队归属。

可复用提问

  • 平均吞吐改善是否掩盖了线程饥饿或扰动错误？

适用边界

2014 样本和扰动阈值不能外推到所有现售 DRAM；PARA 的概率和邻接假设需重核。两篇论文没有验证 PAR-BS 与 PARA 的组合，也不涵盖全部 PIM 贡献。

建议诊断 · 编辑提炼

分别消融批次与排名；记录每线程 slowdown。对可靠性另用受控测试核对邻接、激活与刷新，不由吞吐推断安全。

架构挑战者 · 共享 DRAM 的公平与可靠性

平均吞吐改善是否掩盖了线程饥饿或扰动错误？

技能：A1 假设挑战 A4 局部性推理 A7 PPA 与完整成本

变量与比较边界
逐线程 slowdown、批次等待、刷新代价、错误概率。
条件性模型 · 编辑提炼
本站条件性诊断（编辑提炼，非作者公式）：公平与可靠性各设门槛，再在固定带宽和功耗下优化吞吐。
交叉条件
满足服务与错误率目标且额外刷新成本可承受。
最强反例
行命中率提高却使少请求线程长期等待。
生产验证
分别消融批次与排名；记录每线程 slowdown。对可靠性另用受控测试核对邻接、激活与刷新，不由吞吐推断安全。
跨领域迁移
迁移到其他共享控制器时重核排队与错误模型。

已核验来源与证据范围

  1. Parallelism-Aware Batch Scheduling: Enhancing both Performance and Fairness of Shared DRAM Systems

    Onur Mutlu; Thomas Moscibroda · 2008 · ISCA · 论文全文；§§4.1–4.3：批次、Max-Total 排序、代价与公平性。已取得全文并核验所列章节、作者及机制；非仅摘要或搜索片段；证据：强：署名、机制及论文内边界；不证明个人独占或跨平台收益；用途：两位作者共同提出 PAR-BS；按论文请求优先级解释机制。

  2. Flipping Bits in Memory Without Accessing Them: An Experimental Study of DRAM Disturbance Errors

    Yoongu Kim; Ross Daly; Jeremie Kim; Chris Fallin; Ji Hye Lee; Donghyuk Lee; Chris Wilkerson; Konrad Lai; Onur Mutlu · 2014 · ISCA · 论文全文；§1 与 §8.2：实验定位、PARA、概率与物理邻接要求；首页署名。已取得全文并核验所列章节、作者及机制；非仅摘要或搜索片段；证据：强：署名、机制及论文内边界；不证明个人独占或跨平台收益；用途：九人合作的实证与缓解方案；不把所有 RowHammer 工作或漏洞发现归为 Mutlu 个人。

  3. ACM SIGARCH Maurice Wilkes Award 官方获奖名单

    ACM SIGARCH · 2019 · 官方获奖名单；2019 年获奖者条目。已核验官方年份与获奖理由；证据：强：官方归属；不作为第二项实质技术来源；用途：仅支撑获奖理由中文转述。

保留的代表来源
  1. ACM SIGARCH Maurice Wilkes Award：2019 贡献说明代表性公开来源 · 2026-10-05 核对
  2. ETH：本人研究项目代表性原始资料 · 阅读核对 2026-10-05
  3. Parallelism-Aware Batch Scheduling: Enhancing both Performance and Fairness of Shared DRAM Systems2008 · ISCA · §§4.1–4.3：批次、Max-Total 排序、代价与公平性
  4. Flipping Bits in Memory Without Accessing Them: An Experimental Study of DRAM Disturbance Errors2014 · ISCA · §1 与 §8.2：实验定位、PARA、概率与物理邻接要求；首页署名

相关短文：翻译与数据放置 通信与同步

回到人物名单
115 · 地址转换与系统协同

Abhishek Bhattacharjee

主领域：存储层次、缓存与数据局部性 · 关联领域：CPU 微架构与工业实现 ／ 并发语义、验证与可靠性

把地址转换开销放回操作系统布局、网络路径与硬件覆盖范围一起设计。

最重要贡献

  • 参与 Translation Ranger 合作研究，通过每个 VMA 的锚点和页面重排恢复转换连续性。
  • 参与 SPARTA 合作研究，将完整转换分布到内存分区，使页表与数据路径共享目标分区。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

大工作集使 TLB 覆盖不足，而网络化加速器又会把页走访与数据访问的多次路由成本叠加。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：大页、连续性与分区不是免费优化；应分别测迁移开销、分区放置限制和转换暴露时间。

思维方式

  • 把地址转换视为受工作负载和 OS 策略影响的完整存储路径。
  • 先固定任务、正确性与资源边界，再判断 地址转换与系统协同 的收益。
  • 把新增负担显式放入比较：访问热点远小于页，使转换节省被冷数据复制抵消。

可复用提问

  • 大页减少 TLB miss，却迁移更多冷数据，什么时候净收益反转？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

两项为多作者合作。原型与模拟结果不能推断任意商用 CPU 或加速器已经采用相同机制。

建议诊断 · 编辑提炼

用相同轨迹独立改变页大小与放置，测走访、复制、远端访问和尾延迟。

架构挑战者 · 地址转换与系统协同挑战

大页减少 TLB miss，却迁移更多冷数据，什么时候净收益反转？

技能：A2 交叉条件 A4 局部性推理 A8 软硬件边界

变量与比较边界
n：页走访次数；L：暴露走访秒；D：复制字节；B：复制 B/s；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
净时间收益≈n_saved L-D/B-T_policy，仅对暴露且未重叠部分成立。
交叉条件
n_saved L > D/B+T_policy，另需放置与碎片约束。
最强反例
访问热点远小于页，使转换节省被冷数据复制抵消。
生产验证
用相同轨迹独立改变页大小与放置，测走访、复制、远端访问和尾延迟。
跨领域迁移
迁移到 CXL 分层与 GPU 页迁移。

已核验来源与证据范围

  1. Translation Ranger: Operating System Support for Contiguity-Aware TLBs

    Zi Yan; Daniel Lustig; David Nellans; Abhishek Bhattacharjee · 2019 · 论文全文；§3.1–3.2：VMA anchor point、主动合并与后台维护。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

  2. SPARTA: A Divide and Conquer Approach to Address Translation for Accelerators

    Javier Picorel; Seyed Alireza Sanaee Kohroudi; Zi Yan; Abhishek Bhattacharjee; Babak Falsafi; Djordje Jevdjic · 2020（arXiv v1） · 论文全文；§4.2：分区路由、分区 TLB 和页表访问。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

保留的代表来源
  1. ACM SIGARCH Maurice Wilkes Award：贡献说明代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. Translation Ranger: Operating System Support for Contiguity-Aware TLBs2019 · §3.1–3.2：VMA anchor point、主动合并与后台维护
  3. SPARTA: A Divide and Conquer Approach to Address Translation for Accelerators2020（arXiv v1） · §4.2：分区路由、分区 TLB 和页表访问

相关短文：地址转换与数据放置

回到人物名单
116 · 堆叠存储与标签访问

Gabriel H. Loh

主领域：存储层次、缓存与数据局部性 · 关联领域：CPU 微架构与工业实现 ／ 并发语义、验证与可靠性

堆叠内存的带宽收益必须由并发请求能力和完整标签路径共同兑现。

最重要贡献

  • 2008 年论文研究更并行的堆叠内存组织，并检验 L2 miss handling 容量成为后续瓶颈。
  • 与 Mark Hill 设计同 DRAM 行的标签/数据复合访问和用于快速排除缓存 miss 的 MissMap。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

大容量 DRAM 缓存难以为所有标签保留片上 SRAM，而简单分离的标签、数据读取又增加命中延迟。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：缓存容量、内存带宽与可用并发度要联合扫参；正确的机制解释仍须接受模型勘误。

思维方式

  • 额外缓存带宽要与标签、命中路径和数据移动一起设计。
  • 先固定任务、正确性与资源边界，再判断 堆叠存储与标签访问 的收益。
  • 把新增负担显式放入比较：标签流量和低复用负载消耗带宽却不减少外部访问。

可复用提问

  • 堆叠缓存命中率高，但标签查找额外访存：怎样判断它比直接 DRAM 好？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

2008 论文为 Loh 单署名，2011 方案与 Hill 合作；评估为模拟，且必须连同后续勘误阅读。 作者2012年勘误修正填充流量、总线调度及 MissMap 延迟并下修收益，本卡未沿用原性能数字。

建议诊断 · 编辑提炼

测标签与数据字节、命中服务路径及整任务时间，扫工作集和读写比例。

架构挑战者 · 堆叠存储与标签访问挑战

堆叠缓存命中率高，但标签查找额外访存：怎样判断它比直接 DRAM 好？

技能：A2 交叉条件 A3 瓶颈识别 A4 局部性推理

变量与比较边界
h：命中率；L_hit/L_miss：完整暴露延迟；L_base：基线延迟；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
平均暴露路径≈h L_hit+(1-h)L_miss；各项包含标签但不重复计算。
交叉条件
h L_hit+(1-h)L_miss < L_base，并检查带宽与功耗。
最强反例
标签流量和低复用负载消耗带宽却不减少外部访问。
生产验证
测标签与数据字节、命中服务路径及整任务时间，扫工作集和读写比例。
跨领域迁移
迁移到 HBM 缓存 DDR 的组织。

已核验来源与证据范围

  1. 3D-Stacked Memory Architectures for Multi-Core Processors

    Gabriel H. Loh · 2008 · 论文全文；§4–5、§5.1：多通道组织、row-buffer cache 与 MSHR 容量。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：Gabriel H. Loh 单署名研究论文；不据此将所有堆叠内存技术归为个人发明。

  2. Efficiently Enabling Conventional Block Sizes for Very Large Die-stacked DRAM Caches

    Gabriel H. Loh; Mark D. Hill · 2011 · 论文全文；§3.1–3.2：Compound Access Scheduling 与 MissMap。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

  3. Addendum to Efficiently Enabling Conventional Block Sizes for Very Large Die-stacked DRAM Caches

    Gabriel H. Loh; Mark D. Hill · 2012 · 论文全文；§1 Errata: Revised Simulation Results。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：2011 作品勘误，不计独立第二项作品。

保留的代表来源
  1. ACM SIGARCH Maurice Wilkes Award：贡献说明代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. 3D-Stacked Memory Architectures for Multi-Core Processors2008 · §4–5、§5.1：多通道组织、row-buffer cache 与 MSHR 容量
  3. Efficiently Enabling Conventional Block Sizes for Very Large Die-stacked DRAM Caches2011 · §3.1–3.2：Compound Access Scheduling 与 MissMap
  4. Addendum to Efficiently Enabling Conventional Block Sizes for Very Large Die-stacked DRAM Caches2012 · §1 Errata: Revised Simulation Results

相关短文：地址转换与数据放置

回到人物名单
117 · 内存依赖预测

Andreas Moshovos

主领域：存储层次、缓存与数据局部性 · 关联领域：CPU 微架构与工业实现 ／ 并发语义、验证与可靠性

预测依赖关系以决定等待或提前转发，同时让验证与恢复兜住错误预测。

最重要贡献

  • 与 Breach、Vijaykumar、Sohi 研究用依赖预测表和动态同步表避免反复发生的内存依赖违规。
  • 与 Sohi 在多媒体工作负载研究 RAW/RAR 依赖规律及 memory cloaking 的推测值传递。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

load 提前执行会减少等待，也可能因未解决的 store 依赖而回滚；依赖规律还能用于提前传递值。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：预测准确率必须和节省的关键路径、恢复次数及错误等待一起看；预测表命中不是正确性的证据。

思维方式

  • 预测可提前执行的内存操作，同时保留检测与恢复的正确性边界。
  • 先固定任务、正确性与资源边界，再判断 内存依赖预测 的收益。
  • 把新增负担显式放入比较：少量长恢复事件及污染使平均预测准确率误导判断。

可复用提问

  • 更激进的 load 越过 store 后，减少的等待是否足以支付恢复代价？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

均为合作研究与论文评估。本文不把 Store Sets 归给 Moshovos，也不把 RAW/RAR 规律无条件推广到全部负载。

建议诊断 · 编辑提炼

记录依赖违规、实际恢复、关键路径节省；用关闭预测的匹配基线验证。

架构挑战者 · 内存依赖预测挑战

更激进的 load 越过 store 后，减少的等待是否足以支付恢复代价？

技能：A2 交叉条件 A3 瓶颈识别 A9 工作负载先行

变量与比较边界
n：候选 load；s：每次节省周期；m：误判概率；r：恢复周期；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
净周期收益近似 n[(1-m)s-mr]，需校准重叠。
交叉条件
m < s/(s+r)，正确性检测必须可靠。
最强反例
少量长恢复事件及污染使平均预测准确率误导判断。
生产验证
记录依赖违规、实际恢复、关键路径节省；用关闭预测的匹配基线验证。
跨领域迁移
迁移到值预测或事务冲突预测。

已核验来源与证据范围

  1. Dynamic Speculation and Synchronization of Data Dependences

    Andreas Moshovos; Scott E. Breach; T. N. Vijaykumar; Gurindar S. Sohi · 1997 · 论文全文；§4：MDPT/MDST；§4.4.1–4.4.2：预测与不完全同步。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

  2. Memory Dependence Prediction in Multimedia Applications

    Andreas Moshovos; Gurindar S. Sohi · 2000 · 论文全文；§4.1：Speculative Memory Cloaking，DDT/DPNT/Synonym File 及值校验。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

保留的代表来源
  1. ACM SIGARCH Maurice Wilkes Award：贡献说明代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. Dynamic Speculation and Synchronization of Data Dependences1997 · §4：MDPT/MDST；§4.4.1–4.4.2：预测与不完全同步
  3. Memory Dependence Prediction in Multimedia Applications2000 · §4.1：Speculative Memory Cloaking，DDT/DPNT/Synonym File 及值校验

相关短文：地址转换与数据放置

回到人物名单
118 · 数字 SRAM 原位计算与布局

Reetuparna Das

主领域：存储层次、缓存与数据局部性 · 关联领域：CPU 微架构与工业实现 ／ 并发语义、验证与可靠性

把 SRAM 缓存变成计算资源，同时处理操作数布局和一致性约束。

最重要贡献

  • 与 Compute Caches 团队研究同位线原位逻辑计算，并在操作数局部性不足时提供近阵列计算方案。
  • 与 Neural Cache 团队将位串行算术和转置布局用于缓存内神经网络计算。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

缓存阵列内部带宽很高，但把它用于计算需要改变数据布局、外围电路和控制流程。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：在阵列峰值之前先检查布局转换、外围控制和缓存容量机会成本；本轮所核验的是数字 SRAM 方案。

思维方式

  • 先核验操作数能否共享位线。
  • 分别计量布局转换、阵列计算和外围控制。
  • 将一致性与纠错作为系统设计约束。

可复用提问

  • 原位运算节省的搬运是否覆盖转置和重排成本？
  • 没有操作数局部性时应使用何种回退路径？
  • 计算期间占用的缓存容量会怎样影响其余工作？

适用边界

方案与评估是团队研究，不表示已量产部署；不能把数字 SRAM 机制与依赖 ADC 的模拟存内计算混为一谈。

建议诊断 · 编辑提炼

匹配精度和任务规模，分别测布局转换、阵列/近阵列运算、数据搬运、缓存争用及完整任务时间。

架构挑战者 · 操作数布局与计算位置

原位运算节省的搬运是否覆盖转置和重排成本？

技能：A2 交叉条件 A4 局部性推理 A7 PPA 与完整成本

变量与比较边界
T_move：省去的暴露搬运时间；T_layout：布局转换时间；T_ctrl：新增控制时间；均需实测。
条件性模型 · 编辑提炼
编辑条件模型：净收益约为 T_move−T_layout−T_ctrl；重叠部分须去重。
交叉条件
净时间收益为正，且精度、一致性、可靠性及缓存容量约束同时满足。
最强反例
数组无法共享位线或频繁切换布局，使搬运节省被重排抵消。
生产验证
匹配精度和任务规模，分别测布局转换、阵列/近阵列运算、数据搬运、缓存争用及完整任务时间。
跨领域迁移
迁移到 CPU 缓存内向量操作或数字 PIM 的放置决策。

已核验来源与证据范围

  1. Compute Caches

    Shaizeen Aga; Supreet Jeloka; Arun Subramaniyan; Satish Narayanasamy; David Blaauw; Reetuparna Das · 2017 · 论文全文；§III（Compute Cache Architecture）：operand locality、阵列电路、近阵列备选。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

  2. Neural Cache: Bit-Serial In-Cache Acceleration of Deep Neural Networks

    Charles Eckert; Xiaowei Wang; Jingcheng Wang; Arun Subramaniyan; Ravi Iyer; Dennis Sylvester; David Blaauw; Reetuparna Das · 2018 · 论文全文；§III（Neural Cache Arithmetic）、III-B：位串行加法与转置布局。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

保留的代表来源
  1. ACM SIGARCH Maurice Wilkes Award：贡献说明代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. Compute Caches2017 · §III（Compute Cache Architecture）：operand locality、阵列电路、近阵列备选
  3. Neural Cache: Bit-Serial In-Cache Acceleration of Deep Neural Networks2018 · §III（Neural Cache Arithmetic）、III-B：位串行加法与转置布局

相关短文：地址转换与数据放置

回到人物名单
119 · 多处理器缓存与通信组织

Ravi Arimilli

主领域：存储层次、缓存与数据局部性 · 关联领域：CPU 微架构与工业实现 ／ 并发语义、验证与可靠性

共同提出按操作粒度和需求紧迫性管理缓存事务，减少总线重复操作与无用数据前送。

最重要贡献

  • 把连续细粒度缓存操作转换为覆盖较大区域的事务，并以历史表抑制已覆盖请求，减少系统总线活动。
  • 区分需求加载与预取：需求数据立即前送，预取先留在重装缓冲区，按后续需求决定继续转发。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

IBM 两项专利列 Ravi Kumar Arimilli 为共同发明人；合作者包括 John Steven Dodson、Jerry Don Lewis、Derek Edward Williams，以及另一作品的 Lakshminarayana Baba Arimilli、James Stephen Fields Jr.、Sanjeev Silaveen S. Reddy。这里只归纳可直接核验的共同机制。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：批量覆盖依赖历史表持续监控，避免把已经失效的覆盖状态当成有效；分级前送则把需求时延与预取占用分开优化。

思维方式

  • 区分体系结构请求粒度与互连事务粒度。
  • 按需求与推测操作分别分析关键路径。

可复用提问

  • 历史表记下的批量操作现在仍然有效吗？
  • 预取数据继续上送的收益是否超过队列和带宽成本？

适用边界

扩大事务可能处理不需要的缓存块；历史状态需要正确失效。延迟前送预取可能增加随后命中的等待，不能只看总线流量。专利未提供普适性能保证。

建议诊断 · 编辑提炼

对缓存清理范围和预取准确率做扫描，测重复总线操作、缓冲占用、需求加载时延及错误抑制。

架构挑战者 · 共同提出按操作粒度和需求紧迫性管理缓存事务，减少总线重复操作与无用数据前送。

历史表记下的批量操作现在仍然有效吗？

技能：A3 瓶颈识别 A4 局部性推理 A8 软硬件边界

变量与比较边界
N_dup：消除的重复事务；B_extra：额外覆盖流量；L_d：需求时延
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：在正确性不变量成立后，净流量节省需超过 B_extra，且 L_d 不超出预算。
交叉条件
连续区域操作及准确预取有利；稀疏访问可能不利。
最强反例
历史表失效遗漏导致必须执行的操作被错误过滤。
生产验证
对缓存清理范围和预取准确率做扫描，测重复总线操作、缓冲占用、需求加载时延及错误抑制。
跨领域迁移
缓存维护、批量失效及分层预取策略。

已核验来源与证据范围

  1. Demand-based issuance of cache operations to a system bus

    Ravi Kumar Arimilli; John Steven Dodson; Jerry Don Lewis; Derek Edward Williams · 2001-01-30 · 专利说明书全文；说明书 pp.5–7：page-level 操作、历史表与监控。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

  2. Method and apparatus for forwarding data in a hierarchial cache memory architecture

    Ravi Kumar Arimilli; Lakshminarayana Baba Arimilli; James Stephen Fields Jr.; Sanjeev Silaveen S. Reddy · 2002-10-15 · 专利说明书全文；说明书、Fig.3–4：Demand/Prefetch 分流与 reload buffer。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

保留的代表来源
  1. Ravi Arimilli：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Demand-based issuance of cache operations to a system busRavi Kumar Arimilli; John Steven Dodson; Jerry Don Lewis; Derek Edward Williams · 2001-01-30 · 说明书 pp.5–7：page-level 操作、历史表与监控
  3. Method and apparatus for forwarding data in a hierarchial cache memory architectureRavi Kumar Arimilli; Lakshminarayana Baba Arimilli; James Stephen Fields Jr.; Sanjeev Silaveen S. Reddy · 2002-10-15 · 说明书、Fig.3–4：Demand/Prefetch 分流与 reload buffer

相关短文：地址转换与数据放置

回到人物名单
120 · 跨介质系统与存储分层

Luis Ceze

主领域：存储层次、缓存与数据局部性 · 关联领域：CPU 微架构与工业实现 ／ 并发语义、验证与可靠性

把 DNA 介质优势转化为可寻址、可恢复、可自动运行的存档管线。

最重要贡献

  • 参与 DNA 存档系统合作研究，用键到 PCR 引物的映射选择读取数据。
  • 与 Takahashi、Nguyen 及Karin Strauss研究端到端自动化；贡献声明将 Ceze、Strauss 定位为全方面指导者。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

DNA 无序分子池需要编码地址、选择扩增、测序及恢复，密度并不直接等于可用存储系统。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：评价新介质应看有效容量、完整恢复延迟和操作自动化，而不是只看分子理论密度。

思维方式

  • 从密度优势出发重建读写、寻址和应用边界，而不是替换介质名称。
  • 固定 f：读取/周期；C_write/C_read：成本；C_hold：持有成本 的定义，按完整任务比较。
  • 先测试最强反例：频繁读取或短生命周期使编码和合成成本不可摊销。

可复用提问

  • 超高密度介质读写慢，什么访问频率适合存档？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

2016 为六人合作；2019 明确指导与实际构建者分工。5 字节原型不能外推为商用容量、吞吐或成本。

建议诊断 · 编辑提炼

用存档访问分布，测写入、选择读取、错误恢复与完整成本。

架构挑战者 · 跨介质系统与存储分层挑战

超高密度介质读写慢，什么访问频率适合存档？

技能：A1 假设挑战 A2 交叉条件 A4 局部性推理

变量与比较边界
f：读取/周期；C_write/C_read：成本；C_hold：持有成本；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
C_total=C_write+f C_read+C_hold；恢复延迟是独立硬门槛。
交叉条件
密度与持有收益覆盖写入、读取、索引和恢复投入。
最强反例
频繁读取或短生命周期使编码和合成成本不可摊销。
生产验证
用存档访问分布，测写入、选择读取、错误恢复与完整成本。
跨领域迁移
迁移到 SSD/DRAM 分层及冷 KV。

已核验来源与证据范围

  1. A DNA-Based Archival Storage System

    James Bornholt; Randolph Lopez; Douglas M. Carmean; Luis Ceze; Georg Seelig; Karin Strauss · 2016 · 论文全文；§3（A DNA Storage System）：Interface and Addressing、System Operation；正文另由作者 HTML 全文核验。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

  2. Demonstration of End-to-End Automation of DNA Data Storage

    Christopher N. Takahashi; Bichlien H. Nguyen; Karin Strauss; Luis Ceze · 2019 · 论文全文；Introduction 系统流程与原型结果；Methods 编解码；Author Contributions。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：贡献声明：Strauss 与 Ceze 就全部方面提供指导；Takahashi 构建软硬件并分析数据，Takahashi 与 Nguyen 执行实验。

保留的代表来源
  1. Luis Ceze：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. A DNA-Based Archival Storage System2016 · §3（A DNA Storage System）：Interface and Addressing、System Operation；正文另由作者 HTML 全文核验
  3. Demonstration of End-to-End Automation of DNA Data Storage2019 · Introduction 系统流程与原型结果；Methods 编解码；Author Contributions

相关短文：地址转换与数据放置

回到人物名单
121 · 介质可靠性与完整存储管线

Karin Strauss

主领域：存储层次、缓存与数据局部性 · 关联领域：CPU 微架构与工业实现 ／ 并发语义、验证与可靠性

把 DNA 介质优势转化为可寻址、可恢复、可自动运行的存档管线。

最重要贡献

  • 参与 DNA 存档系统合作研究，用键到 PCR 引物的映射选择读取数据。
  • 与 Takahashi、Nguyen 及Luis Ceze研究端到端自动化；贡献声明将 Ceze、Strauss 定位为全方面指导者。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

DNA 无序分子池需要编码地址、选择扩增、测序及恢复，密度并不直接等于可用存储系统。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：评价新介质应看有效容量、完整恢复延迟和操作自动化，而不是只看分子理论密度。

思维方式

  • 将编码、寻址、读出与自动化纳入新介质的可靠容量账。
  • 固定 D_raw：原始字节/体积；r：编码码率；h：索引占比；y：合格比例 的定义，按完整任务比较。
  • 先测试最强反例：读出偏差、污染和自动化失败使静态样本无法规模化。

可复用提问

  • 介质原始密度高，但纠错和索引消耗容量，实际密度是多少？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

2016 为六人合作；2019 明确指导与实际构建者分工。5 字节原型不能外推为商用容量、吞吐或成本。

建议诊断 · 编辑提炼

跨样本和时间做写读循环，测可恢复容量、错误类型与人工操作。

架构挑战者 · 介质可靠性与完整存储管线挑战

介质原始密度高，但纠错和索引消耗容量，实际密度是多少？

技能：A2 交叉条件 A4 局部性推理 A8 软硬件边界

变量与比较边界
D_raw：原始字节/体积；r：编码码率；h：索引占比；y：合格比例；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
条件近似 D_use=D_raw r(1-h)y；另检查检索与写入吞吐。
交叉条件
有效容量及可靠检索均满足任务，才能兑现介质优势。
最强反例
读出偏差、污染和自动化失败使静态样本无法规模化。
生产验证
跨样本和时间做写读循环，测可恢复容量、错误类型与人工操作。
跨领域迁移
迁移到新型 NVM 与 SSD 纠错预算。

已核验来源与证据范围

  1. A DNA-Based Archival Storage System

    James Bornholt; Randolph Lopez; Douglas M. Carmean; Luis Ceze; Georg Seelig; Karin Strauss · 2016 · 论文全文；§3（A DNA Storage System）：Interface and Addressing、System Operation；正文另由作者 HTML 全文核验。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

  2. Demonstration of End-to-End Automation of DNA Data Storage

    Christopher N. Takahashi; Bichlien H. Nguyen; Karin Strauss; Luis Ceze · 2019 · 论文全文；Introduction 系统流程与原型结果；Methods 编解码；Author Contributions。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：贡献声明：Strauss 与 Ceze 就全部方面提供指导；Takahashi 构建软硬件并分析数据，Takahashi 与 Nguyen 执行实验。

保留的代表来源
  1. Karin Strauss：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. A DNA-Based Archival Storage System2016 · §3（A DNA Storage System）：Interface and Addressing、System Operation；正文另由作者 HTML 全文核验
  3. Demonstration of End-to-End Automation of DNA Data Storage2019 · Introduction 系统流程与原型结果；Methods 编解码；Author Contributions

相关短文：地址转换与数据放置

回到人物名单
122 · DRAM 器件约束到系统瓶颈

Thomas Vogelsang

主领域：存储层次、缓存与数据局部性 · 关联领域：CPU 微架构与工业实现 ／ 并发语义、验证与可靠性

共同探索把标签判断与刷新差异留在 DRAM 内部，以减少缓存访问和保持数据的额外成本。

最重要贡献

  • TDRAM 在 DRAM 芯片中加入低时延标签存储及比较，避免缓存缺失仍传回整块无用数据。
  • 与 Partsch、Haukness、Linstadt 提出按主字线组保持时间设置刷新标志，使弱组频繁刷新、强组减少刷新。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

TDRAM 为 Babaie、Akram、Elsasser、Haukness、Miller、Song、Vogelsang、Woo、Lowe-Power 合作论文；刷新机制为共同专利。不得将模拟设计写成 Vogelsang 已量产产品。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：标签与数据并行访问、条件响应及脏数据缓冲减少额外往返；刷新控制用主字线组粒度标志和不同刷新序列避免控制器追踪每行地址。两者把细粒度知识放到更接近阵列的位置。

思维方式

  • 从内部阵列操作追踪外部无效传输。
  • 把平均刷新节省与最弱单元可靠性分开核验。

可复用提问

  • 标签流量还是数据流量限制了 DRAM 缓存？
  • 弱行分类是否覆盖工作环境和保持时间变化？

适用边界

TDRAM 增加专用电路和协议设计；收益依赖缺失率、脏逐出与带宽压力。刷新分类必须覆盖温度、老化和保持时间变化，不应以省电牺牲可靠性。

建议诊断 · 编辑提炼

模拟不同命中率与脏块比例；对刷新方案跨温度重测保持时间分布、误分类率、刷新阻塞及能量。

架构挑战者 · 共同探索把标签判断与刷新差异留在 DRAM 内部，以减少缓存访问和保持数据的额外成本。

标签流量还是数据流量限制了 DRAM 缓存？

技能：A4 局部性推理 A7 PPA 与完整成本 A2 交叉条件

变量与比较边界
B_waste：无用传输；E_refresh：刷新能量；p_weak：弱字线组比例
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：减少 B_waste 或 E_refresh 的收益必须超过标签/标志电路成本，且数据保持约束始终成立。
交叉条件
带宽受压或弱组占比较低时更有利，分别验证两个机制。
最强反例
大部分组都被判弱，刷新节省消失而标志成本保留。
生产验证
模拟不同命中率与脏块比例；对刷新方案跨温度重测保持时间分布、误分类率、刷新阻塞及能量。
跨领域迁移
HBM 缓存与 DRAM 内部元数据协同。

已核验来源与证据范围

  1. TDRAM: Tag-enhanced DRAM for Efficient Caching

    Maryam Babaie; Ayaz Akram; Wendy Elsasser; Brent Haukness; Michael Miller; Taeksang Song; Thomas Vogelsang; Steven Woo; Jason Lowe-Power · 2024 初稿 · 论文全文；架构章节：tag mats、early tag probe、flush buffer；评估章节。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

  2. DRAM refresh control with master wordline granularity of refresh intervals

    Thomas Vogelsang; Torsten Partsch; Brent Steven Haukness; John Eric Linstadt · 2024-08-22 · 专利说明书全文；说明书 Fig.1–8、REF1/REF2 和 map 128 的刷新控制说明。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

保留的代表来源
  1. VCEW 2023 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. VCEW 2025 preliminary program：计划安排[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. VCEW 2026 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  4. TDRAM: Tag-enhanced DRAM for Efficient CachingMaryam Babaie; Ayaz Akram; Wendy Elsasser; Brent Haukness; Michael Miller; Taeksang Song; Thomas Vogelsang; Steven Woo; Jason Lowe-Power · 2024 初稿 · 架构章节：tag mats、early tag probe、flush buffer；评估章节
  5. DRAM refresh control with master wordline granularity of refresh intervalsThomas Vogelsang; Torsten Partsch; Brent Steven Haukness; John Eric Linstadt · 2024-08-22 · 说明书 Fig.1–8、REF1/REF2 和 map 128 的刷新控制说明

相关短文：地址转换与数据放置

回到人物名单
123 · cache 与负载评测

Alan Jay Smith

主领域：存储层次、缓存与数据局部性 · 关联领域：CPU 微架构与工业实现 ／ 并发语义、验证与可靠性

用 miss、搬运和服务时间的联合度量评估缓存设计。

最重要贡献

  • 1982 年缓存综述明确区分 miss、prefetch、transfer 和 access ratio，并讨论预取污染。
  • 1987 年设计报告用 CLIPPER 路径及行长成本模型说明缓存选择依赖实现和系统约束。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

缓存更大、行更长或预取更多并不必然加快任务，因为额外数据流量与被替换的有用数据也会产生代价。

来源事实 · 与编辑解读分列

  • 预取分析将 transfer ratio 定义为预取与 miss 比率之和，并要求计入额外缓存查询和驱逐有用数据的成本。 Cache Memories
  • 行长分析把 miss 服务时间写为 aZ+b，其中 Z 是行字节数；还讨论长传输占用共享内存接口与跨行/跨页成本。 Design of CPU Cache Memories

机制与核心论证 · 编辑解读

编辑解读：采购或设计评估不能用 miss ratio 单指标代替时间；先固定负载、服务路径和带宽竞争，再检查布局参数。

思维方式

  • cache 结论需要实际访问结构和代表性负载支持。
  • 固定比较范围与变量：w_i：目标任务时间或成本占比；s_i：同质量加速比；ε：测量不确定性；D99：SLO
  • 优先检验反例：平均值掩盖关键请求 miss 和工作集阶段变化。

可复用提问

  • 一种替换策略平均 miss 更低，怎样发现它对在线负载的伤害？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

两篇是 Smith 本人技术分析作品，包含对既有设计的综述；不把缓存、预取或 CLIPPER 所有机制归为个人发明，也不把历史参数套用现代 CPU。

建议诊断 · 编辑提炼

建议验证（尚未执行）：公开版本、样本和计量边界，跨时间重复测量，使用留出负载与最差子集检查结论。重点否证：平均值掩盖关键请求 miss 和工作集阶段变化。

架构挑战者 · cache 与负载评测挑战

一种替换策略平均 miss 更低，怎样发现它对在线负载的伤害？

技能：A1 假设挑战 A9 工作负载先行 A10 产品判断

变量与比较边界
w_i：目标任务时间或成本占比；s_i：同质量加速比；ε：测量不确定性；D99：SLO；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
固定任务时间模型 T_new/T_old=Σ(w_i/s_i)，Σw_i=1；服务吞吐混合不能直接套用该式。
交叉条件
代表性任务组合及误差区间内仍受益，并独立通过尾延迟与质量门槛。
最强反例
平均值掩盖关键请求 miss 和工作集阶段变化。
生产验证
建议验证（尚未执行）：公开版本、样本和计量边界，跨时间重复测量，使用留出负载与最差子集检查结论。重点否证：平均值掩盖关键请求 miss 和工作集阶段变化。
跨领域迁移
迁移到 SIR/业务负载差异和平台采购评估。

已核验来源与证据范围

  1. Cache Memories

    Alan Jay Smith · 1982 · 论文全文；§2.1.2（pp.482–483）：prefetch、transfer/access ratios 与污染。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者技术分析/综述；不将所综述的所有缓存机制归为其发明。

  2. Design of CPU Cache Memories

    Alan Jay Smith · 1987 · 论文全文；扫描全文人工读核：封面；印刷 pp.3、5（PDF pp.4、6），§2.2、§3.1。已取得扫描全文，人工核验署名及指定页面（无需依赖空白文本提取）；证据：实质一手正文；用途：作者技术分析/综述；不将所综述的所有缓存机制归为其发明。

保留的代表来源
  1. Berkeley：Alan Jay Smith 研究与获奖说明[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2024 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Hot Chips 2025 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  4. Cache Memories1982 · §2.1.2（pp.482–483）：prefetch、transfer/access ratios 与污染
  5. Design of CPU Cache Memories1987 · 扫描全文人工读核：封面；印刷 pp.3、5（PDF pp.4、6），§2.2、§3.1

相关短文：地址转换与数据放置

回到人物名单
124 · Intelligent DRAM 的系统边界

Peter Hsu

主领域：存储层次、缓存与数据局部性 · 关联领域：CPU 微架构与工业实现 ／ 并发语义、验证与可靠性

从存储带宽和实现成本出发分配执行能力：R8000 分层供给与后续 DRAM/处理器集成探索。

最重要贡献

  • R8000 将整数低延迟缓存与浮点大容量外部缓存分工，并通过队列解耦浮点管线隐藏外部访问延迟。
  • 本人 DRAM/处理器集成演讲从布线、工艺和带宽约束倒推算术单元数量及分层微架构。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

R8000 文章署名 Peter Yan-Tek Hsu，以团队口吻说明设计取舍；集成演讲署名 Peter Hsu，不把设想当量产产品。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：可用带宽和验证人力会改变最佳执行组织，更多乱序逻辑并非免费。

思维方式

  • 从存储制造经济性反推计算规模。
  • 把技术提案与实际实现证据分开。

可复用提问

  • 减少片外 I/O 能否补偿 DRAM 工艺中较慢的逻辑？
  • 所需内存容量和可并行工作能否在基础单元内同时满足？

适用边界

R8000 的历史器件与应用条件不能直接外推；DRAM 工艺集成方案是架构探索，性能和成本数字非今天测量。

建议诊断 · 编辑提炼

按工作集、整数/浮点比例及带宽扫点，测队列停顿、外存压力和端到端性能。

架构挑战者 · 以 R8000 等处理器设计经历为基础，提出从 DRAM 的带宽、工艺和成本约束反推计算组织。

减少片外 I/O 能否补偿 DRAM 工艺中较慢的逻辑？

技能：A7 PPA 与完整成本 A4 局部性推理 A9 工作负载先行

变量与比较边界
E_io：片外能量；C_logic：DRAM 工艺逻辑成本；W_parallel：可并行工作
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：仅当减少 E_io 的收益超过 C_logic 和软件代价、且 W_parallel 足够时，集成计算值得推进。
交叉条件
高数据复用和规则并行、可保持存储良率时更有利。
最强反例
数据容量迫使频繁跨芯片访问，失去近数据计算初衷。
生产验证
按工作集、整数/浮点比例及带宽扫点，测队列停顿、外存压力和端到端性能。
跨领域迁移
PIM 与存储计算协同的可行性审查。

已核验来源与证据范围

  1. Design of the R8000 Microprocessor

    Peter Yan-Tek Hsu · 1994 · 论文全文；Processor Overview、External Cache Organization、Decoupling the Floating Point Unit。已取得并检查机制正文及署名；证据：强：一手技术正文；用途：贡献机制与团队归属。

  2. The Processor That Don’t Cost a Thing

    Peter Hsu · 演讲日期待进一步核对 · 作者技术演讲全文；slides 19–22：DRAM timing、integration ramifications、bottom-up design。已取得并检查机制正文及署名；证据：强：一手技术正文；用途：贡献机制与团队归属。

保留的代表来源
  1. VCEW 2005 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. The Processor That Don’t Cost a ThingPeter Hsu · 2005-09-30 · slides 7、12–17：粒度、片外带宽、工艺和面积
  3. DRAM+CPU: Build It, They Will ComePeter Hsu · 2005-06-26/29 会议日期 · slides 9–20：基础单元、Cava、工艺能力与门数；本人主页标会议
  4. Design of the R8000 MicroprocessorPeter Yan-Tek Hsu · 1994 · Processor Overview、External Cache Organization、Decoupling the Floating Point Unit

相关短文：地址转换与数据放置

回到人物名单
246 · 存储工艺、封装与可用容量

Gurtej Sandhu

主领域：存储层次、缓存与数据局部性 · 关联领域：物理实现、能效与能源边界 ／ 云、数据中心与基础设施经济性

通过接触与互连材料的工艺协同，控制电阻、掺杂扩散和后续热处理兼容性。

最重要贡献

  • 与团队提出等离子辅助形成硅化物及阻挡层的导电接触流程。
  • 与合作者提出在同一反应室形成选择性接触与局部互连，减少暴露和加工步骤。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项不同专利族均明确列 Gurtej S. Sandhu 为共同发明人，受让人为 Micron；所选机制不等同于其全部存储技术贡献，也不声称已证明量产部署。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：接触结构要同时满足导电、材料界面和后续工艺热预算，不能只优化最初形成时的电阻。

思维方式

  • 区分原始bit密度与合格可用容量。
  • 把制造良率、ECC预留和封装纳入成本边界。
  • 要求容量、带宽和可靠性同时满足目标。

可复用提问

  • 接触电阻改善是否能经过后续热预算而保持？
  • 阻挡层能否抑制扩散而不产生过高电阻？

适用边界

专利是公开实施方案与权利要求，不是独立性能评测；不能据此推定所有DRAM/NAND产品使用该流程，或宣称现代封装系统收益。

建议诊断 · 编辑提炼

建议验证（尚未执行）：在完整热处理序列前后测接触电阻、掺杂扩散、薄膜聚集与良率。

架构挑战者 · 接触电阻与热预算协同

接触电阻改善是否能经过后续热预算而保持？

技能：A2 交叉条件 A7 PPA 与完整成本 A10 产品判断

变量与比较边界
Rc：处理后接触电阻；Y：良率；T(t)：完整工艺温度曲线。
条件性模型 · 编辑提炼
本站编辑诊断框架：在相同T(t)与几何条件下比较Rc分布及Y，而非只比沉积后平均电阻。
交叉条件
后续热处理后电阻和良率均满足目标。
最强反例
初始电阻低但高温聚集或掺杂迁移使最终接触失效。
生产验证
建议验证（尚未执行）：在完整热处理序列前后测接触电阻、掺杂扩散、薄膜聚集与良率。
跨领域迁移
存储器缩放与互连材料选择。

已核验来源与证据范围

  1. US6531352B1: Methods of forming conductive interconnects

    Gurtej S. Sandhu、Trung Tri Doan、Howard E. Rhodes、Sujit Sharan、Philip J. Ireland、Martin Ceredig Roberts · 2003-03-11 · 专利说明书；Detailed Description，Figures 2–4；Claims 1、6。已取得正文并核验所列机制段落；证据：强：实质一手正文；个人归属限于明确署名或自述；用途：贡献、机制与边界。

  2. US6372643B1: Method for forming a selective contact and local interconnect in situ and semiconductor devices carrying the same

    Gurtej S. Sandhu、Christopher W. Hill、Weimin Li · 2002-04-16 · 专利说明书；Detailed Description，Figures 1–6。已取得正文并核验所列机制段落；证据：强：实质一手正文；个人归属限于明确署名或自述；用途：贡献、机制与边界。

保留的代表来源
  1. Micron官方技术履历[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  2. VCEW 2022公开议程[Public] 内存趋势题目与讲者列名；不披露闭门讨论
  3. US6531352B1: Methods of forming conductive interconnects2003-03-11 · Detailed Description，Figures 2–4；Claims 1、6
  4. US6372643B1: Method for forming a selective contact and local interconnect in situ and semiconductor devices carrying the same2002-04-16 · Detailed Description，Figures 1–6

相关短文：池化内存尾延迟

回到人物名单
250 · DRAM调度与流处理局部性

Scott Rixner

主领域：存储层次、缓存与数据局部性 · 关联领域：编译器、运行时与并行编程 ／ GPU、AI 与专用加速

以数据局部性和分层管理降低流计算与地址转换开销

最重要贡献

  • Rixner 的研究专著描述三级带宽层次：计算内核内部临时值保存在局部寄存器，计算内核之间的数据流保存在 stream register file，减少昂贵的主存往返。
  • 与 Zhu、Cox 提出 Quicksilver：保留 FreeBSD 的物理大页预留，以阈值触发批量准备，并预先回收低利用率预留，协调转换收益、缺页延迟和碎片。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

围绕以数据局部性和分层管理降低流计算与地址转换开销，所选作品分别呈现设计机制及其适用条件。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：存储优化要分别核算局部数据复用、地址转换覆盖和管理开销；层次更大并不自动保证更低尾延迟。

思维方式

  • 按行缓冲、bank并行性和请求依赖拆解访存。
  • 用可重排窗口改善利用率，但保留公平性边界。
  • 把请求等待分布和真实任务吞吐一起测量。

可复用提问

  • 提高行命中率是否牺牲了别的线程的尾延迟？
  • 扩大重排窗口增加的带宽收益何时饱和？
  • 请求流改变后，带宽层级还能供给计算单元吗？

适用边界

Imagine 是 Dally、Kapasi、Owens、Khailany、Rixner 等团队工作，专著署名不代表独自设计整机；Quicksilver 也为三位作者共同研究，FreeBSD 原有预留机制不能归为该文首创。

建议诊断 · 编辑提炼

建议验证（尚未执行）：扫描bank冲突、局部性和租户比例，测有效带宽、请求年龄及分租户P99；比较同等公平性目标的调度策略。

架构挑战者 · DRAM调度与流处理局部性挑战

提高行命中率是否牺牲了别的线程的尾延迟？

技能：A3 瓶颈识别 A4 局部性推理 A5 排队与尾延迟

变量与比较边界
Bp：峰值byte/秒；η：有效利用率；D：任务访存byte；Ltail：请求尾延迟；Lmax：容许尾延迟；参数需由待评估系统测量。
条件性模型 · 编辑提炼
有效带宽 Be=η×Bp；带宽受限且充分并发时，访存时间下界 Tmem≥D/Be。
交叉条件
η新>η旧且完整任务变快、Ltail≤Lmax；仅提高行命中率不足以证明收益。
最强反例
优先行命中让低局部性请求饥饿，带宽增加但服务P99恶化。
生产验证
建议验证（尚未执行）：扫描bank冲突、局部性和租户比例，测有效带宽、请求年龄及分租户P99；比较同等公平性目标的调度策略。
跨领域迁移
迁移到DDR/HBM调度、NUMA与多租户内存QoS。

已核验来源与证据范围

  1. Stream Processor Architecture

    Scott Rixner · 2001 · 技术专著全文；§1.1.2 Bandwidth Hierarchy，pp.4–6；作者本人流体系结构研究专著。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

  2. A Comprehensive Analysis of Superpage Management Mechanisms and Policies

    Weixi Zhu; Alan L. Cox; Scott Rixner · 2020 · 论文全文；§2 生命周期；§5.1–5.2 Quicksilver Design and Implementation，pp.835–836。已读取作者与机制正文；证据：实质一手技术正文；用途：作者本人作品；合著工作保留团队边界。

保留的代表来源
  1. Scott Rixner本人研究文献表[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  2. Rice Memory Access Scheduling存档[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  3. HC2000 Imagine投影片[Public] 题名页贡献者；实际演讲者未确认
  4. Stream Processor Architecture2001 · §1.1.2 Bandwidth Hierarchy，pp.4–6；作者本人流体系结构研究专著
  5. A Comprehensive Analysis of Superpage Management Mechanisms and Policies2020 · §2 生命周期；§5.1–5.2 Quicksilver Design and Implementation，pp.835–836

相关短文：池化内存尾延迟

回到人物名单
265 · 分布式存储放置与故障域

Ethan Miller

主领域：存储层次、缓存与数据局部性

作为 Ceph 与 CRUSH 合作者，帮助把大规模存储的数据定位与故障域约束变成可分布式计算的机制。

最重要贡献

  • Ceph 将文件数据路径与元数据服务分离，客户端直接访问对象存储，降低集中式文件服务器瓶颈。
  • CRUSH 利用层次化集群图与放置规则计算副本位置，控制扩容迁移并把副本分散到不同故障域。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Ethan L. Miller 是 UCSC 两篇论文的共同作者；Ceph/CRUSH 不能归为其单人发明，作者包括 Sage Weil、Scott Brandt、Carlos Maltzahn 等。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：用小型集群图替代逐对象位置目录，使客户端自行计算位置；元数据与恢复仍需独立协议，去中心化定位并不消灭协调。

思维方式

  • Ceph 将文件数据路径与元数据服务分离，客户端直接访问对象存储，降低集中式文件服务器瓶颈。
  • 扫描权重、故障域和扩容比例，验证副本约束、移动字节、恢复时间及热点尾延迟。

可复用提问

  • 副本跨机架放置后，重建流量会否把网络故障域变成性能瓶颈？
  • 在什么工作负载和故障条件下，上述机制不再占优？

适用边界

2006 Ceph 原型有明确未实现项：MDS 恢复及安全能力不能写成已交付功能。CRUSH 的容量均衡不保证热点负载均衡。

建议诊断 · 编辑提炼

扫描权重、故障域和扩容比例，验证副本约束、移动字节、恢复时间及热点尾延迟。

架构挑战者 · 分布式存储放置与故障域挑战

副本跨机架放置后，重建流量会否把网络故障域变成性能瓶颈？

技能：A4 局部性推理 A6 规模扩展 A8 软硬件边界

变量与比较边界
D：数据量；m：需迁移比例；B：可用重建带宽
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：重建时间下界 T≥D×m/B；同时检查副本约束和前台 SLO。
交叉条件
目录瓶颈被移除后，网络、恢复和热点仍可能成为上限。
最强反例
热点对象集中访问时，均匀对象数不等于均匀吞吐。
生产验证
扫描权重、故障域和扩容比例，验证副本约束、移动字节、恢复时间及热点尾延迟。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. Ceph: A Scalable, High-Performance Distributed File System

    Sage Weil、Scott Brandt、Ethan Miller、Darrell Long、Carlos Maltzahn · 2006-11 · 论文全文；§3 客户端、§4 元数据、§5 对象存储、§6 评估。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

  2. CRUSH: Controlled, Scalable, Decentralized Placement of Replicated Data

    Sage Weil、Scott Brandt、Ethan Miller、Carlos Maltzahn · 2006-11 · 论文全文；§3 集群映射与副本放置；§4 算法；§5 评估。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Ceph: A Scalable, High-Performance Distributed File SystemSage Weil、Scott Brandt、Ethan Miller、Darrell Long、Carlos Maltzahn；2006-11；§3 客户端、§4 元数据、§5 对象存储、§6 评估；已读一手正文
  2. CRUSH: Controlled, Scalable, Decentralized Placement of Replicated DataSage Weil、Scott Brandt、Ethan Miller、Carlos Maltzahn；2006-11；§3 集群映射与副本放置；§4 算法；§5 评估；已读一手正文
回到人物名单
266 · 闪存软件接口与写放大

Nisha Talagala

主领域：存储层次、缓存与数据局部性

与团队揭示闪存多层日志的写放大，并以 FTL 协同接口减少键值存储的重复数据管理。

最重要贡献

  • Log-on-log 研究解释上层顺序写如何因分段错配、多流混合及独立垃圾回收在下层再次放大。
  • NVMKV 把键哈希映射到 FTL 稀疏地址空间，借原子写入和 trim 原语减少内存索引及额外日志。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Talagala 以 Fusion-io/SanDisk 研究者身份共同署名两项工作；实验、系统设计和实现是多作者成果。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：逐层优化可能互相抵消；应选择一个承担重映射与回收的层，并明确其原子性契约。

思维方式

  • Log-on-log 研究解释上层顺序写如何因分段错配、多流混合及独立垃圾回收在下层再次放大。
  • 同时计量应用、块层和介质写入，扫热冷混合、占用率、分段大小，并核验断电原子性。

可复用提问

  • 应用写放大下降时，NAND 侧实际写入和垃圾回收尾延迟是否一起下降？
  • 在什么工作负载和故障条件下，上述机制不再占优？

适用边界

NVMKV 依赖论文所用 FTL 的稀疏寻址和原子操作能力，不可推定任意 NVMe SSD 都具备；哈希冲突与键值大小也影响结果。

建议诊断 · 编辑提炼

同时计量应用、块层和介质写入，扫热冷混合、占用率、分段大小，并核验断电原子性。

架构挑战者 · 闪存软件接口与写放大挑战

应用写放大下降时，NAND 侧实际写入和垃圾回收尾延迟是否一起下降？

技能：A3 瓶颈识别 A4 局部性推理 A8 软硬件边界

变量与比较边界
W0：逻辑写入；ai：第 i 层输出/输入字节比
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：介质写入 W=W0×∏ai；避免把层间放大误加而非相乘。
交叉条件
减少一层日志仅在底层可提供所需持久化语义时成立。
最强反例
上层热冷隔离被下层单一追加流重新混合，GC 成本反而升高。
生产验证
同时计量应用、块层和介质写入，扫热冷混合、占用率、分段大小，并核验断电原子性。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. Don’t Stack Your Log On My Log

    Jingpei Yang、Ned Plasson、Greg Gillis、Nisha Talagala、Swaminathan Sundararaman · 2014-10-05 · 论文全文；§3.2–3.4；§4.4–4.5；§5。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

  2. NVMKV: A Scalable and Lightweight Flash Aware Key-Value Store

    Leonardo Mármol、Swaminathan Sundararaman、Nisha Talagala、Raju Rangaswami 等 · 2014-06 · 论文全文；§2 FTL 能力；§3 设计；§4 实验。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Don’t Stack Your Log On My LogJingpei Yang、Ned Plasson、Greg Gillis、Nisha Talagala、Swaminathan Sundararaman；2014-10-05；§3.2–3.4；§4.4–4.5；§5；已读一手正文
  2. NVMKV: A Scalable and Lightweight Flash Aware Key-Value StoreLeonardo Mármol、Swaminathan Sundararaman、Nisha Talagala、Raju Rangaswami 等；2014-06；§2 FTL 能力；§3 设计；§4 实验；已读一手正文
回到人物名单
269 · 近数据计算与流式解压

Damir Jamsek

主领域：存储层次、缓存与数据局部性

共同探索让计算靠近数据，并以流式硬件解压降低数据处理中的搬运与控制开销。

最重要贡献

  • 参与提出近内存/存储 FPGA 计算体系，讨论把加速器、HLS 与任务划分共同适配数据密集计算。
  • 共同发明多块 DEFLATE 解压流水线回送机制，使已进入流水线的下一块数据返回头解析器并正确切换解码表。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2019 论文列 Jamsek 为 IBM 合作者，2015 专利列 Damir A. Jamsek 为共同发明人；前者是架构研究提案，后者不是量产性能证明。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：靠近数据可减少穿越主机链路，但必须协调一致性、编译与任务分区；变长压缩块则需处理流水线里提前进入的数据。

思维方式

  • 参与提出近内存/存储 FPGA 计算体系，讨论把加速器、HLS 与任务划分共同适配数据密集计算。
  • 比较原始与过滤后传输量、重配置时间及完整任务延迟；解压测试短块、动态 Huffman 表与跨流水线边界。

可复用提问

  • 省下的数据搬运是否大于近数据算力限制、重配置与一致性管理的成本？
  • 在什么工作负载和故障条件下，上述机制不再占优？

适用边界

近数据论文是概念架构与机会分析，不写成已部署加速成绩。解压回送带来块边界控制开销，收益依赖块长度分布。

建议诊断 · 编辑提炼

比较原始与过滤后传输量、重配置时间及完整任务延迟；解压测试短块、动态 Huffman 表与跨流水线边界。

架构挑战者 · 近数据计算与流式解压挑战

省下的数据搬运是否大于近数据算力限制、重配置与一致性管理的成本？

技能：A3 瓶颈识别 A4 局部性推理 A8 软硬件边界

变量与比较边界
D：原始字节；r：保留比例；B：链路带宽；Cn：近数据处理额外时间
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：搬运节约约 D×(1−r)/B；需大于 Cn 才有端到端优势。
交叉条件
高数据缩减比例、低重配置开销更适合近数据处理。
最强反例
几乎不减少数据且算术密集的任务可能更适合主机/独立加速器。
生产验证
比较原始与过滤后传输量、重配置时间及完整任务延迟；解压测试短块、动态 Huffman 表与跨流水线边界。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. Near-Memory and In-Storage FPGA Acceleration for Emerging Cognitive Computing Workloads

    Ashutosh Dhar、Sitao Huang、Jinjun Xiong、Damir Jamsek、Bruno Mesnet 等 · 2019 · 论文全文；§II FPGA 近数据处理；§III 概念体系与软件挑战。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

  2. US8933824B1: Hardware decompression of deflate encoded data with multiple blocks

    Kanak B. Agarwal、Damir A. Jamsek、Andrew K. Martin · 2015-01-13 · 专利说明书全文；说明书 FIG.1–4：回送路径、标记与头解析器模式切换。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Near-Memory and In-Storage FPGA Acceleration for Emerging Cognitive Computing WorkloadsAshutosh Dhar、Sitao Huang、Jinjun Xiong、Damir Jamsek、Bruno Mesnet 等；2019；§II FPGA 近数据处理；§III 概念体系与软件挑战；已读一手正文
  2. US8933824B1: Hardware decompression of deflate encoded data with multiple blocksKanak B. Agarwal、Damir A. Jamsek、Andrew K. Martin；2015-01-13；说明书 FIG.1–4：回送路径、标记与头解析器模式切换；已读一手正文
回到人物名单
271 · 近存储可编程原子的异常与按需加载

Tony Brewer

主领域：存储层次、缓存与数据局部性 · 关联领域：存储层次、缓存与数据局部性 ／ 编译器、运行时与并行编程

为内存控制器中的可编程原子操作补齐按需装入和可追溯异常响应机制。

最重要贡献

  • 共同专利先验证 PAU 操作分区，未就绪时返回 trap，允许软件按需装入 kernel 并管理注册与权限。
  • 单独署名专利用响应携带异常类型、程序计数器及状态，让发起处理器把远端异常关联到调用进程。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Micron 专利中的 Tony Brewer；按需加载与 Dean Walker、Chris Baronne 共同发明，trap 通知专利为单独署名。专利不能证明已广泛部署。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：计算移到内存附近以后，代码驻留、权限与异常归属仍需明确的软件协议。

思维方式

  • 近存储原子节省的搬运是否被冷装入和异常处理抵消？
  • 核对加载摊销n、trap率、消息与处理时间，避免只比较峰值。

可复用提问

  • 近存储原子节省的搬运是否被冷装入和异常处理抵消？
  • 哪些条件使该机制的收益反转？

适用边界

两专利来自相同 PAU 体系但分别针对装入与异常通知；不等价于完整事务一致性证明。

建议诊断 · 编辑提炼

扫描 kernel 复用次数、分区大小和 trap 率；注入未注册、权限及运行错误，验证异常与调用进程的对应。

架构挑战者 · 近存储可编程原子的异常与按需加载

近存储原子节省的搬运是否被冷装入和异常处理抵消？

技能：A4 局部性推理 A8 软硬件边界

变量与比较边界
加载摊销n、trap率、消息与处理时间
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T_PAU=T_load/n+T_exec+T_message+p_trap×T_handle，与主机原子基线比较。
交叉条件
近存储节省超过装入摊销和异常处理
最强反例
工作集频繁替换 kernel，冷装入和权限管理占主导。
生产验证
扫描 kernel 复用次数、分区大小和 trap 率；注入未注册、权限及运行错误，验证异常与调用进程的对应。
跨领域迁移
迁移到目标平台时重新测量参数和质量约束，不直接搬用原作品的性能数字。

已核验来源与证据范围

  1. On-demand Programmable Atomic Kernel Loading（US20220121452A1）

    Dean E. Walker、Tony Brewer、Chris Baronne · 2022-04-21 · 专利说明书全文；说明书[0059]–[0068]、Fig.4–6，PDF pp.15–16。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

  2. Method of Notifying a Process or Programmable Atomic Operation Traps（US11436187B2）

    Tony Brewer · 2022-09-06 · 专利说明书全文；Fig.6–8及相应流程说明。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

保留的代表来源
  1. On-demand Programmable Atomic Kernel Loading（US20220121452A1）Dean E. Walker、Tony Brewer、Chris Baronne；2022-04-21；说明书[0059]–[0068]、Fig.4–6，PDF pp.15–16
  2. Method of Notifying a Process or Programmable Atomic Operation Traps（US11436187B2）Tony Brewer；2022-09-06；Fig.6–8及相应流程说明
回到人物名单
289 · 以运算重排和近内存归约

Bahar Asgari

主领域：存储层次、缓存与数据局部性

以运算重排和近内存归约，解除稀疏计算中依赖、随机访问与数据搬运的相互制约。

最重要贡献

  • ALRESCHA 把稀疏核拆为独立与依赖部分，配合局部稠密格式及轻量可重构单元维持流式执行。
  • FAFNIR 用跨内存 rank 的归约树完成稀疏 gathering，减少依赖向量共置才能近数据处理的限制。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Georgia Tech 两篇论文第一作者；后在 Maryland 开展研究。论文的数学转换、硬件设计和评估为共同作者成果。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：高带宽只有在存在独立访问和有效归约路径时才兑现；分别优化依赖图和数据聚合位置。

思维方式

  • 把稀疏度与可并行性分开。
  • 比较归约位置改变后的实际流量。

可复用提问

  • 稀疏访存慢究竟由依赖串行、rank 冲突还是归约数据回传造成？

适用边界

归约需满足支持的算子和精度语义；稀疏重排有预处理成本，FPGA/ASIC 实验结果不等于生产部署。

建议诊断 · 编辑提炼

用不同依赖深度与向量分布测吞吐、预处理成本、归约精度。

架构挑战者 · 以运算重排和近内存归约，解除稀疏计算中依赖、随机访问与数据搬运的相互制约。

稀疏访存慢究竟由依赖串行、rank 冲突还是归约数据回传造成？

技能：A3 瓶颈识别 A4 局部性推理 A8 软硬件边界

变量与比较边界
依赖深度；rank 分布；预处理复用次数；归约流量
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：总时延=预处理摊销+依赖关键路径+有效访存/归约时间，取瓶颈阶段优化。
交叉条件
归约需满足支持的算子和精度语义；稀疏重排有预处理成本，FPGA/ASIC 实验结果不等于生产部署。
最强反例
归约需满足支持的算子和精度语义；稀疏重排有预处理成本，FPGA/ASIC 实验结果不等于生产部署。
生产验证
用不同依赖深度与向量分布测吞吐、预处理成本、归约精度。
跨领域迁移
高带宽只有在存在独立访问和有效归约路径时才兑现；分别优化依赖图和数据聚合位置。

已核验来源与证据范围

  1. ALRESCHA: A Lightweight Reconfigurable Sparse-Computation Accelerator

    Bahar Asgari, Ramyad Hadidi, Tushar Krishna, Hyesoon Kim, Sudhakar Yalamanchili · 2020 · 论文全文；§2–4；§6。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  2. FAFNIR: Accelerating Sparse Gathering by Using Efficient Near-Memory Intelligent Reduction

    Bahar Asgari, Ramyad Hadidi, Jiashen Cao, Da Eun Shim, Sung-Kyu Lim, Hyesoon Kim · 2021 · 论文全文；§III–IV；Fig.2；§VI。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

保留的代表来源
  1. ALRESCHA: A Lightweight Reconfigurable Sparse-Computation Accelerator§2–4；§6
  2. FAFNIR: Accelerating Sparse Gathering by Using Efficient Near-Memory Intelligent Reduction§III–IV；Fig.2；§VI
回到人物名单
302 · 以原子指令块与地址签名，把一致性及并行调试的管理粒度提高一层。

Josep Torrellas

主领域：存储层次、缓存与数据局部性 · 关联领域：并发语义、验证与可靠性 ／ CPU 微架构与工业实现

以原子指令块与地址签名，把一致性及并行调试的管理粒度提高一层。

最重要贡献

  • Bulk Multicore 用读写地址签名检测块间冲突，以原子、隔离且有序提交的指令块支撑顺序一致性。
  • DeLorean 记录块提交次序来重放并行执行；确定性分块与预定提交次序进一步压缩日志。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Bulk Multicore 综述及 DeLorean 论文共同作者；本档案聚焦与 Ceze、Montesinos 等人的块执行研究。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：把每次访存的追踪问题变为块级管理，可减少元数据，却把代价转移到冲突重执行和提交等待。

思维方式

  • 先问正确性必须在哪个粒度对外可见。
  • 把记录体积与记录时的执行扰动一起衡量。

可复用提问

  • 扩大原子块后，省下的一致性与日志成本，何时被冲突重执行和提交等待抵消？

适用边界

签名可能保守地产生假冲突；PicoLog 的近零日志以限制提交次序为条件，不能视作免费重放。

建议诊断 · 编辑提炼

扫块长与签名容量，分开计真实/假冲突、提交等待、日志字节及重放正确性。

架构挑战者 · 以原子指令块与地址签名，把一致性及并行调试的管理粒度提高一层。

扩大原子块后，省下的一致性与日志成本，何时被冲突重执行和提交等待抵消？

技能：A2 交叉条件 A6 规模扩展 A8 软硬件边界

变量与比较边界
块长度 K；真实/签名假冲突率 p；提交等待 W；每块元数据 M
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：每有效指令成本≈基础执行成本+p×重执行成本/K+W/K+M/K；各项须统一为周期或成本。
交叉条件
增大 K 降低摊销开销，只有其增加的重执行与等待仍小于节省量才有收益。
最强反例
多个线程频繁修改同一热点数据，长块反复回滚；严格轮转提交又被一个慢线程拖住。
生产验证
扫块长与签名容量，分开计真实/假冲突、提交等待、日志字节及重放正确性。
跨领域迁移
用于审查事务批处理与确定性执行：压缩记录所依赖的执行限制也是系统成本。

已核验来源与证据范围

  1. The Bulk Multicore Architecture for Improved Programmability

    Josep Torrellas, Luis Ceze, James Tuck, Calin Cascaval, Pablo Montesinos, Wonsun Ahn, Milos Prvulovic · 2009-12 · 论文全文；pp.60–62：Architecture、signature operations、chunk commit 与 SC。已取得并阅读署名及所列机制正文；正文取得范围见定位信息；证据：强：作者署名的一手技术正文；用途：共同贡献、机制及适用边界。

  2. DeLorean: Recording and Deterministically Replaying Shared-Memory Multiprocessor Execution Efficiently

    Pablo Montesinos, Luis Ceze, Josep Torrellas · 2008 · 论文全文；§3、Table 2：Order&Size、OrderOnly、PicoLog。已取得并阅读署名及所列机制正文；正文取得范围见定位信息；证据：强：作者署名的一手技术正文；用途：共同贡献、机制及适用边界。

保留的代表来源
  1. The Bulk Multicore Architecture for Improved Programmabilitypp.60–62：Architecture、signature operations、chunk commit 与 SC
  2. DeLorean: Recording and Deterministically Replaying Shared-Memory Multiprocessor Execution Efficiently§3、Table 2：Order&Size、OrderOnly、PicoLog
回到人物名单
304 · 识别共享数据的访问模式，让一致性通信随行为调整。

Per Stenström

主领域：存储层次、缓存与数据局部性 · 关联领域：并发语义、验证与可靠性

识别共享数据的访问模式，让一致性通信随行为调整。

最重要贡献

  • 1993 年迁移共享协议用最后写者和副本数量识别模式，将后续读缺失与取独占权限合并，减少独立失效请求。
  • 一致性预测专利把每块消息历史存入 history cache，再索引 pattern memory 预测后续一致性活动。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

迁移共享论文共同作者；与 Nilsson、Landin 共同列为一致性消息预测专利发明人。专利署名不证明商品采用。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：正确性协议可保持稳定，而常见共享行为可决定更经济的消息路径；收益取决于识别及时性与误判代价。

思维方式

  • 从读写序列推导需要多少跨节点往返。
  • 检查共享模式切换后的恢复路径。

可复用提问

  • 提前取得独占权限省下的升级，是否超过误判导致的副本失效和额外搬运？

适用边界

迁移共享优化针对轮流读改的数据，不适用于持续多读者共享；预测机制也不能免除一致性正确性保障。

建议诊断 · 编辑提炼

构造迁移读改、多读者、阶段切换三类轨迹；同时检验协议不变量和读/升级/失效消息计数。

架构挑战者 · 识别共享数据的访问模式，让一致性通信随行为调整。

提前取得独占权限省下的升级，是否超过误判导致的副本失效和额外搬运？

技能：A2 交叉条件 A4 局部性推理 A8 软硬件边界

变量与比较边界
迁移识别命中率 a；省去的升级成本 U；误判额外成本 E；监控成本 H
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：每次决策净收益≈a×U−(1−a)×E−H。
交叉条件
仅当 a×U 大于误判和监控成本时启用；阈值会随远近节点延迟与共享人数变化。
最强反例
多个核轮流只读同一行却被当作迁移共享，提前独占反而造成缓存行来回迁移。
生产验证
构造迁移读改、多读者、阶段切换三类轨迹；同时检验协议不变量和读/升级/失效消息计数。
跨领域迁移
可迁移到 NUMA 与芯粒一致性策略评估，先量化实际共享模式，再选择权限转移路径。

已核验来源与证据范围

  1. An Adaptive Cache Coherence Protocol Optimized for Migratory Sharing

    Per Stenström, Mats Brorsson, Lars Sandberg · 1993-05 · 论文全文；共同作者 Mats Brorsson 上传原文；§2.2、§3.3，原刊 pp.110–112。已取得并阅读署名及所列机制正文；正文取得范围见定位信息；证据：强：作者署名的一手技术正文；用途：共同贡献、机制及适用边界。

  2. Coherence message prediction mechanism and multiprocessing computer system employing the same — US20030154351A1

    Jim Nilsson, Anders Landin, Per Stenstrom · 2003-08-14 · 专利说明书正文（所列部分）；说明书 [0025]–[0029]、Fig.2–3：history cache 与 pattern memory。已取得并阅读署名及所列机制正文；正文取得范围见定位信息；证据：强：作者署名的一手技术正文；用途：共同贡献、机制及适用边界。

保留的代表来源
  1. An Adaptive Cache Coherence Protocol Optimized for Migratory Sharing共同作者 Mats Brorsson 上传原文；§2.2、§3.3，原刊 pp.110–112
  2. Coherence message prediction mechanism and multiprocessing computer system employing the same — US20030154351A1说明书 [0025]–[0029]、Fig.2–3：history cache 与 pattern memory
回到人物名单
307 · 可组合模拟与异构一致性

Steven K. Reinhardt

主领域：存储层次、缓存与数据局部性 · 关联领域：并发语义、验证与可靠性 ／ 基础方法、ISA 与系统抽象

用明确的模拟接口与访问权限层次，把系统行为变成可检验的机制。

最重要贡献

  • gem5 2011 团队将 M5 的处理器/系统模拟框架与 GEMS 的内存系统能力整合，区分 timing、atomic 和 functional 访问语义。
  • HSC 团队以区域目录和 region buffer 缓存权限；权限命中后的数据请求可直接访问内存，降低逐缓存行目录流量。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

gem5 与 Heterogeneous System Coherence 论文共同作者；使用 Steven K. Reinhardt 全名明确身份，模拟器及协议均为团队成果。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：高带宽共享内存的瓶颈可能是权限查询通路；证明优化时必须同时验证数据路径、权限撤回及所用模拟精度。

思维方式

  • 把功能正确、时序准确与实验可重复分开验证。
  • 观察目录事务数量，而不只看DRAM字节带宽。

可复用提问

  • 更宽的内存接口能否兑现带宽，还是请求先堵在目录与权限往返上？

适用边界

gem5论文描述2011版本，不能据此断言当前全部配置支持情况；HSC依赖区域内局部性，区域迁移和假共享会抵消收益。

建议诊断 · 编辑提炼

在时序模式下比较逐行目录与区域权限方案；扫区域大小和生产者/消费者切换频率，记录权限命中、失效字节、目录排队及错误执行检查。

架构挑战者 · 用明确的模拟接口与访问权限层次，把系统行为变成可检验的机制。

更宽的内存接口能否兑现带宽，还是请求先堵在目录与权限往返上？

技能：A3 瓶颈识别 A4 局部性推理 A6 规模扩展 A8 软硬件边界

变量与比较边界
每区域访问缓存行数k；区域权限未命中率m；区域迁移率；目录吞吐D；数据通路带宽B；每次有效数据b
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：有效吞吐上界≈min(B/b,D/m)；m应由真实共享轨迹测量，不能直接假定为1/k。
交叉条件
区域权限可跨多个请求复用时目录压力降低；CPU/GPU反复改写同一区域时，撤权成本可能主导。
最强反例
两个处理器写不同缓存行却同属一个区域，形成区域级假共享；扩大区域可能减少局部命中而增加整区失效。
生产验证
在时序模式下比较逐行目录与区域权限方案；扫区域大小和生产者/消费者切换频率，记录权限命中、失效字节、目录排队及错误执行检查。
跨领域迁移
适用于CPU—加速器共享内存与芯粒互连：将控制带宽和数据带宽分别预算。

已核验来源与证据范围

  1. The gem5 Simulator

    Nathan Binkert, Bradford Beckmann, Gabriel Black, Steven K. Reinhardt 等16位共同作者 · 2011 · 论文全文；§2；§3.4 Standard Interfaces；§4；PDF pp.2、4–5。已取得PDF可检索正文，阅读署名及所列机制段落；不是仅据摘要或书目认定。；证据：强：原始团队署名论文及机制正文；用途：贡献机制、比较假设与适用边界。

  2. Heterogeneous System Coherence for Integrated CPU-GPU Systems

    Jason Power, Arkaprava Basu, Junli Gu, Sooraj Puthoor, Bradford M. Beckmann, Mark D. Hill, Steven K. Reinhardt, David A. Wood · 2013 · 论文全文；§4.1–4.5；Fig.3–4；PDF pp.5–7。已取得PDF可检索正文，阅读署名及所列机制段落；不是仅据摘要或书目认定。；证据：强：原始团队署名论文及机制正文；用途：贡献机制、比较假设与适用边界。

保留的代表来源
  1. The gem5 Simulator§2；§3.4 Standard Interfaces；§4；PDF pp.2、4–5
  2. Heterogeneous System Coherence for Integrated CPU-GPU Systems§4.1–4.5；Fig.3–4；PDF pp.5–7
回到人物名单
314 · 把存储器物理差异传递到数据放置与系统成本

Yuan Xie · 谢源

主领域：存储层次、缓存与数据局部性 · 关联领域：物理实现、能效与能源边界 ／ GPU、AI 与专用加速

从混合缓存到存内计算建模，用存储密度、访问不对称和外围电路成本约束架构选择。

最重要贡献

  • HCA 团队比较跨层与同层异质缓存；RHCA 以访问计数和 sticky bit 控制快慢区域间迁移，并考察 3D 堆叠。
  • MNSIM 团队构建存阻器计算的分层模拟框架，把交叉阵列、矩阵分块、读出转换与外围合并纳入设计空间。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两篇论文共同作者；本档案以混合存储与跨层评估两条已核验技术线定位其贡献，未据此概括全部研究。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：高密度阵列只有在数据迁移、读写代价和外围开销纳入后，才构成可用的系统优势。

思维方式

  • 把器件特性转成缓存和数据路径参数。
  • 比较等面积及完整外围成本，而非只比较存储单元。

可复用提问

  • 更密的存储阵列所省下的面积，能否覆盖迁移、转换和慢写带来的代价？

适用边界

2009 年 HCA 的器件参数与所测程序属于当时假设；MNSIM 的模拟收益不等于量产存内计算芯片的实测收益。

建议诊断 · 编辑提炼

在同容量或同面积两种口径分别比较；扫描写比例、迁移阈值、阵列尺寸与转换精度，记录执行时间、外围面积和总能量。

架构挑战者 · 把存储器物理差异传递到数据放置与系统成本

更密的存储阵列所省下的面积，能否覆盖迁移、转换和慢写带来的代价？

技能：A2 交叉条件 A4 局部性推理 A7 PPA 与完整成本

变量与比较边界
读写比例；快慢区延迟；迁移频率；阵列密度；ADC/DAC 面积与能耗；转换精度
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：净收益=容量/局部性收益−迁移代价−慢访问代价−外围转换代价；各项须在同一目标量纲中比较。
交叉条件
热点足够稳定、写入不密集且外围开销可摊薄时，混合或存内方案更可能获益。
最强反例
数据热点快速变化导致反复迁移，或小阵列的转换电路占据大部分面积时，单元密度优势可能消失。
生产验证
在同容量或同面积两种口径分别比较；扫描写比例、迁移阈值、阵列尺寸与转换精度，记录执行时间、外围面积和总能量。
跨领域迁移
用于审查异质内存、近存计算与芯粒内存方案时，先画出数据实际经过的全部路径。

已核验来源与证据范围

  1. Hybrid Cache Architecture with Disparate Memory Technologies

    Xiaoxia Wu, Jian Li, Lixin Zhang, Evan Speight, Ram Rajamony, Yuan Xie · 2009 · 论文全文；§5–6，尤其 §6.1.1、Fig.8：LHCA/RHCA、sticky bit 与饱和计数器控制的缓存行迁移；§7：3D 扩展。已下载原始论文 PDF 并提取全文，核对署名及所列机制正文；大学存档。；证据：强：作者署名的一手技术论文，机制正文已读；用途：支撑共同研究贡献、机制与边界；不推定个人独占发明。

  2. MNSIM: Simulation Platform for Memristor-based Neuromorphic Computing System

    Lixue Xia, Boxun Li, Tianqi Tang, Peng Gu, Xiling Yin, Wenqin Huangfu, Pai-Yu Chen, Shimeng Yu, Yu Cao, Yu Wang, Yuan Xie, Huazhong Yang · 2016 · 论文全文；§III.A–E、Fig.1：bank/unit 层次、矩阵分块、DAC/ADC 与外围模块；§IV：模拟建模。已下载原始论文 PDF 并提取全文，核对署名及所列机制正文；大学存档。；证据：强：作者署名的一手技术论文，机制正文已读；用途：支撑共同研究贡献、机制与边界；不推定个人独占发明。

保留的代表来源
  1. Hybrid Cache Architecture with Disparate Memory Technologies§5–6，尤其 §6.1.1、Fig.8：LHCA/RHCA、sticky bit 与饱和计数器控制的缓存行迁移；§7：3D 扩展
  2. MNSIM: Simulation Platform for Memristor-based Neuromorphic Computing System§III.A–E、Fig.1：bank/unit 层次、矩阵分块、DAC/ADC 与外围模块；§IV：模拟建模
回到人物名单

并发语义、验证与可靠性 27 位

一致性、作用域、安全与故障恢复；先证明保证，再优化其实现成本。

查看本领域名单
125 · 存储一致性与真实工作负载

Kourosh Gharachorloo

主领域：并发语义、验证与可靠性 · 关联领域：存储层次、缓存与数据局部性

共同提出释放一致性，用 acquire/release 区分必要排序，并系统化程序语义与实现约束的关系。

最重要贡献

  • 与 Lenoski、Laudon、Gibbons、Gupta、Hennessy 提出 release consistency。
  • 与 Adve 合著教程，解释放松模型及其编程条件。

ACM SIGARCH Maurice Wilkes Award · 2004：对共享内存多处理器内存一致性模型的贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1990 原论文保留六名共同作者；1996 教程为两人合作的不同作品。模型提出与后续教程的整理贡献分别表述。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：明确同步方向可避免不必要的全局等待，但真实性能收益取决于可重叠工作；依赖链不能靠放松排序消除。

思维方式

  • 写明允许的可观察行为。
  • 区分真实依赖与排序约束。
  • 按工作负载评价松弛收益。
  • 检查语言到硬件的契约。

可复用提问

  • 放松顺序能隐藏多少等待，同时维持程序保证？
  • 哪些操作不能重叠？
  • 数据库实际瓶颈是否来自排序？

适用边界

历史 RCpc/RCsc 与今天某 ISA 或语言的 acquire/release 不可直接画等号；模型等价性必须保留程序标记条件。

建议诊断 · 编辑提炼

用 litmus 与模型检查语义，归因 fence、依赖、访存及共享流量，再测整机服务。

架构挑战者 · 排序成本挑战

放松顺序能隐藏多少等待，同时维持程序保证？

技能：A1 假设挑战 A3 瓶颈识别 A8 软硬件边界

变量与比较边界
T_wait：受排序限制的暴露等待；T_extra：新机制暴露成本。
条件性模型 · 编辑提炼
同语义条件下估计 T_saved ≤ T_wait，检查 T_saved > T_extra。
交叉条件
只有可合法重叠的等待超过新增实现成本才改善关键路径。
最强反例
数据真实依赖或带宽已经主导，弱化 fence 也无益。
生产验证
用 litmus 与模型检查语义，归因 fence、依赖、访存及共享流量，再测整机服务。
跨领域迁移
迁移到 GPU scope 或异步 DMA。

已核验来源与证据范围

  1. Memory Consistency and Event Ordering in Scalable Shared-Memory Multiprocessors

    Kourosh Gharachorloo; Daniel Lenoski; James Laudon; Phillip Gibbons; Anoop Gupta; John Hennessy · 1990 · ISCA · 论文全文；§§3.1–3.3：访问分类与 release consistency；§4：模型等价条件。已取得全文并核验所列章节、作者及机制；非仅摘要或搜索片段；证据：强：署名、机制及论文内边界；不证明个人独占或跨平台收益；用途：六人共同提出 release consistency；保留 properly-labeled programs 的前提。

  2. Shared Memory Consistency Models: A Tutorial

    Sarita V. Adve; Kourosh Gharachorloo · 1996 · IEEE Computer 29(12) · 作者教程；IEEE Computer 29(12), pp.66–76；重点核验 p.66 语义接口、p.72 排序分类表、p.74 programmer-centric models；扫描全文及页面对照。已取得全文并核验所列章节、作者及机制；非仅摘要或搜索片段；证据：强：署名、机制及论文内边界；不证明个人独占或跨平台收益；用途：两位作者的技术教程；与 DRF 和 release consistency 原论文为不同作品。

  3. ACM SIGARCH Maurice Wilkes Award 官方获奖名单

    ACM SIGARCH · 2004 · 官方获奖名单；2004 年获奖者条目。已核验官方年份与获奖理由；证据：强：官方归属；不作为第二项实质技术来源；用途：仅支撑获奖理由中文转述。

保留的代表来源
  1. RSIM：一致性教程与合作研究代表性原始资料 · 阅读核对 2026-10-05
  2. Memory Consistency and Event Ordering in Scalable Shared-Memory Multiprocessors1990 · ISCA · §§3.1–3.3：访问分类与 release consistency；§4：模型等价条件
  3. Shared Memory Consistency Models: A Tutorial1996 · IEEE Computer 29(12) · pp.66–76：顺序一致性、放宽模型及程序员视角；扫描全文经 OCR 辅助核验
  4. ACM SIGARCH Maurice Wilkes Award2004 官方获奖理由

相关短文：核心与有效吞吐 共享与尾延迟

回到人物名单
126 · 语言与硬件的并发契约

Sarita Adve

主领域：并发语义、验证与可靠性 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

共同建立以无数据竞争为前提的内存模型契约，并从程序员与实现两侧系统化一致性模型。

最重要贡献

  • 与 Hill 提出 DRF0，把合法程序的顺序一致结果作为弱排序实现的契约。
  • 与 Gharachorloo 合著一致性教程，解释排序放松与编程约束之间的联系。

ACM SIGARCH Maurice Wilkes Award · 2008：对多处理器内存一致性模型形式化的贡献，特别是无数据竞争模型及其对硬件和高级语言的影响。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

DRF 原论文为 Adve、Hill 合著；1996 教程为 Adve、Gharachorloo 合著。教程总结多方已有模型，不将其综述范围全计为原创。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：语义保证必须带上程序前提；同步操作少并非自动更好，需先核对竞争、编译映射与允许结果。

思维方式

  • 明确数据竞争假设。
  • 划分语言与硬件保证。
  • 检查同步边界。
  • 用形式和实验互证。

可复用提问

  • 优化成立所需的无数据竞争假设能否被满足？
  • 程序依赖的是哪层保证？
  • 同步成本是否真在关键路径？

适用边界

历史模型不能直接替代当前语言或 ISA 规范；本轮不把近似计算及全部异构模型成果一并标为核验完成。

建议诊断 · 编辑提炼

检查竞争与 litmus，验证编译映射，再测同步和共享路径。

架构挑战者 · 语义契约挑战

优化成立所需的无数据竞争假设能否被满足？

技能：A1 假设挑战 A8 软硬件边界 A9 工作负载先行

变量与比较边界
B_req：要求行为集合；B_impl：实现允许行为；T_sync：同步成本。
条件性模型 · 编辑提炼
先确认 B_impl 不超出 B_req，之后才能优化 T_sync。
交叉条件
正确性是门槛，不可用性能收益交换。
最强反例
存在数据竞争的代码不满足采用保证的前提。
生产验证
检查竞争与 litmus，验证编译映射，再测同步和共享路径。
跨领域迁移
迁移到 GPU scope 或分布式同步。

已核验来源与证据范围

  1. Weak Ordering — A New Definition

    Sarita V. Adve; Mark D. Hill · 1990 · ISCA · 论文全文；§§3–5：定义、DRF0 与实现充分条件。已取得全文并核验所列章节、作者及机制；非仅摘要或搜索片段；证据：强：署名、机制及论文内边界；不证明个人独占或跨平台收益；用途：两人共同提出以同步模型约束程序、以顺序一致结果约束实现的定义。

  2. Shared Memory Consistency Models: A Tutorial

    Sarita V. Adve; Kourosh Gharachorloo · 1996 · IEEE Computer 29(12) · 作者教程；IEEE Computer 29(12), pp.66–76；重点核验 p.66 语义接口、p.72 排序分类表、p.74 programmer-centric models；扫描全文及页面对照。已取得全文并核验所列章节、作者及机制；非仅摘要或搜索片段；证据：强：署名、机制及论文内边界；不证明个人独占或跨平台收益；用途：两位作者的技术教程；与 DRF 和 release consistency 原论文为不同作品。

  3. ACM SIGARCH Maurice Wilkes Award 官方获奖名单

    ACM SIGARCH · 2008 · 官方获奖名单；2008 年获奖者条目。已核验官方年份与获奖理由；证据：强：官方归属；不作为第二项实质技术来源；用途：仅支撑获奖理由中文转述。

保留的代表来源
  1. 本人研究与出版记录代表性原始资料 · 阅读核对 2026-10-05
  2. Weak Ordering — A New Definition1990 · ISCA · §§3–5：定义、DRF0 与实现充分条件
  3. Shared Memory Consistency Models: A Tutorial1996 · IEEE Computer 29(12) · pp.66–76：顺序一致性、放宽模型及程序员视角；扫描全文经 OCR 辅助核验
  4. ACM SIGARCH Maurice Wilkes Award2008 官方获奖理由

相关短文：通信与同步 共享与尾延迟

回到人物名单
127 · 一致性权利与模块化协议

Milo Martin

主领域：并发语义、验证与可靠性 · 关联领域：存储层次、缓存与数据局部性

共同提出 Token Coherence，将常见情况的性能优化与权限安全、请求进展分层，并参与 SafetyNet 全局恢复设计。

最重要贡献

  • 与 Hill、Wood 共同提出 token 计数和持久请求机制，支撑无序互连上的 coherence。
  • 与 Sorin、Hill、Wood 共同提出 SafetyNet，维护可恢复的全局共享状态。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Martin 是两篇合作论文的署名作者；不能仅凭作者顺序推断独立发明或具体实现分工。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：安全与活性是不同证明义务；常见情况更快只有在慢路径仍能完成请求时才有意义。

思维方式

  • 明确读写权利。
  • 区分安全与进展。
  • 分离正确性基础与优化。
  • 考察层级和竞争。

可复用提问

  • 快路径变化后，访问权与进展还由什么保证？
  • 热点如何影响权利转移？
  • 丢失或延迟消息怎样处理？

适用边界

持久请求和 token 存储仍有成本；可靠传输是 Token Coherence 的前提，不能依靠 token 计数自动修复丢失消息。

建议诊断 · 编辑提炼

验证安全及活性，扫描写共享、拓扑、消息延迟与资源耗尽。

架构挑战者 · 访问权挑战

快路径变化后，访问权与进展还由什么保证？

技能：A4 局部性推理 A6 规模扩展 A8 软硬件边界

变量与比较边界
R：读写权利状态；T_transfer：转移关键路径。
条件性模型 · 编辑提炼
先证明互斥与进展，再最小化合法 T_transfer。
交叉条件
减少消息只有在不破坏权利和进展时才成立。
最强反例
局部快路径造成全局饥饿或权限冲突。
生产验证
验证安全及活性，扫描写共享、拓扑、消息延迟与资源耗尽。
跨领域迁移
迁移到分布式 lease 或锁。

已核验来源与证据范围

  1. Token Coherence: Decoupling Performance and Correctness

    Milo M. K. Martin; Mark D. Hill; David A. Wood · 2003 · ISCA · 论文全文；§§3–4：token 不变量、owner token、persistent requests 与 TokenB。已取得全文并核验所列章节、作者及机制；非仅摘要或搜索片段；证据：强：署名、机制及论文内边界；不证明个人独占或跨平台收益；用途：三人共同提出；计数保障安全，持久请求保障进展。

  2. SafetyNet: Improving the Availability of Shared Memory Multiprocessors with Global Checkpoint/Recovery

    Daniel J. Sorin; Milo M. K. Martin; Mark D. Hill; David A. Wood · 2002 · ISCA · 论文全文；§§2.2–2.4：日志、全局检查点、验证；§3：实现。已取得全文并核验所列章节、作者及机制；非仅摘要或搜索片段；证据：强：署名、机制及论文内边界；不证明个人独占或跨平台收益；用途：四人共同提出；检查点必须覆盖数据和一致性权限。

保留的代表来源
  1. Token Coherence：本人博士论文代表性原始资料 · 阅读核对 2026-10-05
  2. Token Coherence: Decoupling Performance and Correctness2003 · ISCA · §§3–4：token 不变量、owner token、persistent requests 与 TokenB
  3. SafetyNet: Improving the Availability of Shared Memory Multiprocessors with Global Checkpoint/Recovery2002 · ISCA · §§2.2–2.4：日志、全局检查点、验证；§3：实现

相关短文：通信与同步 共享与尾延迟

回到人物名单
128 · 全局检查点恢复与共享内存正确性

Daniel Sorin

主领域：并发语义、验证与可靠性 · 关联领域：存储层次、缓存与数据局部性

共同提出 SafetyNet 全局检查点恢复，并以权限与数据值不变量解释共享内存的正确性。

最重要贡献

  • 与 Martin、Hill、Wood 共同设计 SafetyNet，将验证与后续执行流水重叠。
  • 与 Nagarajan、Hill、Wood 合著 Primer 第二版，区分 coherence 权限和数据值要求。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

SafetyNet 原论文列四名共同作者；2020 专著也为四人合著，新增作者 Nagarajan 必须保留。选定贡献是全局恢复和正确性阐释，不把全部组合式验证研究归于本次核验。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：一致的恢复点必须连同权限一起恢复；延迟验证并不消除日志容量、外部输出和故障检测的限制。

思维方式

  • 先写明语义、资源与实验前提，再比较机制。
  • 分开验证正确性与性能，保留团队归属。

可复用提问

  • 恢复后数据、权限和处理器状态是否属于同一逻辑时刻？

适用边界

只对所述恢复协议及故障模型成立；不能把检查点恢复等同持久化事务，也不能由教材推断任意实现已获形式证明。

建议诊断 · 编辑提炼

注入论文故障模型内的消息故障，核对恢复状态、日志压力与输出时序。

架构挑战者 · 一致恢复点挑战

恢复后数据、权限和处理器状态是否属于同一逻辑时刻？

技能：A6 规模扩展 A8 软硬件边界 A9 工作负载先行

变量与比较边界
C：检查点状态；D：检测延迟；L：日志容量。
条件性模型 · 编辑提炼
本站条件性诊断（编辑提炼，非作者公式）：C 必须全局一致，且 L 足以覆盖 D 内需要保留的修改。
交叉条件
检测与日志约束均满足才可安全推进恢复点。
最强反例
验证未完成就释放日志或对外提交不可撤销输出。
生产验证
注入论文故障模型内的消息故障，核对恢复状态、日志压力与输出时序。
跨领域迁移
可用于检查点系统；持久化与外部事务需另加保证。

已核验来源与证据范围

  1. SafetyNet: Improving the Availability of Shared Memory Multiprocessors with Global Checkpoint/Recovery

    Daniel J. Sorin; Milo M. K. Martin; Mark D. Hill; David A. Wood · 2002 · ISCA · 论文全文；§§2.2–2.4：日志、全局检查点、验证；§3：实现。已取得全文并核验所列章节、作者及机制；非仅摘要或搜索片段；证据：强：署名、机制及论文内边界；不证明个人独占或跨平台收益；用途：四人共同提出；检查点必须覆盖数据和一致性权限。

  2. A Primer on Memory Consistency and Cache Coherence, Second Edition

    Vijay Nagarajan; Daniel J. Sorin; Mark D. Hill; David A. Wood · 2020 · 技术专著全文；第2章 §2.4–2.4.2：SWMR、数据值不变量及粒度；封面作者名单。已取得全文并核验所列章节、作者及机制；非仅摘要或搜索片段；证据：强：署名、机制及论文内边界；不证明个人独占或跨平台收益；用途：四人合著的系统化阐释；不把教材整理等同首次发明。

保留的代表来源
  1. Duke：本人论文记录代表性原始资料 · 阅读核对 2026-10-05
  2. SafetyNet: Improving the Availability of Shared Memory Multiprocessors with Global Checkpoint/Recovery2002 · ISCA · §§2.2–2.4：日志、全局检查点、验证；§3：实现
  3. A Primer on Memory Consistency and Cache Coherence, Second Edition2020 · 第2章 §2.4–2.4.2：SWMR、数据值不变量及粒度；封面作者名单

相关短文：通信与同步 状态与恢复

回到人物名单
129 · GPU 内存模型、同步与并发语义

Olivier Giroux

主领域：并发语义、验证与可靠性 · 关联领域：GPU、AI 与专用加速

把并发语义写成形式关系，再用有明确覆盖条件的测试检验实现。

最重要贡献

  • 与合作者将 PTX 的排序强度、同步范围和 release/acquire 关系形式化。
  • 与合作者通过指令弱化定义 litmus 最小性，并以 Alloy 从模型合成测试。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

异构执行的排序强度与同步范围相互作用，仅靠直觉或手工例子易漏掉边界条件。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：同步优化先证明参与者和所需顺序被契约覆盖，再评估成本；生成测试的全面性必须带上模型和大小边界。

思维方式

  • 从允许和禁止的行为定义契约。
  • 区分执行、可见性、顺序与同步范围。
  • 共同检查语言、编译与硬件映射。
  • 用反例和证明限制优化空间。

可复用提问

  • 哪些顺序是正确性必需，哪些只是保守实现？
  • 缩小 scope 后哪些参与者失去保证？
  • 编译映射能否维持原程序的可观察行为？

适用边界

两项均为合作论文。形式化所覆盖的 PTX 版本、指令子集及有限测试空间不能等同于全部 GPU 实现的无条件证明。

建议诊断 · 编辑提炼

写明共享参与者和 happens-before 要求，检查 litmus tests、编译映射与形式模型，再测量 barrier、stall 和并发收益。

架构挑战者 · 语义与同步范围挑战

把全设备同步改为局部同步之前，怎样证明没有读到旧值或提前使用尚未发布的数据？

技能：A1 假设挑战 A3 瓶颈识别 A4 局部性推理 A8 软硬件边界

变量与比较边界
R：要求保证的行为集合；A：候选实现允许的行为集合；T：完整任务时间。
条件性模型 · 编辑提炼
先满足语义硬门槛：A 不包含 R 禁止的行为；之后才比较同语义条件下的 T 与资源成本。
交叉条件
只在正确性成立后比较省去的同步关键路径与新增协调成本；不能用性能收益换非法行为。
最强反例
跨 scope 的生产者消费者仍需通信，但局部同步没有覆盖它们。
生产验证
检查参与者、生命周期、排序及可见性；用形式模型、litmus 和真实负载验证，区分证明与经验测试。
跨领域迁移
迁移到 CPU coherence 域或异步加速器的数据发布。

已核验来源与证据范围

  1. A Formal Analysis of the NVIDIA PTX Memory Consistency Model

    Daniel Lustig; Sameer Sahasrabuddhe; Olivier Giroux · 2019 · 论文全文；§3.1–3.4、§3.6：scope、moral strength、同步关系与覆盖边界。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

  2. Automated Synthesis of Comprehensive Memory Model Litmus Test Suites

    Daniel Lustig; Andrew Wright; Alexandros Papakonstantinou; Olivier Giroux · 2017 · 论文全文；§3.1–3.3、§4.1–4.2：最小性定义、指令弱化与 Alloy 编码。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

保留的代表来源
  1. A Formal Analysis of the NVIDIA PTX Memory Consistency Model2019 · 三位作者合作论文
  2. Synchronization is Bad, but if You Must …2019 · 本人 GTC 演讲
  3. A Formal Analysis of the NVIDIA PTX Memory Consistency Model2019 · §3.1–3.4、§3.6：scope、moral strength、同步关系与覆盖边界
  4. Automated Synthesis of Comprehensive Memory Model Litmus Test Suites2017 · §3.1–3.3、§4.1–4.2：最小性定义、指令弱化与 Alloy 编码

相关短文：同步与稀疏工作 共享资源边界

回到人物名单
130 · 异构存储模型与形式映射

Daniel Lustig

主领域：并发语义、验证与可靠性 · 关联领域：GPU、AI 与专用加速

把并发语义写成形式关系，再用有明确覆盖条件的测试检验实现。

最重要贡献

  • 与合作者将 PTX 的排序强度、同步范围和 release/acquire 关系形式化。
  • 与合作者通过指令弱化定义 litmus 最小性，并以 Alloy 从模型合成测试。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

异构执行的排序强度与同步范围相互作用，仅靠直觉或手工例子易漏掉边界条件。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：同步优化先证明参与者和所需顺序被契约覆盖，再评估成本；生成测试的全面性必须带上模型和大小边界。

思维方式

  • 写出允许行为。
  • 明确作用域。
  • 核对语言映射。
  • 用工具检查反例。

可复用提问

  • 跨作用域通信使用的同步是否足够？
  • 编译映射保持了哪些保证？
  • 测试未见错误是否等于证明？

适用边界

两项均为合作论文。形式化所覆盖的 PTX 版本、指令子集及有限测试空间不能等同于全部 GPU 实现的无条件证明。

建议诊断 · 编辑提炼

用形式模型和 litmus 核查 scope、原子与 fence，再比对硬件。

架构挑战者 · 作用域挑战

跨作用域通信使用的同步是否足够？

技能：A1 假设挑战 A8 软硬件边界 A9 工作负载先行

变量与比较边界
S：参与者作用域；B：允许行为；C_f：同步成本。
条件性模型 · 编辑提炼
先验证通信参与者被保证覆盖，再比较 C_f。
交叉条件
更窄 scope 只在契约覆盖所有参与者时可采用。
最强反例
跨设备参与者超出局部 scope。
生产验证
用形式模型和 litmus 核查 scope、原子与 fence，再比对硬件。
跨领域迁移
迁移到 CPU/GPU 共享或 DMA。

已核验来源与证据范围

  1. A Formal Analysis of the NVIDIA PTX Memory Consistency Model

    Daniel Lustig; Sameer Sahasrabuddhe; Olivier Giroux · 2019 · 论文全文；§3.1–3.4、§3.6：scope、moral strength、同步关系与覆盖边界。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

  2. Automated Synthesis of Comprehensive Memory Model Litmus Test Suites

    Daniel Lustig; Andrew Wright; Alexandros Papakonstantinou; Olivier Giroux · 2017 · 论文全文；§3.1–3.3、§4.1–4.2：最小性定义、指令弱化与 Alloy 编码。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

保留的代表来源
  1. NVIDIA：本人研究记录代表性原始资料 · 阅读核对 2026-10-05
  2. A Formal Analysis of the NVIDIA PTX Memory Consistency Model2019 · §3.1–3.4、§3.6：scope、moral strength、同步关系与覆盖边界
  3. Automated Synthesis of Comprehensive Memory Model Litmus Test Suites2017 · §3.1–3.3、§4.1–4.2：最小性定义、指令弱化与 Alloy 编码

相关短文：通信与同步 局部加速与完整服务

回到人物名单
131 · 模型、工具与实现互证

Jade Alglave

主领域：并发语义、验证与可靠性 · 关联领域：基础方法、ISA 与系统抽象

用可执行公理模型和硬件反例共同约束弱内存语义。

最重要贡献

  • 与 Maranget、Tautschnig 建立可实例化的弱内存公理框架和 herd 模型模拟方法。
  • 与 GPU 并发研究团队通过 litmus 检查队列和锁的同步假设，揭示原子操作不自动提供所有数据排序。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

并发程序是否正确取决于模型允许的执行，而不是开发者预期的执行顺序。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：把模型、编译映射和实际观测分开留证；一个未观察到的结果仍可能被模型允许。

思维方式

  • 把语义写成模型。
  • 主动寻找反例。
  • 比较模型与机器。
  • 区分证据强度。

可复用提问

  • 优化禁止或允许的行为能否被工具明确检验？
  • 硬件与模型不一致时先查什么？
  • 哪些保证尚未覆盖？

适用边界

均为共同作者成果；2015 GPU 实验不是对所有现行 GPU 的断言，有限测试不构成全程序正确性证明。

建议诊断 · 编辑提炼

生成 litmus、执行模型并对照硬件，保留复现实验与版本。

架构挑战者 · 可执行语义挑战

优化禁止或允许的行为能否被工具明确检验？

技能：A1 假设挑战 A8 软硬件边界 A9 工作负载先行

变量与比较边界
B_model：模型行为；B_hw_obs：观测行为；B_req：要求行为。
条件性模型 · 编辑提炼
检查 B_hw_obs⊆B_model 与 B_model⊆B_req；观测包含只是有限证据。
交叉条件
正确性门槛通过后再比较同步成本，不能由有限测试替代证明。
最强反例
稀有执行未被测试观察，错误结论仍通过。
生产验证
生成 litmus、执行模型并对照硬件，保留复现实验与版本。
跨领域迁移
迁移到持久性或异构内存契约。

已核验来源与证据范围

  1. Herding Cats: Modelling, Simulation, Testing, and Data-Mining for Weak Memory

    Jade Alglave; Luc Maranget; Michael Tautschnig · 2014（arXiv v5） · 论文全文；§4.2–4.4、§8.3：公理关系、SC per location、herd 模型执行。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

  2. GPU Concurrency: Weak Behaviours and Programming Assumptions

    Jade Alglave; Mark Batty; Alastair F. Donaldson; Ganesh Gopalakrishnan; Jeroen Ketema; Daniel Poetzl; Tyler Sorensen; John Wickerson · 2015 · 论文全文；§3.2.1–3.2.2、§4：工作队列、原子锁反例及 litmus 实验。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

保留的代表来源
  1. Arm：本人模型与验证访谈代表性原始资料 · 阅读核对 2026-10-05
  2. Herding Cats: Modelling, Simulation, Testing, and Data-Mining for Weak Memory2014（arXiv v5） · §4.2–4.4、§8.3：公理关系、SC per location、herd 模型执行
  3. GPU Concurrency: Weak Behaviours and Programming Assumptions2015 · §3.2.1–3.2.2、§4：工作队列、原子锁反例及 litmus 实验

相关短文：通信与同步 状态与恢复

回到人物名单
132 · 早期功耗建模与跨层正确性验证

Margaret Martonosi

主领域：并发语义、验证与可靠性 · 关联领域：物理实现、能效与能源边界

把热约束变成跨硬件和操作系统的可分析控制问题。

最重要贡献

  • 与 Brooks 共同建立动态热管理的机制分类。
  • 与 James Donald 共同探索多核局部 DVFS 与线程迁移的分层热控制。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

选择两项不同热管理研究，分别对应单处理器机制分解和多核控制协调。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：先区分全局热预算与局部热点，再决定调频、限流和迁移分别在哪个时间尺度工作。

思维方式

  • 在微架构方案比较阶段就引入功耗模型，而不是只报告速度。
  • 把模型范围、假设与误差说清，并随实现成熟更新。
  • 检查每一层承诺的语义是否被下一层正确兑现。
  • 主动寻找反例，尤其关注跨层组合后才出现的错误。

可复用提问

  • 速度提高时，能量、功率与热约束分别如何变化？
  • 这个结论对哪些建模假设最敏感？
  • 单层都看似正确，组合后仍可能出现什么非法行为？

适用边界

多核论文报告的是设定工作负载和模型下的结果，不是量产芯片普适收益。

建议诊断 · 编辑提炼

对架构候选做能耗与热预算敏感性分析，并在明确的存储模型下检查跨层 litmus tests 和反例；实现后回测估计误差。

架构挑战者 · 跨层约束可见性

速度提高时，能量、功率与热约束分别如何变化？

技能：A7 PPA 与完整成本 A8 软硬件边界 A9 工作负载先行

变量与比较边界
E：J/任务；P：W；T：任务时间；I：跨层正确性不变量。
条件性模型 · 编辑提炼
E=∫P(t)dt；先证明 I，再在功率、温度和时间约束内比较 E。
交叉条件
只有保证和所有资源门槛通过，能量优势才有效。
最强反例
更快执行提高瞬时功率或破坏编译—硬件存储保证。
生产验证
对架构候选做能耗与热预算敏感性分析，并在明确的存储模型下检查跨层 litmus tests 和反例；实现后回测估计误差。
跨领域迁移
迁移到低精度 AI 或异构存储模型。

已核验来源与证据范围

  1. Dynamic Thermal Management for High-Performance Microprocessors

    David Brooks; Margaret Martonosi · 2001 · 论文全文；§2–6：触发、响应与启动策略；§3 模拟方法。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：署名共同作者；该作品支持团队贡献，未据署名推断个人独占责任。。

  2. Techniques for Multicore Thermal Management: Classification and New Exploration

    James Donald; Margaret Martonosi · 2006 · 论文全文；§2 设计分类，§2.5 OS-based Migration Controllers，§3 模型，§4 控制实现。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：署名共同作者；该作品支持团队贡献，未据署名推断个人独占责任。。

保留的代表来源
  1. Wattch 与相关研究出版记录2000 起 · Martonosi 研究组原始论文入口
  2. Check Research Tools and Papers2014 起 · 团队工具、论文及验证范围
  3. Dynamic Thermal Management for High-Performance Microprocessors2001 · §2–6：触发、响应与启动策略；§3 模拟方法
  4. Techniques for Multicore Thermal Management: Classification and New Exploration2006 · §2 设计分类，§2.5 OS-based Migration Controllers，§3 模型，§4 控制实现

相关短文：局部加速与整机功耗 共享存储的系统边界

回到人物名单
133 · 安全处理器与信任边界

Srinivas Devadas

主领域：并发语义、验证与可靠性

先定义隔离威胁模型，再用硬件分区与小型安全监控器执行边界。

最重要贡献

  • 与 Costan、Lebedev 共同提出 Sanctum 的软件隔离架构。
  • 参与 Sanctorum 安全监控器研究，将资源所有权、清理和 enclave 生命周期纳入接口。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项工作分别研究处理器隔离支撑和配套监控器；Devadas 是团队共同作者，不能据此独占全部设计。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：安全保证必须逐项对应攻击面、被信任部件和资源重分配过程。

思维方式

  • 显式划分信任边界。
  • 把威胁变成接口要求。
  • 检查内容、完整性与可观察行为。
  • 验证组合后的安全属性。

可复用提问

  • 攻击者能观察和修改什么？
  • 还有哪些信任假设？
  • 泄漏是否转移到另一接口？

适用边界

不宣称防御全部侧信道或物理攻击；Sanctorum 不保证拒绝服务防护，且依赖硬件隔离原语及可信监控器。

建议诊断 · 编辑提炼

测试篡改、重放和侧信道，并核算防护开销。

架构挑战者 · 威胁模型与保护边界

攻击者能观察和修改什么？

技能：A1 假设挑战 A8 软硬件边界 A9 工作负载先行

变量与比较边界
A：攻击者能力集合；I：隔离/完整性保证；C_sec：防护成本。
条件性模型 · 编辑提炼
先在明确 A 下检查 I，之后才优化 C_sec；未知攻击面不能记作零风险。
交叉条件
证明/验证覆盖的保证是门槛，不可用性能收益抵扣。
最强反例
模型排除的侧信道或重放在部署中真实存在。
生产验证
测试篡改、重放和侧信道，并核算防护开销。
跨领域迁移
迁移到 GPU 多租户或 chiplet 信任边界。

已核验来源与证据范围

  1. Sanctum: Minimal Hardware Extensions for Strong Software Isolation

    Victor Costan; Ilia Lebedev; Srinivas Devadas · 2016 · 论文全文；§5.1 Cache Address Shifter，§5.2 Page Walker Input；§8.5 DRAM Region Isolation。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：署名共同作者；该作品支持团队贡献，未据署名推断个人独占责任。。

  2. Sanctorum: A lightweight security monitor for secure enclaves

    Ilia Lebedev; Kyle Hogan; Jules Drean; David Kohlbrenner; Dayeol Lee; Krste Asanović; Dawn Song; Srinivas Devadas · 2019 · 论文全文；§II-B 验证边界；§III–V 执行模型、威胁与资源管理。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：署名共同作者；该作品支持团队贡献，未据署名推断个人独占责任。。

保留的代表来源
  1. MIT CSAIL：2026 获奖说明2026 · 安全架构
  2. Sanctum: Minimal Hardware Extensions for Strong Software Isolation2016 · §5.1 Cache Address Shifter，§5.2 Page Walker Input；§8.5 DRAM Region Isolation
  3. Sanctorum: A lightweight security monitor for secure enclaves2019 · §II-B 验证边界；§III–V 执行模型、威胁与资源管理

相关短文：共享资源与隔离 状态与恢复

回到人物名单
134 · 容错、可靠性与恢复组织

Algirdas Avizienis

主领域：并发语义、验证与可靠性

把容错从硬件冗余扩展到软件设计多样性，并建立故障、错误与服务失效的共同分析框架。

最重要贡献

  • N-version 方法以独立开发的等价版本和结果判决容忍设计错误，同时要求评估版本间相关失效。
  • 与 Laprie、Randell、Landwehr 建立可信赖与安全计算分类，区分预防、容忍、移除、预测等不同措施。

ACM/IEEE CS Eckert–Mauchly Award · 2012：表彰对容错计算机架构与计算机算术的基础贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

N-version 方法章节由 Avizienis 独著；2004 分类论文为四人合著，不能把共同术语体系独归一人。2012 年 Eckert–Mauchly 官方理由定位其容错架构与计算机算术贡献；此处重点核验容错。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：多版本不是复制同一程序：通过团队、设计和实现多样性降低同错概率，但共同规格仍可能传播错误。分类框架把内部错误到外部服务失效的路径显式化，便于选择检测、恢复与隔离位置。

思维方式

  • 先定义服务边界和故障假设。
  • 把独立性作为需要证据的假设，而非团队划分的自然结果。

可复用提问

  • 多个版本是否只是以不同代码重复同一个规格错误？
  • 你检测的是内部错误，还是用户已观察到的服务失效？

适用边界

独立团队不保证统计独立；判决器和共同规格仍可形成共因失效。软件版本维护成本与实时截止约束必须计入。

建议诊断 · 编辑提炼

使用共同边界输入和规格错误注入，测多版本相关错误、判决覆盖率和恢复时间；维护后重测。

架构挑战者 · 把容错从硬件冗余扩展到软件设计多样性，并建立故障、错误与服务失效的共同分析框架。

多个版本是否只是以不同代码重复同一个规格错误？

技能：A1 假设挑战 A2 交叉条件 A8 软硬件边界

变量与比较边界
p_joint：相关错误率；C_vote：判决覆盖率；T：响应时间
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：冗余收益需用 p_joint 和 C_vote 估算，不能简单把单版本错误概率相乘。
交叉条件
版本错误足够多样且判决器可靠，冗余才可能改善服务可靠性。
最强反例
三个版本共同误解同一规格，投票一致却错误。
生产验证
使用共同边界输入和规格错误注入，测多版本相关错误、判决覆盖率和恢复时间；维护后重测。
跨领域迁移
异构冗余、编译器多样性及关键服务容错。

已核验来源与证据范围

  1. The Methodology of N-Version Programming

    Algirdas A. Avizienis · 1995 · 技术专著全文；Software Fault Tolerance Ch.2，§§2.3–2.6，pp.28–42。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

  2. Basic Concepts and Taxonomy of Dependable and Secure Computing

    Algirdas Avizienis; Jean-Claude Laprie; Brian Randell; Carl Landwehr · 2004 · 论文全文；§§2–4：属性、威胁、容错手段。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

  3. ACM/IEEE CS Eckert–Mauchly Award

    颁奖机构官方记录 · 2012 · 官方获奖理由；获奖人及 citation。已核官方记录；证据：强：官方获奖定位；用途：获奖贡献定位。

保留的代表来源
  1. IEEE：容错与算术贡献2012 · 获奖资料
  2. UCLA：研究领域硬件、软件与分布式容错
  3. The Methodology of N-Version ProgrammingAlgirdas A. Avizienis · 1995 · Software Fault Tolerance Ch.2，§§2.3–2.6，pp.28–42
  4. Basic Concepts and Taxonomy of Dependable and Secure ComputingAlgirdas Avizienis; Jean-Claude Laprie; Brian Randell; Carl Landwehr · 2004 · §§2–4：属性、威胁、容错手段
  5. ACM/IEEE CS Eckert–Mauchly Award颁奖机构官方记录 · 2012 · 获奖人及 citation

相关短文：检查点与恢复路径 共享资源与隔离

回到人物名单
135 · 并行系统与可靠性

Daniel P. Siewiorek

主领域：并发语义、验证与可靠性 · 关联领域：HPC 与可扩展并行系统

把并行系统的可靠性设计与实际故障表现、工作负载和恢复测量联系起来。

最重要贡献

  • 与 Maxion、Narasimhan 总结从部件故障到系统表现的实验方法，含 Cm*、C.vmp、事件日志和门级故障注入。
  • 本人技术口述说明 Cm* 团队用 DEC LSI-11 扩展多处理器系统，确认跨硬件、软件和团队协作的实现背景。

ACM/IEEE CS Eckert–Mauchly Award · 1988：表彰并行计算机架构、可靠计算及计算机教育方面的贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

论文三人合著，2016 CHM 口述为 Siewiorek 本人访谈；Cm* 属团队，口述用于个人角色定位，不代替独立性能证明。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：故障是否成为用户可见失效取决于负载、传播和检测覆盖，冗余数量并不足够。

思维方式

  • 先核查故障假设与真实系统表现的对应关系。
  • 区分内部错误、可见服务失效及恢复时间。

可复用提问

  • 注入模型遗漏哪些真实故障？
  • 相同错误在不同工作负载下是否表现不同？

适用边界

回顾和口述可能有历史选择偏差；注入模型需以真实故障校准，不将模拟故障率直接当现场失效率。

建议诊断 · 编辑提炼

对同一负载跨注入位置、持续时间和恢复策略扫点，统计可检测、被掩蔽和静默错误。

架构挑战者 · 用真实故障校准可靠性实验

注入模型遗漏了哪些真实故障，又制造了哪些不可能错误？

技能：A1 假设挑战 A8 软硬件边界 A9 工作负载先行

变量与比较边界
C_fault：真实故障覆盖；F_extra：模型额外错误；T_recover：恢复时间
条件性模型 · 编辑提炼
本站条件性诊断模型：先校准 C_fault 和 F_extra，再在服务失效与恢复时限内比较方案；无普适故障率乘法。
交叉条件
抽象注入与现场或低层故障有已验证对应关系时才适合外推。
最强反例
高层注入运行很快，但遗漏引发持久状态损坏的真实故障。
生产验证
对同一负载跨注入位置、持续时间和恢复策略扫点，统计可检测、被掩蔽和静默错误。
跨领域迁移
可靠服务器的故障注入、事件日志与恢复验证。

已核验来源与证据范围

  1. Experimental Research in Dependable Computing at Carnegie Mellon University: From Faults to Manifestations

    Daniel P. Siewiorek; Roy A. Maxion; Priya Narasimhan · 原文未明确出版日期 · 论文全文；§§2–4 与故障注入章节：Cm*、C.vmp、trend analysis、IBM RT PC。已取得并检查机制正文及署名；证据：强：一手技术正文；用途：贡献机制与团队归属。

  2. Oral History of Daniel P. “Dan” Siewiorek

    Daniel P. Siewiorek; interviewer Marc Weber · 2016-05-23 · 本人技术访谈全文；Cm* 与 DEC LSI-11 团队实现段落。已取得并检查机制正文及署名；证据：强：一手技术正文；用途：贡献机制与团队归属。

保留的代表来源
  1. IEEE：Siewiorek 与 Cm* 资料1988 · 并行架构与可靠性
  2. Experimental Research in Dependable Computing at Carnegie Mellon University: From Faults to ManifestationsDaniel P. Siewiorek; Roy A. Maxion; Priya Narasimhan · 正文未标日期 · §2 多处理器；pp.9–10：SWIFI、ASPHALT 与覆盖/额外错误
  3. Project Aura: Toward Distraction-Free Pervasive ComputingDavid Garlan; Daniel P. Siewiorek; Asim Smailagic; Peter Steenkiste · 2002-04/06 · pp.22–26：体系结构、cyber foraging、数据暂存与上下文
  4. ACM/IEEE CS Eckert–Mauchly Award颁奖机构官方记录 · 1988 · 获奖人及 citation
  5. Oral History of Daniel P. “Dan” SiewiorekDaniel P. Siewiorek; interviewer Marc Weber · 2016-05-23 · Cm* 与 DEC LSI-11 团队实现段落

相关短文：恢复路径 共享瓶颈

回到人物名单
136 · 软错误与架构脆弱性

Shubu Mukherjee

主领域：并发语义、验证与可靠性

按故障传播到可见结果的概率和暴露时间配置可靠性保护。

最重要贡献

  • 与 Weaver、Emer、Reinhardt、Austin 共同研究 AVF 与 ACE 位分析。
  • 与 Weaver、Emer、Reinhardt 共同研究缩短脆弱状态驻留及减少无害故障误报。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Shubu 对应论文署名 Shubhendu S. Mukherjee；所选两篇分别覆盖脆弱性估计与降低错误率的方法。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：保护预算应跟随错误后果、暴露时间与恢复路径，而不是只跟随位数。

思维方式

  • 区分物理错误与服务错误。
  • 按状态用途评价脆弱性。
  • 将检测与恢复联合设计。
  • 核算保护的功耗与覆盖。

可复用提问

  • 哪些状态错误真正会改变服务结果？
  • 错误能够在哪层被屏蔽或恢复？
  • 保护投入是否对准主要风险？

适用边界

原文主要讨论单比特瞬态故障和建模结构；AVF 上界不是所有故障模式的实测失效率。

建议诊断 · 编辑提炼

注入符合故障模型的错误，统计被屏蔽、检测、恢复及逃逸到服务的事件。

架构挑战者 · 架构脆弱性挑战

哪些状态错误真正会改变服务结果？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
λ_i：状态 i 的错误率；v_i：影响结果的条件概率；独立故障近似。
条件性模型 · 编辑提炼
简化失效风险 R=Σ λ_i v_i；保护后重新估计，另列共同原因故障。
交叉条件
在规定风险门槛内，优先比较单位保护成本减少的实际风险。
最强反例
未执行的状态受保护，但关键控制位或相关故障未覆盖。
生产验证
注入符合故障模型的错误，统计被屏蔽、检测、恢复及逃逸到服务的事件。
跨领域迁移
迁移到 accelerator 状态保护。

已核验来源与证据范围

  1. Measuring Architectural Vulnerability Factors

    Shubhendu S. Mukherjee; Christopher T. Weaver; Joel Emer; Steven K. Reinhardt; Todd Austin · 2003 · 论文全文；pp.71–73：Computing a processor’s soft-error rate、ACE 分析与 Little’s law。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：署名共同作者；该作品支持团队贡献，未据署名推断个人独占责任。。

  2. Reducing the Soft-Error Rate of a High-Performance Microprocessor

    Christopher T. Weaver; Joel Emer; Shubhendu S. Mukherjee; Steven K. Reinhardt · 2004 · 论文全文；pp.31–33：Effects of soft errors、Reducing exposure to radiation、MITF。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：署名共同作者；该作品支持团队贡献，未据署名推断个人独占责任。。

保留的代表来源
  1. 本人教程：Architectural Design for Soft Errors代表性原始资料 · 阅读核对 2026-10-05
  2. Measuring Architectural Vulnerability Factors2003 · pp.71–73：Computing a processor’s soft-error rate、ACE 分析与 Little’s law
  3. Reducing the Soft-Error Rate of a High-Performance Microprocessor2004 · pp.31–33：Effects of soft errors、Reducing exposure to radiation、MITF

相关短文：状态与恢复 核心与有效吞吐

回到人物名单
137 · 可检查的推测与可靠性

Todd Austin

主领域：并发语义、验证与可靠性 · 关联领域：CPU 微架构与工业实现

将复杂执行、可信检查和故障影响分析分别设计。

最重要贡献

  • 提出 DIVA 在提交前检查执行结果、发现错误时修复并重启流水线。
  • 参与 AVF/ACE 分析，按状态对架构结果的必要性估计脆弱性。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

DIVA 为 Austin 单作者论文；AVF 为五位作者合作研究。研究重点从“重复全部硬件”转向检查边界和实际错误影响。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：快速执行路径可以更激进，但必须明确可信检查器、输入完整性及恢复前进保证。

思维方式

  • 区分快路径与可信结果。
  • 列出错误模型。
  • 核算检测覆盖。
  • 检验恢复与检查瓶颈。

可复用提问

  • 更激进执行的收益是否覆盖检查与恢复？
  • 哪些错误不在模型内？
  • 检查器会不会成为串行瓶颈？

适用边界

DIVA 的可靠性论证依赖检查器与受保护存储假设；不将“检查器更易验证”写成自动免除整个系统验证。

建议诊断 · 编辑提炼

故障注入并测覆盖、恢复时间、检查吞吐和服务尾部。

架构挑战者 · 检查与恢复挑战

更激进执行的收益是否覆盖检查与恢复？

技能：A2 交叉条件 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
T_saved；T_check；p：每任务恢复概率；T_rec：恢复时间。
条件性模型 · 编辑提炼
简化平均收益要求 T_saved > T_check+p T_rec，另设风险硬门槛。
交叉条件
检查不绑定且故障模型、覆盖和尾延迟通过。
最强反例
未覆盖的共同原因错误同时击穿快路径和检查。
生产验证
故障注入并测覆盖、恢复时间、检查吞吐和服务尾部。
跨领域迁移
迁移到 accelerator 推测或容错运行时。

已核验来源与证据范围

  1. DIVA: A Reliable Substrate for Deep Submicron Microarchitecture Design

    Todd M. Austin · 1999 · 论文全文；§1.3 Dynamic Verification；§2 The DIVA Checker Architecture 与 §2.1 Basic Operation。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：单作者论文；作者上传的原论文全文，核验提交检查、watchdog 与可靠存储假设。。

  2. Measuring Architectural Vulnerability Factors

    Shubhendu S. Mukherjee; Christopher T. Weaver; Joel Emer; Steven K. Reinhardt; Todd Austin · 2003 · 论文全文；pp.71–73：Computing a processor’s soft-error rate、ACE 分析与 Little’s law。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：署名共同作者；该作品支持团队贡献，未据署名推断个人独占责任。。

保留的代表来源
  1. Michigan：本人研究背景代表性原始资料 · 阅读核对 2026-10-05
  2. DIVA: A Reliable Substrate for Deep Submicron Microarchitecture Design1999 · §1.3 Dynamic Verification；§2 The DIVA Checker Architecture 与 §2.1 Basic Operation
  3. Measuring Architectural Vulnerability Factors2003 · pp.71–73：Computing a processor’s soft-error rate、ACE 分析与 Little’s law

相关短文：推测的净收益 状态与恢复

回到人物名单
138 · 事务内存与并发优化

Ravi Rajwar

主领域：并发语义、验证与可靠性 · 关联领域：云、数据中心与基础设施经济性

用冲突检测、推测状态和进展机制替代不必要的锁串行化。

最重要贡献

  • 与 James R. Goodman 共同提出 SLE：省略锁更新，暂存临界区结果，通过一致性冲突检测维护原子性。
  • 两人后续 TLR 用时间戳决定冲突优先级，使重试保留优先位置；资源不足仍需锁回退。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

锁保护的临界区并非每次都访问冲突数据；直接串行化会丢失可并行执行机会。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：事务优化要同时核算成功路径、冲突恢复与资源容量，不能把少量无冲突运行当作普遍收益。

思维方式

  • 将同步路径的乐观执行同冲突检测、回退及进展保证一起设计。
  • 先固定任务、正确性与资源边界，再判断 事务内存与并发优化 的收益。
  • 把新增负担显式放入比较：长事务、容量 abort 与冲突风暴使回退成为常态。

可复用提问

  • 事务成功路径快两倍，但重试率上升：何时应该直接用锁？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

这是两位作者的合作研究；论文中的 lock-free 执行有硬件资源与操作限制，不等于所有程序永远不回退。

建议诊断 · 编辑提炼

扫共享程度和事务长度，分类 abort，验证锁回退及 P99；平均收益不抵消尾部失败。

架构挑战者 · 事务内存与并发优化挑战

事务成功路径快两倍，但重试率上升：何时应该直接用锁？

技能：A2 交叉条件 A5 排队与尾延迟 A8 软硬件边界

变量与比较边界
p：一次尝试成功率；T_tx：尝试秒；T_fb：回退秒；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
限定一次尝试时 E[T]=T_tx+(1-p)T_fb；多次重试须另建模型。
交叉条件
T_tx+(1-p)T_fb < T_lock，且正确性、进展和尾延迟通过。
最强反例
长事务、容量 abort 与冲突风暴使回退成为常态。
生产验证
扫共享程度和事务长度，分类 abort，验证锁回退及 P99；平均收益不抵消尾部失败。
跨领域迁移
迁移到数据库乐观并发控制。

已核验来源与证据范围

  1. Speculative Lock Elision: Enabling Highly Concurrent Multithreaded Execution

    Ravi Rajwar; James R. Goodman · 2001 · 论文全文；§3.2、§4–5：原子性条件、缓冲、冲突与回退。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

  2. Transactional Lock-Free Execution of Lock-Based Programs

    Ravi Rajwar; James R. Goodman · 2002 · 论文全文；§2.1–2.2、Figure 3：时间戳仲裁及资源不足回退。已取得全文并核验署名及所列机制章节；证据：实质一手正文；用途：作者共同研究；不据署名推断独自发明或个人模块责任。

保留的代表来源
  1. ACM SIGARCH Maurice Wilkes Award：贡献说明代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. Speculative Lock Elision: Enabling Highly Concurrent Multithreaded Execution2001 · §3.2、§4–5：原子性条件、缓冲、冲突与回退
  3. Transactional Lock-Free Execution of Lock-Based Programs2002 · §2.1–2.2、Figure 3：时间戳仲裁及资源不足回退

相关短文：恢复路径与状态表示

回到人物名单
139 · ISA 精确语义与代际兼容

David Seal

主领域：并发语义、验证与可靠性 · 关联领域：云、数据中心与基础设施经济性

共同提出紧凑指令编码与块级条件执行机制，在有限编码空间内保留常用控制和寻址能力。

最重要贡献

  • 与 Vladimir Vasekin 提出由一条指令携带条件和掩码、控制随后短指令的执行方式，减少逐指令条件位开销。
  • 在另一专利中把长偏移配给较少寻址模式、短偏移配给更多模式，按使用频度分配编码空间。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项 ARM 受让专利均署名 David James Seal 与 Vladimir Vasekin；可据此确认共同技术方案，不能仅凭专利推断其独自设计整个 ARM/Thumb 架构或量产收益。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：块级谓词把条件状态移到处理器状态中，异常恢复必须保留该状态；寻址编码则利用偏移长度和模式组合并非同等常用这一假设。

思维方式

  • 用真实指令组合频度分配编码空间。
  • 把异常可恢复性视为压缩控制状态的必要条件。

可复用提问

  • 省下的指令位是否转化为额外状态和恢复成本？
  • 长偏移与复杂寻址模式是否经常同时需要？

适用边界

专利证明公开提出的机制，不证明所有权利要求已在产品采用。代码密度改善可能增加解码、状态恢复或编译器复杂度。

建议诊断 · 编辑提炼

用相同程序统计编码字节、分支数、异常恢复状态和解码关键路径；检查不常见寻址组合是否需额外指令。

架构挑战者 · 共同提出紧凑指令编码与块级条件执行机制，在有限编码空间内保留常用控制和寻址能力。

省下的指令位是否转化为额外状态和恢复成本？

技能：A7 PPA 与完整成本 A8 软硬件边界 A9 工作负载先行

变量与比较边界
B：代码字节；T_dec：解码路径；S：需保存状态
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：只有 B 的减少未使 T_dec 或异常恢复超出约束，编码压缩才有系统收益。
交叉条件
常见模式集中、块级条件状态可廉价恢复时更有利。
最强反例
少见的长偏移复杂寻址成为热路径，额外指令抵消压缩。
生产验证
用相同程序统计编码字节、分支数、异常恢复状态和解码关键路径；检查不常见寻址组合是否需额外指令。
跨领域迁移
ISA 扩展与压缩编码评审。

已核验来源与证据范围

  1. Predication instruction within a data processing system

    David James Seal; Vladimir Vasekin · 2004-12-09 · 专利说明书全文；说明书：条件指令、mask、处理器状态及异常处理；附图。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

  2. Data access program instruction encoding

    David James Seal; Vladimir Vasekin · 2004-12-16 · 专利说明书全文；说明书 §§0010–0029：偏移与寻址模式的非均匀编码。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

保留的代表来源
  1. David Seal：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Predication instruction within a data processing systemDavid James Seal; Vladimir Vasekin · 2004-12-09 · 说明书：条件指令、mask、处理器状态及异常处理；附图
  3. Data access program instruction encodingDavid James Seal; Vladimir Vasekin · 2004-12-16 · 说明书 §§0010–0029：偏移与寻址模式的非均匀编码

相关短文：恢复路径与状态表示

回到人物名单
140 · 因果、状态机与规范

Leslie Lamport

主领域：并发语义、验证与可靠性 · 关联领域：云、数据中心与基础设施经济性

把分布式事件的因果顺序与故障假设形式化，使并发系统可以被严格推理。

最重要贡献

  • 逻辑时钟：从消息和进程内顺序定义 happens-before，以可实现的时间戳支持一致排序，而无需假定全局时钟。
  • 与 Shostak、Pease 合作刻画拜占庭一致性：区分普通消息与不可伪造签名，明确不同假设下可容忍故障的边界。

ACM A.M. Turing Award · 2013：表彰分布式与并发系统的基础贡献，包括因果、逻辑时钟、安全性与活性等概念。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1978 年独著研究事件顺序，1982 年在 SRI 与 Shostak、Pease 合作研究任意故障；不能把合著协议及证明全部归于个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：事件先后是偏序；本地递增及接收消息时推进逻辑时钟保证因果先行对应时间戳先行，但反向不成立。拜占庭问题进一步要求各正确参与者一致，并在发送者正确时保留其值；普通消息模型需要 n≥3f+1，签名改变证明前提。

思维方式

  • 先定义事件和可观察行为，再选排序机制。
  • 分开证明安全性和进展条件，显式列出消息假设。

可复用提问

  • 所需的是因果偏序、确定性总序，还是物理时限？
  • 故障节点能否对不同接收者发送不同值？

适用边界

逻辑时间不是物理时延；时间戳较小不证明因果关系。3f+1 结论对应论文通信与故障模型，不能直接套用于任意异步协议。

建议诊断 · 编辑提炼

生成乱序、延迟和相互矛盾消息，分别验证因果约束、一致性与终止条件；明确同步及签名前提。

架构挑战者 · 把分布式事件的因果顺序与故障假设形式化，使并发系统可以被严格推理。

所需的是因果偏序、确定性总序，还是物理时限？

技能：A1 假设挑战 A8 软硬件边界

变量与比较边界
n：参与者数；f：任意故障数；消息认证及时间假设
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：仅在普通消息原模型下检查 n≥3f+1；再独立检查网络和调度是否满足协议假设。
交叉条件
资源充足且通信假设满足时才讨论性能优化。
最强反例
把数字签名协议的门槛照搬到无认证异步网络。
生产验证
生成乱序、延迟和相互矛盾消息，分别验证因果约束、一致性与终止条件；明确同步及签名前提。
跨领域迁移
用于缓存协议和分布式控制面时先重新定义参与者故障语义。

已核验来源与证据范围

  1. Time, Clocks, and the Ordering of Events in a Distributed System

    Leslie Lamport · 1978-07 · 论文全文；pp.558–562：偏序、Clock Condition、IR1/IR2。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

  2. The Byzantine Generals Problem

    Leslie Lamport; Robert Shostak; Marshall Pease · 1982-07 · 论文全文；§§1–4：一致性条件、不可解性、普通与签名消息。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

  3. ACM A.M. Turing Award

    颁奖机构官方记录 · 2013 · 官方获奖理由；获奖人及 citation。已核官方记录；证据：强：官方获奖定位；用途：获奖贡献定位。

保留的代表来源
  1. Leslie Lamport：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Time, Clocks, and the Ordering of Events in a Distributed SystemLeslie Lamport · 1978-07 · pp.558–562：偏序、Clock Condition、IR1/IR2
  3. The Byzantine Generals ProblemLeslie Lamport; Robert Shostak; Marshall Pease · 1982-07 · §§1–4：一致性条件、不可解性、普通与签名消息

相关短文：恢复路径与状态表示

回到人物名单
141 · 抽象与可替换契约

Barbara Liskov

主领域：并发语义、验证与可靠性 · 关联领域：云、数据中心与基础设施经济性

以行为契约支持可替换的软件抽象，并用复制协议让服务跨节点故障保持一致。

最重要贡献

  • 与 Jeannette Wing 将子类型关系定义为可观察行为约束，而不只是方法签名或继承关系。
  • 与 James Cowling 重述 Viewstamped Replication，以日志、法定人数和视图切换保持已提交操作跨主节点故障延续。

ACM A.M. Turing Award · 2008：表彰编程语言与系统设计的理论和实践基础贡献，尤其数据抽象、容错与分布式计算。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2008 ACM 图灵奖官方理由涵盖数据抽象、容错和分布式计算；1994 行为子类型为 Liskov/Wing 合著，2012 VR 为 Liskov/Cowling 合著，前代 VR 也有团队贡献。

来源事实 · 与编辑解读分列

  • 与 Jeannette Wing 将子类型关系定义为可观察行为约束，而不只是方法签名或继承关系。 A Behavioral Notion of Subtyping
  • 与 James Cowling 重述 Viewstamped Replication，以日志、法定人数和视图切换保持已提交操作跨主节点故障延续。 Viewstamped Replication Revisited
  • 与 James Cowling 重述 Viewstamped Replication，以日志、法定人数和视图切换保持已提交操作跨主节点故障延续。 ACM A.M. Turing Award

机制与核心论证 · 编辑解读

编辑提炼：行为子类型要求超类型客户依赖的性质在子类型上仍成立，包括状态不变量和历史约束。VR 中主节点收集足够副本确认后提交，视图切换恢复安全日志；以明确契约减少客户需要考虑的实现细节。

思维方式

  • 先规定客户可依赖的行为，再实现抽象。
  • 把正常路径和恢复路径放在同一正确性论证中。

可复用提问

  • 替换实现后，客户已证明的哪些性质仍然成立？
  • 已回复客户的操作在主节点崩溃后如何被保留？

适用边界

行为兼容不能由相同 API 自动推出；VR 的故障是崩溃而非恶意篡改。2f+1 副本数不是任意故障模型的通用公式。

建议诊断 · 编辑提炼

以可变对象的别名和历史性质构造替换测试；对 VR 在提交、回复和视图切换边界注入崩溃并检查重复请求及日志一致。

架构挑战者 · 以行为契约支持可替换的软件抽象，并用复制协议让服务跨节点故障保持一致。

替换实现后，客户已证明的哪些性质仍然成立？

技能：A1 假设挑战 A8 软硬件边界 A2 交叉条件

变量与比较边界
P：客户依赖的性质；f：崩溃数；Q：相交法定人数
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：替换首先要求保持 P；复制首先要求满足故障假设和法定人数相交，再比较恢复成本。
交叉条件
客户契约稳定且故障模型被遵守时，抽象与复制才有效。
最强反例
继承方法签名却改变对象历史，或把崩溃容错当成拜占庭容错。
生产验证
以可变对象的别名和历史性质构造替换测试；对 VR 在提交、回复和视图切换边界注入崩溃并检查重复请求及日志一致。
跨领域迁移
接口演进、可变容器和控制面复制。

已核验来源与证据范围

  1. A Behavioral Notion of Subtyping

    Barbara H. Liskov; Jeannette M. Wing · 1994-11 · 论文全文；§§2–4：类型规范、子类型、不变量与历史约束。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

  2. Viewstamped Replication Revisited

    Barbara Liskov; James Cowling · 2012-07-23 · 论文全文；§§2–4：2f+1、正常协议、视图切换及恢复。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

  3. ACM A.M. Turing Award

    颁奖机构官方记录 · 2008 · 官方获奖理由；获奖人及 citation。已核官方记录；证据：强：官方获奖定位；用途：获奖贡献定位。

保留的代表来源
  1. Barbara Liskov：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. A Behavioral Notion of SubtypingBarbara H. Liskov; Jeannette M. Wing · 1994-11 · §§2–4：类型规范、子类型、不变量与历史约束
  3. Viewstamped Replication RevisitedBarbara Liskov; James Cowling · 2012-07-23 · §§2–4：2f+1、正常协议、视图切换及恢复
  4. ACM A.M. Turing Award颁奖机构官方记录 · 2008 · 获奖人及 citation

相关短文：恢复路径与状态表示

回到人物名单
142 · 系统边界与可验证实现

M. Frans Kaashoek

主领域：并发语义、验证与可靠性 · 关联领域：云、数据中心与基础设施经济性

以 Exokernel 的保护/管理分离和 Chord 的分布式查找，减少系统抽象对应用与规模的束缚。

最重要贡献

  • Exokernel 团队把安全资源保护留在内核，将管理策略交给库操作系统，允许应用针对工作负载定制。
  • Chord 团队用一致性哈希和 finger 路由实现可扩展键到节点映射，避免每节点保存全网目录。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

MIT 团队论文中，Kaashoek 为 Exokernel 1997 论文首位作者；Chord 明示作者按姓氏逆序排列，不可把署名位置当贡献份额。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：Xok 暴露资源分配、回收和信息，同时保持访问控制；Chord 用指数距离的 finger 缩短查找，并以 stabilization 修复动态成员关系。两者共同减少中心化通用策略，但各自有不同正确性条件。

思维方式

  • 将保护不变量与可替换策略分开。
  • 用真实应用检验抽象开销，单独测动态成员维护。

可复用提问

  • 哪些管理策略确实需要内核强制，哪些可以安全交给应用？
  • 对数跳数降低之后，网络时延和成员变化是否仍主导查找？

适用边界

Exokernel 不等于取消隔离；Chord 只提供查找原语，数据复制、持久化、安全与负载热点需上层处理。理论对数跳数不是端到端时延保证。

建议诊断 · 编辑提炼

Exokernel 对照未修改与定制应用并测跨应用干扰；Chord 扫节点规模、加入离开率与热点，测失败查找和尾延迟。

架构挑战者 · 以 Exokernel 的保护/管理分离和 Chord 的分布式查找，减少系统抽象对应用与规模的束缚。

哪些管理策略确实需要内核强制，哪些可以安全交给应用？

技能：A8 软硬件边界 A6 规模扩展 A2 交叉条件

变量与比较边界
H_policy：通用策略开销；H_lib：应用管理开销；h：查找跳数；L：每跳延迟
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：定制的净节省为 H_policy−H_lib；分布式查找时间还需计 hL 与维护/重试。
交叉条件
降低通用策略成本且保持保护不变量，或查找状态随规模可控，才有意义。
最强反例
把 Exokernel 误做无保护旁路，或将 Chord 键均匀误当访问热度均匀。
生产验证
Exokernel 对照未修改与定制应用并测跨应用干扰；Chord 扫节点规模、加入离开率与热点，测失败查找和尾延迟。
跨领域迁移
库操作系统、用户态 I/O 与分布式资源索引。

已核验来源与证据范围

  1. Application Performance and Flexibility on Exokernel Systems

    M. Frans Kaashoek、Dawson R. Engler、Gregory R. Ganger 等 · 1997 · 论文全文；§§1、3、性能评估：保护、管理与应用对照。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

  2. Chord: A Scalable Peer-to-peer Lookup Service for Internet Applications

    Ion Stoica; Robert Morris; David Karger; M. Frans Kaashoek; Hari Balakrishnan · 2001 · 论文全文；§§4–5：一致性哈希、finger、stabilization。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

保留的代表来源
  1. M. Frans Kaashoek：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Application Performance and Flexibility on Exokernel SystemsM. Frans Kaashoek、Dawson R. Engler、Gregory R. Ganger 等 · 1997 · §§1、3、性能评估：保护、管理与应用对照
  3. Chord: A Scalable Peer-to-peer Lookup Service for Internet ApplicationsIon Stoica; Robert Morris; David Karger; M. Frans Kaashoek; Hari Balakrishnan · 2001 · §§4–5：一致性哈希、finger、stabilization

相关短文：恢复路径与状态表示

回到人物名单
143 · CXL/UCIe 的协议与互操作边界

Debendra Das Sharma

主领域：网络、互连与通信 · 关联领域：云、数据中心与基础设施经济性

参与构建 CXL 与 UCIe 的互连体系，把一致内存语义和芯粒组合转化为可分层实现的接口。

最重要贡献

  • 与 Blankenship、Berger 阐明 CXL 的 I/O、缓存与内存协议分工，连接设备一致访问、容量扩展和资源池化。
  • 与 Pasdast、Tiagaraj、Aygün 提出随封装凸点间距变化的 UCIe 3D 电路与链路方案，分析密度、能耗及修复开销。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两篇技术作品均为合著；标准制定涉及多机构协作，不能把 CXL 或 UCIe 整体归为个人发明。2024 论文中的 3D 方案和性能分析应与当时已定义的 UCIe 1.0 分开。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：CXL 把内存语义放在可扩展串行接口上；UCIe 分离 PHY、可靠传输适配器和上层协议。更细凸点提升密度，但电源地、修复、时钟和侧带都消耗可用连接，故不能仅用几何凸点数估算有效带宽。

思维方式

  • 分开评审物理连接、可靠传输与软件内存语义。
  • 把封装和修复开销纳入互连密度计算。

可复用提问

  • 你需要的是更多可寻址容量，还是更低的访问时延？
  • 扣除电源地、修复和协议开销后还剩多少有效连接？

适用边界

标准兼容不保证任意芯粒直接组合；封装、协议和可靠性必须匹配。远端内存增加时延；3D 结果受工艺、布线和热约束影响。

建议诊断 · 编辑提炼

按有效载荷、功耗、温度、错误重试和封装可实现性核验链路，再在实际内存工作负载上测尾延迟与利用率。

架构挑战者 · 参与构建 CXL 与 UCIe 的互连体系，把一致内存语义和芯粒组合转化为可分层实现的接口。

你需要的是更多可寻址容量，还是更低的访问时延？

技能：A7 PPA 与完整成本 A8 软硬件边界 A6 规模扩展

变量与比较边界
D_bump：连接密度；η：可用载荷比例；R：每线速率；L：端到端时延
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：有效带宽密度约为 D_bump×η×R，并独立满足 L、功耗和错误率预算。
交叉条件
当协议语义、封装能力和软件数据放置共同匹配时才兑现接口收益。
最强反例
仅以更小凸点间距宣称系统带宽同比增长，忽略电源地和重试。
生产验证
按有效载荷、功耗、温度、错误重试和封装可实现性核验链路，再在实际内存工作负载上测尾延迟与利用率。
跨领域迁移
内存池化和多供应商芯粒平台规划。

已核验来源与证据范围

  1. An Introduction to the Compute Express Link (CXL) Interconnect

    Debendra Das Sharma; Robert Blankenship; Daniel S. Berger · 2023 · 论文全文；§§1–3；池化与交换章节。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

  2. High-performance, power-efficient three-dimensional system-in-package designs with universal chiplet interconnect express

    Debendra Das Sharma; Gerald Pasdast; Sathya Tiagaraj; Kemal Aygün · 2024-02-19 · 论文全文；UCIe 1.0 specification overview；Approach for UCIe-3D；式(2)–(5)。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

保留的代表来源
  1. VCEW 2021 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2023 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. An Introduction to the Compute Express Link (CXL) InterconnectDebendra Das Sharma; Robert Blankenship; Daniel S. Berger · 2023 · §§1–3；池化与交换章节
  4. High-performance, power-efficient three-dimensional system-in-package designs with universal chiplet interconnect expressDebendra Das Sharma; Gerald Pasdast; Sathya Tiagaraj; Kemal Aygün · 2024-02-19 · UCIe 1.0 specification overview；Approach for UCIe-3D；式(2)–(5)

相关短文：恢复路径与状态表示

回到人物名单
144 · CXL 一致性与状态控制

Robert Blankenship

主领域：存储层次、缓存与数据局部性 · 关联领域：云、数据中心与基础设施经济性

参与把 I/O 顺序约束、缓存一致性与内存语义衔接起来，使设备能够高效参与系统数据访问。

最重要贡献

  • 与 Lambert、Rand 合作提出在有序 I/O 与无序主机事务域之间预取缓存行所有权，并处理冲突及饥饿。
  • 与 Das Sharma、Berger 系统阐述 CXL 的缓存/内存协议分工及池化演进，解释设备参与一致访问的接口机制。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2003 专利共同发明人和 2023 CXL 技术综述共同作者；来源不支持其独自发明 CXL 或将标准整体归于个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：提前请求所有权可把一致性等待移出有序队列头部，但其他代理可能夺回所有权，因此需冲突跟踪、重发和抗饥饿。CXL.cache 让设备缓存主机内存，CXL.mem 让主机访问设备内存，协议能力与设备类型必须匹配。

思维方式

  • 分开审查顺序、所有权和物理传输约束。
  • 优化平均等待时同时验证饥饿边界。

可复用提问

  • 所有权预取在使用前被夺走了多少次？
  • 设备需要缓存主机数据，还是仅提供可寻址内存？

适用边界

所有权预取会浪费事务并加剧热点争用；CXL 池化带来串行链路和交换时延，不能等同本地 DDR。

建议诊断 · 编辑提炼

扫同一缓存行争用及 I/O 队列负载，测失效重试和最坏等待；对 CXL 分别测本地/远端页和有效带宽。

架构挑战者 · 参与把 I/O 顺序约束、缓存一致性与内存语义衔接起来，使设备能够高效参与系统数据访问。

所有权预取在使用前被夺走了多少次？

技能：A5 排队与尾延迟 A8 软硬件边界 A3 瓶颈识别

变量与比较边界
W_own：所有权等待；p_conflict：冲突率；L_remote：远端时延
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：预取节省的 W_own 需扣除冲突重试；远端内存应按实际 L_remote 和带宽重新排队建模。
交叉条件
低冲突且一致性等待可重叠时，提前获取所有权更有利。
最强反例
热点行反复被夺回，预取越积极越拥塞。
生产验证
扫同一缓存行争用及 I/O 队列负载，测失效重试和最坏等待；对 CXL 分别测本地/远端页和有效带宽。
跨领域迁移
CXL 加速器、I/O hub 和一致内存系统。

已核验来源与证据范围

  1. Cache coherency arrangement to enhance inbound bandwidth

    Robert G. Blankenship; Matthew A. Lambert; Tony S. Rand · 2003-07-03 · 专利说明书全文；说明书 §§0027–0033、Fig.7：冲突、ordering FIFO、饥饿处理。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

  2. An Introduction to the Compute Express Link (CXL) Interconnect

    Debendra Das Sharma; Robert Blankenship; Daniel S. Berger · 2023 · 论文全文；§§1–3：动机、协议、设备类型；CXL 2.0/3.0 池化章节。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

保留的代表来源
  1. Hot Chips 2022 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Cache coherency arrangement to enhance inbound bandwidthRobert G. Blankenship; Matthew A. Lambert; Tony S. Rand · 2003-07-03 · 说明书 §§0027–0033、Fig.7：冲突、ordering FIFO、饥饿处理
  3. An Introduction to the Compute Express Link (CXL) InterconnectDebendra Das Sharma; Robert Blankenship; Daniel S. Berger · 2023 · §§1–3：动机、协议、设备类型；CXL 2.0/3.0 池化章节

相关短文：恢复路径与状态表示

回到人物名单
145 · ISA 兼容性测试与覆盖

Allen Baum

主领域：并发语义、验证与可靠性 · 关联领域：云、数据中心与基础设施经济性

把 ISA 权限契约和实现兼容性变成可检查机制及可维护测试。

最重要贡献

  • 与 Kumar、Singh、Gala 以覆盖点和约束求解自动生成 RISC-V 架构测试，减少手写测试维护负担。
  • 与 Mahon、Bryg、Miller 提出显式检查特权级的指令，配合页访问边界和网关约束服务调用。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项作品分别为 RISC-V 测试论文合著与 HP 专利共同发明；不把 RISC-V 测试框架及权限架构独归 Baum。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：覆盖点表达需要验证的行为，约束求解选择满足组合；权限指令验证调用方资格，二者都依赖准确的架构契约。

思维方式

  • 从可观察检查结果反推测试有效性。
  • 逐条列明权限提升与恢复的不变量。

可复用提问

  • 覆盖点执行后，错误结果一定会到达签名吗？
  • 跨权限返回状态是否能被低权限调用者伪造？

适用边界

测试通过不等于形式化完备证明；特权检查需覆盖别名、网关进入和异常路径，专利不证明部署效果。

建议诊断 · 编辑提炼

构造合法和非法权限边界及 ISA corner cases，比较覆盖率、参考模型结果和遗漏路径。

架构挑战者 · 参与把体系结构契约变成可执行的权限检查和覆盖驱动测试，减少实现偏离规范的风险。

覆盖点执行后，错误结果一定会到达签名吗？

技能：A1 假设挑战 A8 软硬件边界

变量与比较边界
C_spec：规范覆盖；C_obs：可观察检查覆盖；I_priv：权限不变量
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：只有规范条件被触发且结果可观察时才计有效测试；权限安全另需验证所有 I_priv。
交叉条件
明确规范边界和可观测性后，自动生成测试才可减少维护成本。
最强反例
覆盖率很高但签名未检查目标结果，缺陷仍全部漏检。
生产验证
构造合法和非法权限边界及 ISA corner cases，比较覆盖率、参考模型结果和遗漏路径。
跨领域迁移
开放 ISA 合规、特权架构与回归测试。

已核验来源与证据范围

  1. Automating Generation and Maintenance of a High-Quality Architectural Test Suite for RISC-V

    S Pawan Kumar; Shrreya Singh; Neel Gala; Allen Baum · 2022 · 论文全文；CGF 与 CTG 章节：布尔覆盖点、CSP 求解和测试缩减。已取得并检查机制正文及署名；证据：强：一手技术正文；用途：贡献机制与团队归属。

  2. Privilege level checking instruction for implementing a secure hierarchical computer system

    Michael J. Mahon; Allen Baum; William R. Bryg; Terrence C. Miller · 1989-02-28 · 专利说明书全文；说明书 Fig.4–5：访问权与特权范围；checking instruction。已取得并检查机制正文及署名；证据：强：一手技术正文；用途：贡献机制与团队归属。

保留的代表来源
  1. RISC-V：Architectural Compatibility Test，Allen Baum 与 Ken Dockser[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2024 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Hot Chips 2025 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  4. Automating Generation and Maintenance of a High-Quality Architectural Test Suite for RISC-VS Pawan Kumar; Shrreya Singh; Neel Gala; Allen Baum · 2022 · §§1–4：AT/DV 区分、RISCV-ISAC、RISCV-CTG 与 signature propagation
  5. Privilege level checking instruction for implementing a secure hierarchical computer systemMichael J. Mahon; Allen Baum; William R. Bryg; Terrence C. Miller · 1989-02-28 · 说明书 Fig.1–6；权利要求1–3：gateway、TLB 和 B-bit

相关短文：恢复路径与状态表示

回到人物名单
146 · 浮点语义与数值稳定性

William Kahan

主领域：并发语义、验证与可靠性 · 关联领域：云、数据中心与基础设施经济性

让浮点运算具备可分析的舍入、异常与渐进下溢语义，并揭示数值诊断的失效边界。

最重要贡献

  • 解释 IEEE 754 的舍入、异常标志和渐进下溢如何帮助可移植数值程序保留诊断信息。
  • 用具体反例检验加精度、随机舍入等误差估计办法，提出定向舍入重算作为敏感性诊断工具，同时强调它并非可靠误差界。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两份 Berkeley 本人技术讲义分别回顾浮点标准机制与数值误差诊断；IEEE 754 是委员会和实现团队共同工作，这里不把标准独占归于个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：渐进下溢使接近零的差值仍可表示；异常标志保留计算过程的信息。编译器若重排运算或忽略舍入环境，会破坏这些保障。定向舍入重算能暴露部分敏感性，但一致结果仍不能证明正确。

思维方式

  • 用构造反例测试看似自然的数值经验法。
  • 把编译器、语言和硬件的算术契约一起审查。

可复用提问

  • 开启快速数学后，舍入模式和异常信息还保留吗？
  • 结果对舍入不敏感是否被误当作结果正确的证明？

适用边界

1997 文本描述当时标准状态，不作为最新 IEEE 754 规范。诊断方法无普遍完备性；输入病态与算法不稳定应分别分析。

建议诊断 · 编辑提炼

针对消去、极小数、溢出和长归约，比较舍入模式、编译优化及高精度参考；记录错误而非只比较速度。

架构挑战者 · 让浮点运算具备可分析的舍入、异常与渐进下溢语义，并揭示数值诊断的失效边界。

开启快速数学后，舍入模式和异常信息还保留吗？

技能：A1 假设挑战 A8 软硬件边界 A9 工作负载先行

变量与比较边界
e：输出误差；e_max：任务容限；T：完整计算时间
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：先约束 e≤e_max 和异常语义，再比较 T；定向舍入重算仅作为诊断信号。
交叉条件
改变精度或语义带来的速度收益，必须通过任务级误差验证。
最强反例
多个舍入模式得到相同错误结果，仍不能据此证明稳定。
生产验证
针对消去、极小数、溢出和长归约，比较舍入模式、编译优化及高精度参考；记录错误而非只比较速度。
跨领域迁移
混合精度归约和 AI kernel 的数值验收。

已核验来源与证据范围

  1. Lecture Notes on the Status of IEEE Standard 754 for Binary Floating-Point Arithmetic

    W. Kahan · 1997-10-01 · 论文全文；pp.1–6、15–19：异常、渐进下溢与舍入。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

  2. How Futile are Mindless Assessments of Roundoff in Floating-Point Computation?

    W. Kahan · 2006-01-11 · 论文全文；§§1、3–5、15：误差诊断与编译优化风险。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

保留的代表来源
  1. Hot Chips 1989 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Lecture Notes on the Status of IEEE Standard 754 for Binary Floating-Point ArithmeticW. Kahan · 1997-10-01 · pp.1–6、15–19：异常、渐进下溢与舍入
  3. How Futile are Mindless Assessments of Roundoff in Floating-Point Computation?W. Kahan · 2006-01-11 · §§1、3–5、15：误差诊断与编译优化风险

相关短文：恢复路径与状态表示

回到人物名单
239 · 虚拟化契约与软硬件边界

Richard Uhlig

主领域：并发语义、验证与可靠性 · 关联领域：CPU 微架构与工业实现 ／ 云、数据中心与基础设施经济性

以显式虚拟机状态和可控陷入机制支撑系统虚拟化，并探索陷入驱动的内存性能分析。

最重要贡献

  • 与 Intel 团队阐述 VT-x 的根/非根运行、VM entry/exit 和 VMCS 状态切换。
  • 与合作者提出 Tapeworm II，通过操作系统陷入模拟缓存/TLB未命中，覆盖操作系统与多任务活动。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Rich Uhlig 与 Richard A. Uhlig 为同一作者；2005 技术论文为 Intel 多人合作，1997 为 Uhlig、Nagle、Mudge、Sechrest 合著。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：把必须拦截的事件交给硬件或内核，其余执行保持直接；两项工作分别服务隔离正确性和性能观测。

思维方式

  • 拆开隔离保证、来宾行为和VMM实现策略。
  • 区分减少VM退出次数与降低每次退出成本。
  • 将地址转换、设备路径与调度开销分别测量。

可复用提问

  • 硬件已经支持虚拟化，为什么这个负载仍频繁退出到VMM？
  • 少一次干预是否保持了同样的隔离、异常与迁移语义？
  • 性能开销由VM退出、页表访问还是设备路径主导？

适用边界

VT-x不自动解决所有I/O、地址转换及安全问题；Tapeworm II依赖特殊硬件陷入支持，速度、扰动、可移植性和模拟灵活性存在权衡。

建议诊断 · 编辑提炼

建议验证（尚未执行）：固定来宾、VMM、内存布局和设备配置，收集退出原因、转换事件和完整任务延迟；分别改变退出策略及页大小。

架构挑战者 · 虚拟化契约与软硬件边界挑战

硬件已经支持虚拟化，为什么这个负载仍频繁退出到VMM？

技能：A1 假设挑战 A3 瓶颈识别 A8 软硬件边界

变量与比较边界
T0：同任务裸机基线秒；Nx：退出次数；tx：每次退出新增秒；ΔTpt、ΔTio：互不重复的新增地址转换与I/O等待秒；ε：容许开销比例；参数需由待评估系统测量。
条件性模型 · 编辑提炼
诊断近似：Tvm = T0 + Nx×tx + ΔTpt + ΔTio；重叠部分只计暴露在关键路径上的等待。
交叉条件
Nx×tx + ΔTpt + ΔTio < ε×T0，且隔离、正确性和SLO不变。
最强反例
退出变少却增加二级页表未命中或设备同步，完整任务仍变慢。
生产验证
建议验证（尚未执行）：固定来宾、VMM、内存布局和设备配置，收集退出原因、转换事件和完整任务延迟；分别改变退出策略及页大小。
跨领域迁移
迁移到IOMMU、机密计算与设备直通的语义/性能分解。

已核验来源与证据范围

  1. Intel Virtualization Technology

    Rich Uhlig、Gil Neiger、Dion Rodgers 等 · 2005-05 · 论文全文；pp.51–54，VMX/VMCS 与 VM-execution controls。已取得正文并核验所列机制段落；证据：强：实质一手正文；个人归属限于明确署名或自述；用途：贡献、机制与边界。

  2. Trap-driven memory simulation with Tapeworm II

    Richard Uhlig、David Nagle、Trevor Mudge、Stuart Sechrest · 1997-01 · 论文全文；正文 §2–4，尤其 §4.3 Completeness and Accuracy。已取得正文并核验所列机制段落；证据：强：实质一手正文；个人归属限于明确署名或自述；用途：贡献、机制与边界。

保留的代表来源
  1. Intel官方履历：Richard (Rich) A. Uhlig[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  2. Hot Chips 2005公开议程[Public] 系统虚拟机教程列名；不证明实际出席
  3. Intel Technology Journal 2010 Vol.14 Issue3，VT-x章节及致谢[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  4. Intel Virtualization Technology2005-05 · pp.51–54，VMX/VMCS 与 VM-execution controls
  5. Trap-driven memory simulation with Tapeworm II1997-01 · 正文 §2–4，尤其 §4.3 Completeness and Accuracy

相关短文：大页与热点

回到人物名单
267 · 虚拟化容错与存储快照

Andy Warfield

主领域：并发语义、验证与可靠性

与团队把虚拟机封装用于透明容错和虚拟磁盘快照，使既有软件获得系统级保护。

最重要贡献

  • Remus 以异步检查点复制虚拟机状态，并暂缓外部输出，避免主机故障丢失已经对外承诺的状态。
  • Parallax 将存储服务放入各主机的服务虚拟机，用写时复制 radix tree 支持频繁虚拟磁盘快照。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Andrew（Andy）Warfield 是 UBC/Cambridge 虚拟化研究者，两文均为团队合著；不把整个 Xen 或后续商业系统归为其个人成果。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：把状态封装与对外可见性分开：主机可投机执行，但检查点确认前不能释放对应网络输出；磁盘则借共享块映射保留历史版本。

思维方式

  • Remus 以异步检查点复制虚拟机状态，并暂缓外部输出，避免主机故障丢失已经对外承诺的状态。
  • 注入主机断电并检查外部输出与恢复状态；扫描脏页速率、复制带宽和检查点间隔。

可复用提问

  • 检查点间隔缩短后，保护时效的收益是否被脏页复制和输出延迟抵消？
  • 在什么工作负载和故障条件下，上述机制不再占优？

适用边界

Remus 针对单主机 fail-stop 故障，不修复会被同步复制的软件错误。Parallax 明确排除同一虚拟磁盘的多写者共享。

建议诊断 · 编辑提炼

注入主机断电并检查外部输出与恢复状态；扫描脏页速率、复制带宽和检查点间隔。

架构挑战者 · 虚拟化容错与存储快照挑战

检查点间隔缩短后，保护时效的收益是否被脏页复制和输出延迟抵消？

技能：A5 排队与尾延迟 A8 软硬件边界 A2 交叉条件

变量与比较边界
r：脏数据产生率；B：复制有效带宽；Δ：检查点周期
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：稳定复制要求 r<B；输出延迟包含等待检查点和传输确认时间。
交叉条件
复制能跟上且业务接受输出延迟时，透明容错才适用。
最强反例
持续写密集 VM 的脏页速率超过链路能力，积压导致停顿。
生产验证
注入主机断电并检查外部输出与恢复状态；扫描脏页速率、复制带宽和检查点间隔。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. Remus: High Availability via Asynchronous Virtual Machine Replication

    Brendan Cully、Geoffrey Lefebvre、Dutch Meyer、Mike Feeley、Norm Hutchinson、Andrew Warfield · 2008-04 · 论文全文；§2.1 故障模型；§3–4 实现；§5 评估。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

  2. Parallax: Virtual Disks for Virtual Machines

    Dutch Meyer、Gitika Aggarwal、Brendan Cully、Geoffrey Lefebvre、Michael Feeley、Norman Hutchinson、Andrew Warfield · 2008-04 · 论文全文；§2.1 单写者与快照；§3 数据结构；§4 评估。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Remus: High Availability via Asynchronous Virtual Machine ReplicationBrendan Cully、Geoffrey Lefebvre、Dutch Meyer、Mike Feeley、Norm Hutchinson、Andrew Warfield；2008-04；§2.1 故障模型；§3–4 实现；§5 评估；已读一手正文
  2. Parallax: Virtual Disks for Virtual MachinesDutch Meyer、Gitika Aggarwal、Brendan Cully、Geoffrey Lefebvre、Michael Feeley、Norman Hutchinson、Andrew Warfield；2008-04；§2.1 单写者与快照；§3 数据结构；§4 评估；已读一手正文
回到人物名单
268 · 虚拟化隔离与兼容执行

Pratap Subrahmanyam

主领域：并发语义、验证与可靠性

参与构建透明虚拟化与应用隔离机制，在兼容既有软件的同时收缩操作系统的信任边界。

最重要贡献

  • Overshadow 利用多重影子映射让应用看到明文、操作系统只看到加密视图，保护应用数据机密性与完整性。
  • 共同总结 VMware x86 虚拟机演进，揭示二进制翻译、影子页表与硬件辅助之间的性能和兼容性取舍。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项工作均由 VMware 等机构团队合作；Subrahmanyam 是共同作者，不能把整个 VMware 平台或所有隔离机制归为其单人贡献。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：相同物理数据按执行上下文提供不同视图，并控制应用进出；页表虚拟化则通过影子映射或嵌套遍历处理两级地址空间。

思维方式

  • Overshadow 利用多重影子映射让应用看到明文、操作系统只看到加密视图，保护应用数据机密性与完整性。
  • 分别注入内核篡改、拒绝服务和应用漏洞；页表密集工作负载比较退出次数与 TLB miss 代价。

可复用提问

  • 隔离保护的是数据内容，还是连访问模式与服务可用性也必须保护？
  • 在什么工作负载和故障条件下，上述机制不再占优？

适用边界

Overshadow 信任 VMM，不防恶意 OS 拒绝服务、访问模式/时间侧信道及应用自身漏洞；硬件辅助也不自动快于软件虚拟化。

建议诊断 · 编辑提炼

分别注入内核篡改、拒绝服务和应用漏洞；页表密集工作负载比较退出次数与 TLB miss 代价。

架构挑战者 · 虚拟化隔离与兼容执行挑战

隔离保护的是数据内容，还是连访问模式与服务可用性也必须保护？

技能：A1 假设挑战 A8 软硬件边界 A2 交叉条件

变量与比较边界
Nexit：虚拟机退出次数；Cexit：退出成本；Ntlb：TLB miss 数；Cwalk：页表遍历成本
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：虚拟化额外时间近似 Nexit×Cexit+Ntlb×Cwalk，需分别测量。
交叉条件
减少退出的收益须超过新增嵌套遍历成本。
最强反例
恶意内核不调度应用时，加密视图仍无法提供可用性。
生产验证
分别注入内核篡改、拒绝服务和应用漏洞；页表密集工作负载比较退出次数与 TLB miss 代价。
跨领域迁移
用于架构评审中的假设核验；没有执行新的实验。

已核验来源与证据范围

  1. Overshadow: A Virtualization-Based Approach to Retrofitting Protection in Commodity Operating Systems

    Xiaoxin Chen、Tal Garfinkel、E. Christopher Lewis、Pratap Subrahmanyam 等 · 2008-03 · 论文全文；§2.2 威胁模型；§3 多重影子映射；§4–7 隔离机制。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

  2. The Evolution of an x86 Virtual Machine Monitor

    Ole Agesen、Alex Garthwaite、Jeffrey Sheldon、Pratap Subrahmanyam · 2010-12-13 · 论文全文；§3 软件虚拟化与影子页表；硬件辅助、嵌套分页各节。已获取全文并核验所列章节；证据：强：可读一手正文；合著成果不等于个人独占贡献；用途：关键贡献、机制与适用边界。

保留的代表来源
  1. Overshadow: A Virtualization-Based Approach to Retrofitting Protection in Commodity Operating SystemsXiaoxin Chen、Tal Garfinkel、E. Christopher Lewis、Pratap Subrahmanyam 等；2008-03；§2.2 威胁模型；§3 多重影子映射；§4–7 隔离机制；已读一手正文
  2. The Evolution of an x86 Virtual Machine MonitorOle Agesen、Alex Garthwaite、Jeffrey Sheldon、Pratap Subrahmanyam；2010-12-13；§3 软件虚拟化与影子页表；硬件辅助、嵌套分页各节；已读一手正文
回到人物名单
318 · 让 ISA 与内存模型成为可执行、可检验的契约

Peter Sewell

主领域：并发语义、验证与可靠性 · 关联领域：基础方法、ISA 与系统抽象 ／ 编译器、运行时与并行编程

把处理器允许的行为写成可执行语义，使硬件优化与软件依赖能够在同一契约下核对。

最重要贡献

  • 与 Pulte、Flur、Deacon、French、Sarkar 共同研究 ARMv8 多副本原子内存模型，给出 Flat 操作模型与公理模型在所覆盖有限执行上的等价性论证。
  • 参与 Sail 及 ARMv8-A、RISC-V、CHERI-MIPS ISA 语义工作，以轻量依赖类型检查位向量和整数范围，并生成模拟器及证明助手定义。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

剑桥计算机科学研究者；这里按两篇共同署名论文定位其形式化 ISA 与并发语义贡献，不把 Arm 规范修订或 Sail 工具归为一人完成。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：一项优化是否正确，必须先明确它允许新增哪些可观察行为，再判断软件是否能接受这些行为。

思维方式

  • 区分实现上没有观察到与架构上明确禁止。
  • 同时比较操作执行与公理关系，检查两种描述是否遗漏行为。

可复用提问

  • 一个更激进的推测或内存序优化，新增的行为究竟被 ISA 允许，还是仅仅未被现有测试触发？

适用边界

2018 年论文的等价性证明是有限执行上的手工证明；论文明确不覆盖虚拟内存等系统方面，项目页另有勘误。Sail 可执行模型也不能自动证明任意 RTL 实现正确。

建议诊断 · 编辑提炼

固定 ISA 版本及勘误，生成 litmus tests；比较公理模型、操作模型和硬件结果；对异常、混合宽度访问、地址翻译另外列出覆盖范围。

架构挑战者 · 让 ISA 与内存模型成为可执行、可检验的契约

一个更激进的推测或内存序优化，新增的行为究竟被 ISA 允许，还是仅仅未被现有测试触发？

技能：A1 假设挑战 A8 软硬件边界

变量与比较边界
允许行为集合；实现行为集合；内存序关系；异常与系统状态覆盖；规范版本
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：正确实现要求 Behaviors(实现) ⊆ Behaviors(规范)；有限测试中未见反例仅提供证据，不能替代集合包含证明。
交叉条件
当性能优化改变跨线程可观察顺序时，必须重新核对契约；只改变内部调度而保持同一允许行为集合时，软件无需看到实现细节。
最强反例
单线程模拟器能启动 OS，仍可能漏掉多核并发或 TLB 维护错误；强内存序硬件跑通测试也不证明软件在弱模型下正确。
生产验证
固定 ISA 版本及勘误，生成 litmus tests；比较公理模型、操作模型和硬件结果；对异常、混合宽度访问、地址翻译另外列出覆盖范围。
跨领域迁移
将同一方法用于新原子指令、CXL 一致性接口和加速器可见内存语义。

已核验来源与证据范围

  1. Simplifying ARM Concurrency: Multicopy-Atomic Axiomatic and Operational Models for ARMv8

    Christopher Pulte, Shaked Flur, Will Deacon, Jon French, Susmit Sarkar, Peter Sewell · 2018-01 · 论文全文；§1 边界；§5–8 两种模型及 Theorem 8.1；§9–10 测试与工具；项目页另有勘误。已取得作者托管 PDF，阅读所列机制正文并核对署名；本地保留 PDF、提取文字和审阅摘记。；证据：强：作者署名原始技术论文；机制与历史版本边界可核对；用途：核验共同研究的机制、贡献及适用边界；不据作者排序推断个人独占贡献。

  2. ISA Semantics for ARMv8-A, RISC-V, and CHERI-MIPS

    Alasdair Armstrong, Thomas Bauereiss, Brian Campbell, Alastair Reid, Kathryn E. Gray, Robert M. Norton, Prashanth Mundkur, Mark Wassell, Jon French, Christopher Pulte, Shaked Flur, Ian Stark, Neel Krishnaswami, Peter Sewell · 2019-01 · 论文全文；§2 ISA 模型；§3.1 位向量长度与整数范围；§4 证明助手导出。已取得作者托管 PDF，阅读所列机制正文并核对署名；本地保留 PDF、提取文字和审阅摘记。；证据：强：作者署名原始技术论文；机制与历史版本边界可核对；用途：核验共同研究的机制、贡献及适用边界；不据作者排序推断个人独占贡献。

保留的代表来源
  1. Simplifying ARM Concurrency: Multicopy-Atomic Axiomatic and Operational Models for ARMv8§1 边界；§5–8 两种模型及 Theorem 8.1；§9–10 测试与工具；项目页另有勘误
  2. ISA Semantics for ARMv8-A, RISC-V, and CHERI-MIPS§2 ISA 模型；§3.1 位向量长度与整数范围；§4 证明助手导出
回到人物名单
319 · 把能力权限贯穿 ISA、ABI 和系统软件

Robert N. M. Watson

主领域：并发语义、验证与可靠性 · 关联领域：基础方法、ISA 与系统抽象 ／ 编译器、运行时与并行编程

用不可伪造的能力约束指针权限，并把保护模型落实到调用、分配器、动态链接和内核接口。

最重要贡献

  • 共同提出并实现 CHERI 混合能力系统：用封存的代码/数据能力及受控调用支持保护域隔离，保留与传统虚拟内存协作的路径。
  • 参与 CheriABI，将能力来源与最小权限原则延伸到 POSIX C 运行时、分配器、动态链接及用户/内核接口，系统分析兼容性修改。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

CHERI 与 CheriABI 团队共同作者；本页聚焦保护模型和系统软件落地。2015 架构是研究快照，不作为当前所有 CHERI 实现的指令规范。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：安全边界只有穿过真实 ABI 和系统调用后仍然成立，才算成为可部署的架构能力。

思维方式

  • 追踪每条指针的来源、权限和跨域传播。
  • 把兼容性问题分成指针形状、整数转换、权限及接口几类。

可复用提问

  • 引入能力指针之后，哪些分配器或系统接口仍偷偷重建了覆盖整个地址空间的权限？

适用边界

能力指针的 128 位表示不等于 128 位整数 ISA；空间边界与权限机制本身不自动解决释放后使用、侧信道或所有并发错误。本文旧版调用机制不外推新版规范。

建议诊断 · 编辑提炼

从分配、派生、跨库调用、系统调用到释放逐段追踪权限；使用实际 C/C++ 应用检查越界、来源丢失和 ABI 不兼容，并单独测试时间安全机制。

架构挑战者 · 把能力权限贯穿 ISA、ABI 和系统软件

引入能力指针之后，哪些分配器或系统接口仍偷偷重建了覆盖整个地址空间的权限？

技能：A1 假设挑战 A8 软硬件边界 A10 产品判断

变量与比较边界
权限集合；指针来源；ABI 兼容修改；跨域调用频度；内存占用；时间安全覆盖
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：派生能力的权限应不超出父能力；部署收益取决于漏洞覆盖及可迁移软件比例，同时扣除指针、调用和改造成本。
交叉条件
当细粒度边界减少攻击面且软件移植成本可控时，能力模型更有价值；若关键组件仍依赖广泛环境权限，局部采用的保护收益会受限。
最强反例
程序已使用带边界能力，却由受信任代码把过宽权限交给不可信库；硬件检查全部通过，最小权限目标仍未实现。
生产验证
从分配、派生、跨库调用、系统调用到释放逐段追踪权限；使用实际 C/C++ 应用检查越界、来源丢失和 ABI 不兼容，并单独测试时间安全机制。
跨领域迁移
评估 CPU 安全扩展时，把硬件机制与编译器、分配器及生产软件改造列为同一交付物。

已核验来源与证据范围

  1. CHERI: A Hybrid Capability-System Architecture for Scalable Software Compartmentalization

    Robert N. M. Watson, Jonathan Woodruff, Peter G. Neumann, Simon W. Moore 等共同作者 · 2015-05 · 论文全文；PDF pp.5–8：sealed code/data capability、对象调用、trusted stack 与软硬件实现。已取得作者托管 PDF，阅读所列机制正文并核对署名；本地保留 PDF、提取文字和审阅摘记。；证据：强：作者署名原始技术论文；机制与历史版本边界可核对；用途：核验共同研究的机制、贡献及适用边界；不据作者排序推断个人独占贡献。

  2. CheriABI: Enforcing Valid Pointer Provenance and Minimizing Pointer Privilege in the POSIX C Run-time Environment

    Brooks Davis, Robert N. M. Watson, Alexander Richardson, Peter G. Neumann, Simon W. Moore 等共同作者 · 2019-04 · 论文全文；§3–4：抽象能力、分配器、用户/内核接口、动态链接；§5 兼容性分类。已取得作者托管 PDF，阅读所列机制正文并核对署名；本地保留 PDF、提取文字和审阅摘记。；证据：强：作者署名原始技术论文；机制与历史版本边界可核对；用途：核验共同研究的机制、贡献及适用边界；不据作者排序推断个人独占贡献。

保留的代表来源
  1. CHERI: A Hybrid Capability-System Architecture for Scalable Software CompartmentalizationPDF pp.5–8：sealed code/data capability、对象调用、trusted stack 与软硬件实现
  2. CheriABI: Enforcing Valid Pointer Provenance and Minimizing Pointer Privilege in the POSIX C Run-time Environment§3–4：抽象能力、分配器、用户/内核接口、动态链接；§5 兼容性分类
回到人物名单
320 · 把能力安全的元数据成本带回真实流水线和内存层次

Simon Moore

主领域：并发语义、验证与可靠性 · 关联领域：物理实现、能效与能源边界 ／ 存储层次、缓存与数据局部性

通过能力边界压缩与标签缓存组织，研究细粒度硬件保护如何在真实存储和执行路径上实现。

最重要贡献

  • 参与 CHERI Concentrate：用边界编码及内嵌指数提高压缩能力的精度，同时保留一定范围的暂时越界指针算术以兼容实际 C 软件。
  • 参与 Efficient Tagged Memory：研究单比特标签与数据的合并缓存、标签缓存及层次标签表，利用空间局部性和无标签区域降低额外访存。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

剑桥体系结构研究者、CHERI 硬件团队共同作者；本页突出压缩表示与标签存储的实现问题，两项方案均属论文所列团队共同成果。

来源事实 · 与编辑解读分列

  • 参与 CHERI Concentrate：用边界编码及内嵌指数提高压缩能力的精度，同时保留一定范围的暂时越界指针算术以兼容实际 C 软件。 CHERI Concentrate: Practical Compressed Capabilities
  • 参与 Efficient Tagged Memory：研究单比特标签与数据的合并缓存、标签缓存及层次标签表，利用空间局部性和无标签区域降低额外访存。 Efficient Tagged Memory

机制与核心论证 · 编辑解读

编辑提炼：一个安全元数据位的容量看似很小，实际代价由访问粒度、命中率、更新频率和关键路径共同决定。

思维方式

  • 先量化真实对象大小和指针密度，再选择编码精度。
  • 分别计算元数据容量、访存流量和执行时序成本。

可复用提问

  • 能力指针压缩省下的容量，是否被边界取整、标签缺失和解码延迟抵消？

适用边界

CHERI Concentrate 的表示宽度描述能力而非通用整数宽度；可表示的暂时越界指针不等于允许越界解引用。标签论文主要研究单比特标签，不能直接外推大型元数据或任意 ASIC。

建议诊断 · 编辑提炼

用生产分配器和指针密集/稀疏负载测边界取整、缓存 miss、标签 DRAM 流量与频率；分别消融压缩编码、标签缓存和层次结构。

架构挑战者 · 把能力安全的元数据成本带回真实流水线和内存层次

能力指针压缩省下的容量，是否被边界取整、标签缺失和解码延迟抵消？

技能：A2 交叉条件 A4 局部性推理 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
对象大小分布；能力宽度；边界精度；标签密度和缓存命中；额外流量；解码关键路径
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：用成本向量分别记录指针与标签存储字节、边界取整浪费字节、额外标签传输字节及执行时间；在相同保护语义和负载下比较，未经权重与单位换算不相加。
交叉条件
大量小对象与无标签区域有利于精确紧凑编码和标签压缩；密集指针随机访问、低标签命中或要求精确子对象边界时收益可能缩小。
最强反例
只有元数据占比很低，却因每次数据缺失都引发独立标签访问而显著增加延迟；容量低不保证访问成本低。
生产验证
用生产分配器和指针密集/稀疏负载测边界取整、缓存 miss、标签 DRAM 流量与频率；分别消融压缩编码、标签缓存和层次结构。
跨领域迁移
可迁移到内存标记、加密完整性元数据和带权限的远程内存，但应重建各自的元数据密度与一致性模型。

已核验来源与证据范围

  1. CHERI Concentrate: Practical Compressed Capabilities

    Jonathan Woodruff, Alexandre Joannou, Hongyan Xia, Anthony Fox, Robert Norton, Thomas Bauereiss, David Chisnall, Brooks Davis, Khilan Gudka, Nathaniel W. Filardo, A. Theodore Markettos, Michael Roe, Peter G. Neumann, Robert N. M. Watson, Simon W. Moore · 2019 · 论文全文；§4.2 内嵌指数；§4.4 分配器与精度；§5.3 可表示缓冲区与越界指针算术。已取得作者托管 PDF，阅读所列机制正文并核对署名；本地保留 PDF、提取文字和审阅摘记。；证据：强：作者署名原始技术论文；机制与历史版本边界可核对；用途：核验共同研究的机制、贡献及适用边界；不据作者排序推断个人独占贡献。

  2. Efficient Tagged Memory

    Alexandre Joannou, Jonathan Woodruff, Robert Kovacsics, Simon W. Moore, Alex Bradbury, Hongyan Xia, Robert N. M. Watson 等共同作者 · 2017-11 · 论文全文；§IV–V 单比特标签存储及合并缓存；§VI 层次标签表、压缩与 FPGA 评估。已取得作者托管 PDF，阅读所列机制正文并核对署名；本地保留 PDF、提取文字和审阅摘记。；证据：强：作者署名原始技术论文；机制与历史版本边界可核对；用途：核验共同研究的机制、贡献及适用边界；不据作者排序推断个人独占贡献。

保留的代表来源
  1. CHERI Concentrate: Practical Compressed Capabilities§4.2 内嵌指数；§4.4 分配器与精度；§5.3 可表示缓冲区与越界指针算术
  2. Efficient Tagged Memory§IV–V 单比特标签存储及合并缓存；§VI 层次标签表、压缩与 FPGA 评估
回到人物名单
348 · 按错误传播边界配置可靠性保护

Nhon Quach

主领域：并发语义、验证与可靠性 · 关联领域：存储层次、缓存与数据局部性 ／ CPU 微架构与工业实现

将错误检测、隔离、恢复及保护成本共同设计，让局部故障尽可能停留在能够安全处置的范围内。

最重要贡献

  • 署名说明 Itanium 的多级 RAS 隔离：可纠正错误本地修复，未立即消费的坏数据以 poison 延后处理，并按指令、进程、节点及系统选择隔离边界。
  • 与 Yanru Li、Rahul Gulati 共同提出按区域启用 ECC 的存储方案：检查地址范围，转换读写地址与长度，交织数据和校验位，对非保护区域使用普通通路。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

处理器与系统架构研究者。CMU 2006 官方讲座简介记录其曾定义第一代 Itanium RAS 架构；Hot Chips 2025 列为程序委员会共同主席，2026 列为组织委员会副主席。会议职责用于身份交叉核验，正式收录依据为技术作品。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：ECC 能检测或修复多少位只是起点；更重要的是错误何时暴露、传播到哪里，以及系统能否保留未受影响的工作。

思维方式

  • 区分错误可检测、可纠正、可隔离和可恢复。
  • 把错误路径上的验证与状态保存当作正常架构的一部分。

可复用提问

  • 一个不可纠正内存错误，能否只影响实际消费它的进程，而不破坏其他任务或系统状态？

适用边界

Itanium 的 poison 需要平台共同遵守传播与消费规则，地址/tag 错误可能要求更大范围隔离。专利是可实施方案披露，不证明量产；细粒度 ECC 示例会明显增加容量与传输开销。

建议诊断 · 编辑提炼

注入数据、tag、地址及多比特错误，追踪首次检测、poison 传播、消费触发和故障升级；检查 CPU、DMA、固件与 OS 的一致处理，并测量保护区域的容量、带宽和时延成本。

架构挑战者 · 按错误传播边界配置可靠性保护

一个不可纠正内存错误，能否只影响实际消费它的进程，而不破坏其他任务或系统状态？

技能：A1 假设挑战 A2 交叉条件 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
检测覆盖；错误地址可信度；poison 粒度；共享范围；隔离域；恢复时长；ECC 容量/带宽开销；验证复杂度
条件性模型 · 编辑提炼
编辑条件模型：总风险取决于错误发生率、检测与恢复失败概率和影响范围；保护方案应同时计入资源与验证成本，不能仅用校验位数量评价。
交叉条件
数据归属明确且所有消费者遵循 poison 语义时，局部隔离可提高可用性；地址损坏、共享内核状态或错误处理状态不可信时，必须扩大隔离范围。
最强反例
CPU 能标记 poison，但 DMA 或平台转发时丢失错误标识，坏数据进入另一个任务；单部件 ECC 正确仍不代表端到端隔离成立。
生产验证
注入数据、tag、地址及多比特错误，追踪首次检测、poison 传播、消费触发和故障升级；检查 CPU、DMA、固件与 OS 的一致处理，并测量保护区域的容量、带宽和时延成本。
跨领域迁移
评估 CPU、CXL 内存扩展及异构共享内存时，验收完整错误传播与恢复链，并将保护成本纳入平台比较。

已核验来源与证据范围

  1. High Availability and Reliability in the Itanium Processor

    Nhon Quach · 2000-09/10 · 论文全文；IEEE Micro 20(5), pp.61–69；重点 pp.64–65：Error containment、Data poisoning、Error promotion。已取得大学托管原刊 PDF 的检索正文，读取署名、分层错误隔离、poison 传播及错误升级机制；本地保留审阅摘记。；证据：强：本人署名原始技术文章，历史机制正文可核查；用途：本人对 Itanium RAS 机制及设计取舍的技术说明；不将整颗处理器或团队实现归为个人独创。

  2. Systems and methods for implementing error correcting code regions in a memory — US9983930B2

    Nhon Quach, Yanru Li, Rahul Gulati · 2018-05-29 · 专利说明书正文（所列部分）；说明书 Figures 3A–3C、4、5A–5C 对应段落：range check、地址/长度转换、ECC 交织及读取解码；署名与公布日期。已取得并阅读公开专利的发明人、公布日期及所列读写机制正文；本地保留审阅摘记。；证据：强：共同发明人署名的原始技术说明；不代表量产、性能实测或法律状态结论；用途：核验按区域保护的 ECC 数据路径共同发明；不据专利推断产品采用或个人独占贡献。

保留的代表来源
  1. High Availability and Reliability in the Itanium ProcessorIEEE Micro 20(5), pp.61–69；重点 pp.64–65：Error containment、Data poisoning、Error promotion
  2. Systems and methods for implementing error correcting code regions in a memory — US9983930B2说明书 Figures 3A–3C、4、5A–5C 对应段落：range check、地址/长度转换、ECC 交织及读取解码；署名与公布日期
  3. Hot Chips 2025 Committees2025：Program Co-Chair，时点机构为 Samsung
  4. Hot Chips 2026 Committees2026：Organizing Vice Chair；机构栏为空
  5. RAS Design Practices in Commercial Microprocessors — CMU seminar2006-10-03：讲者简介和报告摘要；只作历史身份/背景辅助
回到人物名单

编译器、运行时与并行编程 38 位

程序表示、并行分解、调度、内存管理与实验方法；检查硬件和软件的分工。

查看本领域名单
147 · 数据流、程序语义与保护

Jack B. Dennis

主领域：编译器、运行时与并行编程

将数据依赖驱动的执行条件与程序到分布式资源的映射一起具体化

最重要贡献

  • 披露分离 execution system 与 enable system 的数据流处理单元。
  • 在不同专利中披露从程序描述树生成分阶段代码块及数组分配策略的编译过程。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

数据流模型需要落实为有限硬件资源上的可执行协议，而不是无限并行的抽象图。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：评审数据流方案时，应把依赖触发、有限缓冲、数据布局和并行映射连成一个闭环，确认抽象并行性没有变成通信或存储瓶颈。

思维方式

  • 区分语义依赖与执行次序。
  • 让工作就绪条件显式化。
  • 明确并行程序的状态语义。
  • 用抽象界定保护责任。

可复用提问

  • 什么数据到齐后即可执行？
  • 共享状态是否阻碍并行？
  • 保护边界由谁维护？

适用边界

两项唯一发明人署名不等于数据流领域为一人创立；申请分别为06/885836与06/947230，专利族不同。第二项对第一项有引用，计入的是新增编译映射说明；性能估计不能当作产品测量。

建议诊断 · 编辑提炼

比较依赖就绪与实际发射之间的等待，计入状态、通信与调度开销。

架构挑战者 · 依赖就绪与执行表达

什么数据到齐后即可执行？

技能：A1 假设挑战 A3 瓶颈识别 A8 软硬件边界

变量与比较边界
T_order_saved：消除非必要顺序等待；T_state、T_comm：新增暴露成本。
条件性模型 · 编辑提炼
保持数据依赖和保护语义后，净收益要求 T_order_saved>T_state+T_comm。
交叉条件
释放的合法并行度必须覆盖表达、状态与通信成本。
最强反例
细粒度任务产生过多状态与消息，供给被管理淹没。
生产验证
比较依赖就绪与实际发射之间的等待，计入状态、通信与调度开销。
跨领域迁移
迁移到任务 DAG 或异步推理工作流。

已核验来源与证据范围

  1. Dataflow processing element, multiprocessor, and processes

    Jack B. Dennis · 1989-03-21 · 专利说明书全文；DESCRIPTION (IV) The Enable System—FIG.5：enable count、reset count 与 fire/done 通信。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：本人为唯一署名发明人；两项不同申请及专利族，第二项引用第一项硬件但新增编译映射过程，不据专利推断产业采用。

  2. Method and product involving translation and execution of programs by automatic partitioning and data structure allocation

    Jack B. Dennis · 1992-06-30 · 专利说明书全文；DESCRIPTION OF THE PREFERRED EMBODIMENT，D–F：analysis/strategy/construction、mapping strategy tree、array allocation；全文亦见 freepatentsonline.com/5127104.html。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：本人为唯一署名发明人；两项不同申请及专利族，第二项引用第一项硬件但新增编译映射过程，不据专利推断产业采用。

保留的代表来源
  1. MIT：数据流与保护研究回顾2026 · 合作研究路线
  2. Dataflow processing element, multiprocessor, and processes1989-03-21 · DESCRIPTION (IV) The Enable System—FIG.5：enable count、reset count 与 fire/done 通信
  3. Method and product involving translation and execution of programs by automatic partitioning and data structure allocation1992-06-30 · DESCRIPTION OF THE PREFERRED EMBODIMENT，D–F：analysis/strategy/construction、mapping strategy tree、array allocation；全文亦见 freepatentsonline.com/5127104.html

相关短文：同步与关键路径 状态表示

回到人物名单
148 · 编译优化与机器协同

John Cocke

主领域：编译器、运行时与并行编程

通过全局数据流表示和表达式重组，让编译器识别并消除更多重复工作

最重要贡献

  • 与 Auslander、Markstein 共同披露基于 basis/kill-set 的全局公共子表达式消除与代码移动。
  • 与 Markstein 共同披露按循环区域进行 reassociation，并结合强度削减和目标寻址模式。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

此处聚焦两个有完整技术披露的编译优化机制，不以人物奖项代替算法证据。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：机器上看似相同的算术，只有在数据流、循环边界与语义允许的变换下，才能安全转为更少的工作。

思维方式

  • 观察生成代码而非只看源程序。
  • 把编译能力纳入指令设计。
  • 区分语义复杂度与实现复杂度。
  • 用实际执行路径评价简化。

可复用提问

  • 硬件复杂功能是否被充分使用？
  • 编译变换能否消除同样成本？
  • 更简单接口如何改变实际执行？

适用边界

两项为不同专利的共同技术披露，不等于已证明生产收益，也不据此声称独自发明全部优化编译或 RISC。

建议诊断 · 编辑提炼

对代表性代码检查生成指令、依赖与访存，再做端到端预算比较。

架构挑战者 · 编译与硬件共同简化

硬件复杂功能是否被充分使用？

技能：A1 假设挑战 A3 瓶颈识别 A8 软硬件边界

变量与比较边界
T_exec_saved：实际执行节省；H_sw：新增软件暴露开销；K：编译投入；n：复用。
条件性模型 · 编辑提炼
同语义下 n(T_exec_saved-H_sw)>K；硬件面积/功率另计。
交叉条件
净执行节省为正且复用足以摊销编译与部署。
最强反例
复杂功能虽少用，却是关键负载的不可替代路径。
生产验证
对代表性代码检查生成指令、依赖与访存，再做端到端预算比较。
跨领域迁移
迁移到 ISA 扩展、JIT 或 AI graph lowering。

已核验来源与证据范围

  1. Method for improving global common subexpression elimination and code motion in an optimizing compiler

    Marc A. Auslander; John Cocke; Peter W. Markstein · 1987-04-07 · 专利说明书全文；说明书步骤2–6、TABLE I 与 kill sets；claims 4–8。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：共同发明人署名；核验技术说明，不以专利推断采用规模或法律有效性。

  2. Method for improving the efficiency of arithmetic code generation in an optimizing compiler using the technique of reassociation

    John Cocke; Peter W. Markstein · 1989-01-31 · 专利说明书全文；SUMMARY OF THE INVENTION 步骤1–10；DISCLOSURE OF THE INVENTION、FIGS.2–7。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：共同发明人署名；核验技术说明，不以专利推断采用规模或法律有效性。

保留的代表来源
  1. ACM：Cocke 获奖依据1985／1987 · 架构与优化编译器
  2. Method for improving global common subexpression elimination and code motion in an optimizing compiler1987-04-07 · 说明书步骤2–6、TABLE I 与 kill sets；claims 4–8
  3. Method for improving the efficiency of arithmetic code generation in an optimizing compiler using the technique of reassociation1989-01-31 · SUMMARY OF THE INVENTION 步骤1–10；DISCLOSURE OF THE INVENTION、FIGS.2–7

相关短文：内核与服务性能 执行资源与工作

回到人物名单
149 · 并行编译、存储层次与应用调优

David J. Kuck

主领域：编译器、运行时与并行编程 · 关联领域：HPC 与可扩展并行系统

用程序依赖分析连接编译变换、并行度与访存组织

最重要贡献

  • 与 Kuhn、Padua、Leasure、Wolfe 共同以依赖图组织编译优化。
  • 在本人技术口述中解释从数组访问模式推导并行存储与 alignment network 需求的研究方法。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

对真实程序的分析可以揭示机器并行资源能否被利用，而不只从处理器数量推导性能。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：声称硬件可并行之前，应先确认程序中的真依赖与存储复用造成的假依赖，并检查访存模式能否映射到实际存储组织。

思维方式

  • 将编译与机器共同评价。
  • 分析循环和数据依赖。
  • 让布局与执行粒度匹配。
  • 将库和应用调优纳入收益。

可复用提问

  • 哪个依赖阻止变换？
  • 访存是否匹配并行粒度？
  • 生成代码兑现了多少资源？

适用边界

依赖图论文为五人合作，原文也承认 renaming 的前人工作；口述回忆不能独立证明所有向量编译器受其影响，Omega network 的具体工作明确归 Duncan Lawrie。

建议诊断 · 编辑提炼

比较变换前后依赖、访存、同步与完整运行时间。

架构挑战者 · 软件变换与数据组织

哪个依赖阻止变换？

技能：A2 交叉条件 A4 局部性推理 A6 规模扩展

变量与比较边界
T_comp_saved；T_move_extra；T_sync_extra：暴露时间。
条件性模型 · 编辑提炼
依赖合法后，净收益要求 T_comp_saved>T_move_extra+T_sync_extra。
交叉条件
并行变换带来的工作减少须覆盖布局转换与同步。
最强反例
变换增加不局部访问，带宽先于计算饱和。
生产验证
比较变换前后依赖、访存、同步与完整运行时间。
跨领域迁移
迁移到算子融合、tiling 或专家并行。

已核验来源与证据范围

  1. Dependence Graphs and Compiler Optimizations

    David J. Kuck; Robert H. Kuhn; David A. Padua; Bruce Leasure; Michael Wolfe · 1981 · 论文全文；§3.1 Renaming、§3.2 Expansion：依赖边移除和迭代私有位置；正文已下载文本核验。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

  2. Oral-History: David Kuck

    David Kuck; interviewer Andrew Goldstein · 1991-08-15 · 本人访谈文字稿；Beginnings of Parafrase Project；Influence of Work：parallel memories、alignment networks 和数组下标访问模式的技术解释。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：本人技术口述；回忆中的影响范围不作为独立测量或首创证明。

保留的代表来源
  1. IEEE：Kuck 研究资料1993 · 并行编译与系统
  2. Dependence Graphs and Compiler Optimizations1981 · §3.1 Renaming、§3.2 Expansion：依赖边移除和迭代私有位置；正文已下载文本核验
  3. Oral-History: David Kuck1991-08-15 · Beginnings of Parafrase Project；Influence of Work：parallel memories、alignment networks 和数组下标访问模式的技术解释

相关短文：更多核心 粒度与放置

回到人物名单
150 · VLIW、EPIC 与编译调度

B. Ramakrishna (Bob) Rau

主领域：编译器、运行时与并行编程

把循环重叠执行约束与推测异常处理变成可实现的编译—硬件合同

最重要贡献

  • 独著 iterative modulo scheduling，围绕 initiation interval 组织可行调度搜索。
  • 与 Hwu、Mahlke 等共同研究 sentinel scheduling 的编译器控制推测。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

跨迭代并行必须满足依赖和资源约束，提前执行还必须区分应报告与应忽略的异常。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：先辨别循环瓶颈是递归链还是资源占用，再看推测是否把异常和恢复成本转移到了可控位置。

思维方式

  • 把可提前知道的信息交给编译。
  • 显式表示并行与资源约束。
  • 检查静态调度遇到动态变化的行为。
  • 共同优化架构与工具链。

可复用提问

  • 编译器能可靠知道什么？
  • 哪些事件必须运行时适应？
  • 静态计划失配时付出多少成本？

适用边界

IMS 是本人论文，sentinel 为七人合作；II 下界不保证启发式必然达到最优，推测机制依赖规定的硬件与恢复支持。

建议诊断 · 编辑提炼

改变访存延迟与分支行为，测量调度失配及工具链收益。

架构挑战者 · 静态与动态调度边界

编译器能可靠知道什么？

技能：A2 交叉条件 A8 软硬件边界 A9 工作负载先行

变量与比较边界
T_dynamic_saved：减少动态管理；T_mismatch：静态失配时间；H：额外成本。
条件性模型 · 编辑提炼
固定语义下要求 T_dynamic_saved>T_mismatch+H。
交叉条件
静态可知信息足够稳定，收益才超过未知延迟导致的失配。
最强反例
访存和分支变化使原调度长期空转。
生产验证
改变访存延迟与分支行为，测量调度失配及工具链收益。
跨领域迁移
迁移到 AI 图编译或固定流水线。

已核验来源与证据范围

  1. Iterative Modulo Scheduling: An Algorithm for Software Pipelining Loops

    B. Ramakrishna Rau · 1994 · 论文全文；§1–2，PDF pp.1–2，刊页63–64：II、资源/递归约束下界与逐步增加候选 II。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

  2. Sentinel Scheduling: A Model for Compiler-Controlled Speculative Execution

    Scott A. Mahlke; William Y. Chen; Roger A. Bringmann; Richard E. Hank; Wen-mei W. Hwu; B. Ramakrishna Rau; Michael S. Schlansker · 1993 · 论文全文；§3.1，作者上传全文稿 pp.8–9：operation 与 sentinel 分离、home block 及共享 sentinel。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

保留的代表来源
  1. IEEE：Rau 的架构与编译研究2002 · VLIW 与 EPIC
  2. Iterative Modulo Scheduling: An Algorithm for Software Pipelining Loops1994 · §1–2，PDF pp.1–2，刊页63–64：II、资源/递归约束下界与逐步增加候选 II
  3. Sentinel Scheduling: A Model for Compiler-Controlled Speculative Execution1993 · §3.1，作者上传全文稿 pp.8–9：operation 与 sentinel 分离、home block 及共享 sentinel

相关短文：并行映射 编译与服务

回到人物名单
151 · VLIW 与编译器表达并行

Joseph A. (Josh) Fisher

主领域：编译器、运行时与并行编程

把常见路径作为整体调度单位，并让长指令字机器配合编译器暴露的并行

最重要贡献

  • 独著 trace scheduling 原文，先选路径构建依赖图，再统一调度并补偿路径外代码。
  • 独著 ELI-512/VLIW 设计论文，讨论编译器与多操作机器的共同设计。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

逐基本块压缩可能提前固化决定，使跨块并行机会难以恢复。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：跨基本块的并行机会要与代码复制、冷路径成本和机器资源约束一起核算。

思维方式

  • 让并行计划成为明确表示。
  • 共同考虑编译与发射资源。
  • 检查计划的动态失配。
  • 核算代码和工具链成本。

可复用提问

  • 并行信息在接口中保留了吗？
  • 编译计划有多少能够兑现？
  • 动态变化怎样破坏静态安排？

适用边界

论文独著不代表 ELI 项目由一人实现；原文致谢多位合作成员。预期性能和理想机器假设不是量产实测，热路径优化也可能增加代码空间或拖慢其他路径。

建议诊断 · 编辑提炼

在不同输入和存储延迟下比较发射利用率、失配与端到端执行。

架构挑战者 · 提前表达并行

并行信息在接口中保留了吗？

技能：A1 假设挑战 A6 规模扩展 A8 软硬件边界

变量与比较边界
W：工作；S：依赖 span；H_schedule：表达与调度开销。
条件性模型 · 编辑提炼
理想并行度 W/S 仅给潜力；用实际 trace 估计净时间及 H_schedule。
交叉条件
提前调度节省的等待须超过代码与失配成本。
最强反例
输入改变控制路径，提前表达的并行不能执行。
生产验证
在不同输入和存储延迟下比较发射利用率、失配与端到端执行。
跨领域迁移
迁移到编译式 GPU kernel 或数据流 accelerator。

已核验来源与证据范围

  1. Trace Scheduling: A Technique for Global Microcode Compaction

    Joseph A. Fisher · 1981 · 论文全文；§III.D，PDF pp.5–6，刊页482–483：trace DAG、pick-trace、schedule、bookkeep。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

  2. Very Long Instruction Word Architectures and the ELI-512

    Joseph A. Fisher · 1983 · 论文全文；TRACE SCHEDULING、BULLDOG 与 A MACHINE TO RUN TRACE-SCHEDULED CODE，PDF pp.2–6；Acknowledgements p.10。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

保留的代表来源
  1. ACM：VLIW 与团队设计的官方回顾2023 · Fisher 与 Multiflow 路线
  2. IEEE：Fisher 人物资料2003 · 架构贡献
  3. Trace Scheduling: A Technique for Global Microcode Compaction1981 · §III.D，PDF pp.5–6，刊页482–483：trace DAG、pick-trace、schedule、bookkeep
  4. Very Long Instruction Word Architectures and the ELI-5121983 · TRACE SCHEDULING、BULLDOG 与 A MACHINE TO RUN TRACE-SCHEDULED CODE，PDF pp.2–6；Acknowledgements p.10

相关短文：并行映射 编译与整体服务

回到人物名单
152 · 程序表示、编译与并行映射

Wen-mei Hwu · 胡文美

主领域：编译器、运行时与并行编程 · 关联领域：GPU、AI 与专用加速

把跨基本块并行机会与正确执行条件一起交给编译器和硬件

最重要贡献

  • 与团队研究 superblock，将高频路径组织为无侧入口区域。
  • 与 sentinel scheduling 合作者把推测执行与异常检查分离。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

IMPACT 路线不仅需要更多可同时执行的指令，也需要控制流和异常处理的配套机制。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：评估编译器暴露的 ILP 时，把冷路径维护、代码膨胀、异常恢复和数值语义一起算进代价。

思维方式

  • 先区分问题本身与当前代码，避免把串行实现误认为天然串行依赖。
  • 在增加核心之前，尝试重组数据、任务划分和控制流。
  • 分别检查问题中的并行性、程序表达的并行性和硬件兑现的并行性。
  • 沿执行路径检查转换、传输和同步，避免用单个内核代替端到端结果。

可复用提问

  • 这个依赖属于算法语义，还是当前表示方式？
  • 数据、任务和硬件执行的粒度是否匹配？
  • 编译器和运行时是否拿到了做出好决策所需的信息？

适用边界

Superblock 与 sentinel 均为合作研究；原始 hyperblock 1992 论文未列 Hwu 为作者，故不以其署名支持个人归属；不外推为 GPU 产品实测。

建议诊断 · 编辑提炼

对同一输入分别记录依赖、分支分歧、数据转换、同步和端到端时间，检验重新划分后的净收益。

架构挑战者 · 并行表达与映射净益

这个依赖属于算法语义，还是当前表示方式？

技能：A2 交叉条件 A4 局部性推理 A8 软硬件边界

变量与比较边界
T_old：原执行；T_new：新映射执行；T_convert、T_sync：额外暴露时间。
条件性模型 · 编辑提炼
同输入结果下比较 T_new+T_convert+T_sync 与 T_old，重叠按 trace。
交叉条件
T_old-T_new>T_convert+T_sync。
最强反例
kernel 变快但布局转换、分歧和同步使完整任务变慢。
生产验证
对同一输入分别记录依赖、分支分歧、数据转换、同步和端到端时间，检验重新划分后的净收益。
跨领域迁移
迁移到 MoE 路由或 CPU 向量布局。

已核验来源与证据范围

  1. The Superblock: An Effective Technique for VLIW and Superscalar Compilation

    Wen-mei W. Hwu; Scott A. Mahlke; William Y. Chen; Pohua P. Chang; Nancy J. Warter; Roger A. Bringmann; Roland G. Ouellette; Richard E. Hank; Tokuzo Kiyohara; Grant E. Haab; John G. Holm; Daniel M. Lavery · 1993 · 论文全文；§2、§3.2–3.3，PDF pp.2–3、6–8：tail duplication、展开和依赖消除。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

  2. Sentinel Scheduling: A Model for Compiler-Controlled Speculative Execution

    Scott A. Mahlke; William Y. Chen; Roger A. Bringmann; Richard E. Hank; Wen-mei W. Hwu; B. Ramakrishna Rau; Michael S. Schlansker · 1993 · 论文全文；§3.1，作者上传全文稿 pp.8–9：operation 与 sentinel 分离、home block 及共享 sentinel。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

保留的代表来源
  1. IMPACT: An architectural framework for multiple-instruction-issue processors1991 · 合作论文与作者机构摘要
  2. Program Decision Logic Optimization Using Predication and Control Speculation2001 · 合作论文
  3. Programming Massively Parallel Processors 第四版2022 · 合著教材与出版社目录
  4. The Superblock: An Effective Technique for VLIW and Superscalar Compilation1993 · §2、§3.2–3.3，PDF pp.2–3、6–8：tail duplication、展开和依赖消除
  5. Sentinel Scheduling: A Model for Compiler-Controlled Speculative Execution1993 · §3.1，作者上传全文稿 pp.8–9：operation 与 sentinel 分离、home block 及共享 sentinel

相关短文：Prefill / decode 的组织边界 更多核心与有效吞吐

回到人物名单
153 · 编译器表示、分层降低与异构计算

Chris Lattner

主领域：编译器、运行时与并行编程 · 关联领域：GPU、AI 与专用加速

让程序语义跨优化阶段保留，并让不同抽象层在同一编译基础设施中共存

最重要贡献

  • 与 Vikram Adve 合著 LLVM，显式表示类型、地址运算和内存访问。
  • 与 MLIR 团队共同提出可扩展、多层表示及渐进降低的基础设施。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

LLVM 与 MLIR 面对低层优化所需信息丢失，以及专用编译器重复建设的问题。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：评审加速器编译链时，先问哪些语义在降低过程中丢失，以及何处验证转换仍保留所需约束。

思维方式

  • 选择能表达目标优化的中间表示。
  • 延后丢弃后续仍有价值的信息。
  • 将复用基础设施与领域专用化结合。
  • 共同评价生成代码和工具链成本。

可复用提问

  • 哪一步降低丢掉了决定性能的信息？
  • 是否必须增加硬件，还是改变表达就能优化？
  • 工具链收益能否覆盖编译和集成成本？

适用边界

采用 2004 LLVM 和 2020 MLIR 原文语境，不把历史 IR 语法当作当前规范；两项均为合作贡献。

建议诊断 · 编辑提炼

以等语义程序比较表示及变换，逐阶段消融，测量生成代码、编译时延、执行 goodput 和后端兼容性。

架构挑战者 · 表达与编译成本挑战

更昂贵的编译优化每次执行节省一点时间：多少次复用后才值得采用？

技能：A1 假设挑战 A2 交叉条件 A8 软硬件边界 A9 工作负载先行

变量与比较边界
C_compile：相对基线新增的一次性编译成本，按时间计；Δt：每次同语义执行节省时间；n：复用次数。
条件性模型 · 编辑提炼
简单串行时间摊销模型：n × Δt > C_compile；同时分别检查启动 SLO、能量和部署成本。
交叉条件
Δt > 0 时 n > C_compile/Δt；动态形状或频繁失效会改变复用次数。
最强反例
执行规模很小或图形频繁变化，缓存编译结果无法充分复用。
生产验证
扫描形状、复用和后端；测量冷启动、编译命中、真实执行及错误回退，检查逐阶段语义。
跨领域迁移
迁移到 autotuning、JIT 或预测模型预训练成本摊销。

已核验来源与证据范围

  1. LLVM: A Compilation Framework for Lifelong Program Analysis & Transformation

    Chris Lattner; Vikram Adve · 2004 · 论文全文；§2.2–2.4，PDF pp.3–4：类型、地址运算与显式内存模型。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

  2. MLIR: A Compiler Infrastructure for the End of Moore’s Law

    Chris Lattner; Mehdi Amini; Uday Bondhugula; Albert Cohen; Andy Davis; Jacques Pienaar; River Riddle; Tatiana Shpeisman; Nicolas Vasilache; Oleksandr Zinenko · 2020 · 论文全文；§2 设计原则，PDF pp.4–5：混合抽象层、IR validation、declarative rewrite patterns。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

保留的代表来源
  1. LLVM：Lattner 的项目贡献2020 · LLVM 官方资料
  2. MLIR: Scaling Compiler Infrastructure for Domain Specific Computation2021 · 合作论文及正式引用入口
  3. LLVM: A Compilation Framework for Lifelong Program Analysis & Transformation2004 · §2.2–2.4，PDF pp.3–4：类型、地址运算与显式内存模型
  4. MLIR: A Compiler Infrastructure for the End of Moore’s Law2020 · §2 设计原则，PDF pp.4–5：混合抽象层、IR validation、declarative rewrite patterns

相关短文：编译与运行时策略 表示与可移植状态

回到人物名单
154 · 工作量、关键路径与并行程序

Charles Leiserson

主领域：编译器、运行时与并行编程 · 关联领域：HPC 与可扩展并行系统

用可分析的工作窃取调度指导低开销并行语言实现

最重要贡献

  • 与 Robert Blumofe 共同分析随机工作窃取调度。
  • 与 Matteo Frigo、Keith Randall 共同实现 Cilk-5 的 work-first 与双版本编译。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

动态任务并行需要分配工作，也需要限制普通执行路径上的调度成本。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：并行度足够时，应先削减每个任务都会支付的开销，再评估少量窃取和同步路径；工作量与关键路径需要分别测量。

思维方式

  • 估计总工作量。
  • 识别关键依赖路径。
  • 核算调度开销。
  • 检验扩展效率。

可复用提问

  • 增加处理器前，程序有多少可用并行度？
  • span 能否被算法改变？
  • 调度和通信吃掉多少潜力？

适用边界

理论保证有 fully strict computation 等模型条件，不直接覆盖任意阻塞 I/O、NUMA 或 GPU 调度；作品均为合著。

建议诊断 · 编辑提炼

对任务 DAG 和运行 trace 测工作、span、调度、idle 与扩展效率。

架构挑战者 · 工作与 span 挑战

增加处理器前，程序有多少可用并行度？

技能：A3 瓶颈识别 A6 规模扩展 A8 软硬件边界

变量与比较边界
W：单资源工作时间；S：span 时间；P：资源数。
条件性模型 · 编辑提炼
理想下界 T_P≥max(W/P,S)，潜在并行度 W/S。
交叉条件
P 接近 W/S 后应减少 span，而非只增加资源。
最强反例
带宽先饱和，远未达到理论并行度。
生产验证
对任务 DAG 和运行 trace 测工作、span、调度、idle 与扩展效率。
跨领域迁移
迁移到 AI DAG 或分布式批处理。

已核验来源与证据范围

  1. Scheduling Multithreaded Computations by Work Stealing

    Robert D. Blumofe; Charles E. Leiserson · 1999 · 论文全文；§4，PDF pp.10–11：随机受害者选择及双端队列操作规则。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

  2. The Implementation of the Cilk-5 Multithreaded Language

    Matteo Frigo; Charles E. Leiserson; Keith H. Randall · 1998 · 论文全文；§4，PDF pp.5–6：two-clone 编译、被窃取时转换和同步路径。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

保留的代表来源
  1. MIT CSAIL：本人研究资料代表性原始资料 · 阅读核对 2026-10-05
  2. Scheduling Multithreaded Computations by Work Stealing1999 · §4，PDF pp.10–11：随机受害者选择及双端队列操作规则
  3. The Implementation of the Cilk-5 Multithreaded Language1998 · §4，PDF pp.5–6：two-clone 编译、被窃取时转换和同步路径

相关短文：核心与有效吞吐 通信与同步

回到人物名单
155 · 运行时、存储管理与负载定制

Kathryn McKinley

主领域：编译器、运行时与并行编程 · 关联领域：存储层次、缓存与数据局部性

把垃圾收集的空间组织、应用局部性与回收成本共同度量

最重要贡献

  • 与合作者在 MMTk 中共享底层机制，比较回收策略对应用与收集时间的影响。
  • 与 RC Immix 团队将引用计数与 line/block 内存组织结合。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

自动内存管理同时影响收集器和应用本身；只比较停顿会漏掉分配与缓存代价。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：内存管理评审应同时列出应用时间、回收时间、空间占用和局部性；改变分配布局可能比单独缩短回收暂停更重要。

思维方式

  • 固定应用目标。
  • 分解 mutator 与运行时。
  • 扫描内存与策略。
  • 验证负载代表性。

可复用提问

  • 更多堆空间减少 GC 后，完整服务是否更便宜？
  • 运行时和应用争用什么？
  • 尾部与容量怎样移动边界？

适用边界

两项为共同研究，不把任何一个算法全部归给单人；采用论文中的分阶段收集设计，不能推断现代并发收集器的通用排名。

建议诊断 · 编辑提炼

联合扫描堆大小、并发、分配率，记录 mutator、GC、暂停与完整成本。

架构挑战者 · 运行时资源挑战

更多堆空间减少 GC 后，完整服务是否更便宜？

技能：A3 瓶颈识别 A5 排队与尾延迟 A8 软硬件边界

变量与比较边界
T_m：应用时间；T_gc：暴露 GC；C_mem：增加内存成本。
条件性模型 · 编辑提炼
先比较完整 T_m+T_gc，再按同 SLO 的服务量核算 C_mem。
交叉条件
GC 节省价值须覆盖内存成本且暂停满足预算。
最强反例
更大堆提高容量成本，尾部仍未解决。
生产验证
联合扫描堆大小、并发、分配率，记录 mutator、GC、暂停与完整成本。
跨领域迁移
迁移到 KV 管理或语言运行时。

已核验来源与证据范围

  1. Myths and Realities: The Performance Impact of Garbage Collection

    Stephen M. Blackburn; Perry Cheng; Kathryn S. McKinley · 2004 · 论文全文；§2–3，PDF pp.2–3：共享机制、分配/回收策略与 mutator 开销。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

  2. Taking Off the Gloves with Reference Counting Immix

    Rifat Shahriyar; Stephen M. Blackburn; Xi Yang; Kathryn S. McKinley · 2013 · 论文全文；§2.3–3.1，PDF pp.6–7：line/block 组织、机会性复制、line live-object count。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

保留的代表来源
  1. 本人研究背景代表性原始资料 · 阅读核对 2026-10-05
  2. Myths and Realities: The Performance Impact of Garbage Collection2004 · §2–3，PDF pp.2–3：共享机制、分配/回收策略与 mutator 开销
  3. Taking Off the Gloves with Reference Counting Immix2013 · §2.3–3.1，PDF pp.6–7：line/block 组织、机会性复制、line live-object count

相关短文：共享与尾延迟 服务价值与比较单位

回到人物名单
156 · 可复现的运行时实验

Stephen Blackburn

主领域：编译器、运行时与并行编程

把垃圾收集的空间组织、应用局部性与回收成本共同度量

最重要贡献

  • 与合作者在 MMTk 中共享底层机制，比较回收策略对应用与收集时间的影响。
  • 与 RC Immix 团队将引用计数与 line/block 内存组织结合。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

自动内存管理同时影响收集器和应用本身；只比较停顿会漏掉分配与缓存代价。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：内存管理评审应同时列出应用时间、回收时间、空间占用和局部性；改变分配布局可能比单独缩短回收暂停更重要。

思维方式

  • 检查基准覆盖。
  • 控制 JIT 与预热。
  • 报告重复与不确定性。
  • 区分机制与整体结果。

可复用提问

  • 比较是否只是预热、GC 或样本选择不同？
  • 哪类生产负载没有被覆盖？
  • 差异能否重复？

适用边界

两项为共同研究，不把任何一个算法全部归给单人；采用论文中的分阶段收集设计，不能推断现代并发收集器的通用排名。

建议诊断 · 编辑提炼

固定版本与配置，重复运行并报告区间，做预热、GC 与输入敏感性。

架构挑战者 · 实验可信度挑战

比较是否只是预热、GC 或样本选择不同？

技能：A9 工作负载先行 A10 产品判断

变量与比较边界
ΔG：合格吞吐差异；U：测量与负载不确定性；C：完整成本。
条件性模型 · 编辑提炼
报告 ΔG 的区间与敏感性，不用单次排名决定 C/G。
交叉条件
差异稳定且决策结论在合理不确定性内不反转才可采用。
最强反例
冷热状态或输入变化使排名翻转。
生产验证
固定版本与配置，重复运行并报告区间，做预热、GC 与输入敏感性。
跨领域迁移
迁移到 AI benchmark 或云实例采购。

已核验来源与证据范围

  1. Myths and Realities: The Performance Impact of Garbage Collection

    Stephen M. Blackburn; Perry Cheng; Kathryn S. McKinley · 2004 · 论文全文；§2–3，PDF pp.2–3：共享机制、分配/回收策略与 mutator 开销。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

  2. Taking Off the Gloves with Reference Counting Immix

    Rifat Shahriyar; Stephen M. Blackburn; Xi Yang; Kathryn S. McKinley · 2013 · 论文全文；§2.3–3.1，PDF pp.6–7：line/block 组织、机会性复制、line live-object count。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

保留的代表来源
  1. ANU：本人研究说明代表性原始资料 · 阅读核对 2026-10-05
  2. Myths and Realities: The Performance Impact of Garbage Collection2004 · §2–3，PDF pp.2–3：共享机制、分配/回收策略与 mutator 开销
  3. Taking Off the Gloves with Reference Counting Immix2013 · §2.3–3.1，PDF pp.6–7：line/block 组织、机会性复制、line live-object count

相关短文：局部加速与完整服务 服务价值与比较单位

回到人物名单
157 · 可控近似与资源取舍

Martin Rinard

主领域：编译器、运行时与并行编程 · 关联领域：物理实现、能效与能源边界

把可接受的结果误差变成显式的运行资源控制维度

最重要贡献

  • 与团队研究 loop perforation，自动探索跳过部分迭代的性能—精度取舍。
  • 参与 PowerDial，把静态配置参数转为可校准的动态控制变量。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

部分应用存在性能与精度交换空间，但传统配置常将程序固定在一个工作点。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：评审近似执行时必须先定义谁接受何种误差，再问校准集之外何时失效，不能仅凭吞吐改善批准。

思维方式

  • 定义可接受误差。
  • 区分任务重要性。
  • 选择资源控制参数。
  • 测试质量失效边界。

可复用提问

  • 减少工作后，质量约束是否仍被满足？
  • 误差会不会积累？
  • 节省能否转化为服务价值？

适用边界

允许改变结果只适用于明确接受误差的应用；训练输入校准不等于所有输入的正确性保证；两项均为合作研究。

建议诊断 · 编辑提炼

扫描近似参数与输入分布，测质量尾部、成本、吞吐和失效案例。

架构挑战者 · 可控近似挑战

减少工作后，质量约束是否仍被满足？

技能：A1 假设挑战 A2 交叉条件 A9 工作负载先行

变量与比较边界
ε：误差；ε_max：允许误差；C：资源成本。
条件性模型 · 编辑提炼
在所有规定质量测试 ε≤ε_max 下最小化 C。
交叉条件
成本收益必须在质量门槛以内，不可偷换输出目标。
最强反例
稀有关键输入对删减工作高度敏感。
生产验证
扫描近似参数与输入分布，测质量尾部、成本、吞吐和失效案例。
跨领域迁移
迁移到量化、早退出或模型路由。

已核验来源与证据范围

  1. Managing Performance vs. Accuracy Trade-offs With Loop Perforation

    Stelios Sidiroglou; Sasa Misailovic; Henry Hoffmann; Martin Rinard · 2011 · 论文全文；§2–4，PDF p.3：间隔执行变换、精度度量及探索输入。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

  2. Dynamic Knobs for Responsive Power-Aware Computing

    Henry Hoffmann; Stelios Sidiroglou; Michael Carbin; Sasa Misailovic; Anant Agarwal; Martin Rinard · 2011 · 论文全文；§2.1–2.2，PDF pp.3–4：影响跟踪、控制变量检查与 QoS 校准。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

保留的代表来源
  1. 本人 Approximate Computing 研究代表性原始资料 · 阅读核对 2026-10-05
  2. Managing Performance vs. Accuracy Trade-offs With Loop Perforation2011 · §2–4，PDF p.3：间隔执行变换、精度度量及探索输入
  3. Dynamic Knobs for Responsive Power-Aware Computing2011 · §2.1–2.2，PDF pp.3–4：影响跟踪、控制变量检查与 QoS 校准

相关短文：推测的净收益 服务价值与比较单位

回到人物名单
158 · 编译器引导的特化与并行

Scott Mahlke

主领域：编译器、运行时与并行编程 · 关联领域：CPU 微架构与工业实现 ／ GPU、AI 与专用加速

用选择性的编译区域组织把控制流转换为可调度的并行机会

最重要贡献

  • 参与 superblock 的形成、优化与调度研究。
  • 与 Lin、Chen、Hank、Bringmann 提出 hyperblock，将选择性谓词化与区域调度结合。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

VLIW 与超标量硬件的发射宽度需要跨基本块优化才能得到利用。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：扩大发射窗口之前，应先算进入区域的冷路径和危险指令增加了多少资源压力，并核对退出路径的语义恢复。

思维方式

  • 先找到可映射的程序结构，再定制执行资源和编译策略。
  • 先固定任务、正确性与资源边界，再判断 编译器引导的特化与并行 的收益。
  • 把新增负担显式放入比较：未覆盖的控制与访存主导整任务，热点速度无法迁移。

可复用提问

  • 定制数据通路加速热点，却要求新编译器：哪些任务规模值得投入？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

两项都是合著；hyperblock 初步评估有明确的架构/编译器条件，不把模拟收益视作现代处理器实测。

建议诊断 · 编辑提炼

验证端到端覆盖率、编译成功率与回退成本，保留通用处理器基线。

架构挑战者 · 编译器引导的特化与并行挑战

定制数据通路加速热点，却要求新编译器：哪些任务规模值得投入？

技能：A8 软硬件边界 A9 工作负载先行 A7 PPA 与完整成本

变量与比较边界
N：任务次数；s：每次节省秒；K：开发投入；C_extra：运行附加成本；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
同一核算单位比较 N×单任务净收益与 K+C_extra。
交叉条件
任务规模与覆盖率使累计净收益超过工具链及部署投入。
最强反例
未覆盖的控制与访存主导整任务，热点速度无法迁移。
生产验证
验证端到端覆盖率、编译成功率与回退成本，保留通用处理器基线。
跨领域迁移
迁移到推理算子融合与专用 accelerator。

已核验来源与证据范围

  1. The Superblock: An Effective Technique for VLIW and Superscalar Compilation

    Wen-mei W. Hwu; Scott A. Mahlke; William Y. Chen; Pohua P. Chang; Nancy J. Warter; Roger A. Bringmann; Roland G. Ouellette; Richard E. Hank; Tokuzo Kiyohara; Grant E. Haab; John G. Holm; Daniel M. Lavery · 1993 · 论文全文；§2、§3.2–3.3，PDF pp.2–3、6–8：tail duplication、展开和依赖消除。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

  2. Effective Compiler Support for Predicated Execution Using the Hyperblock

    Scott A. Mahlke; David C. Lin; William Y. Chen; Richard E. Hank; Roger A. Bringmann · 1992 · 论文全文；§3–3.1，PDF pp.3–4：单入口多路径、按频率/大小/指令性质选择块。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

保留的代表来源
  1. IEEE Bob Rau Award：贡献说明代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. The Superblock: An Effective Technique for VLIW and Superscalar Compilation1993 · §2、§3.2–3.3，PDF pp.2–3、6–8：tail duplication、展开和依赖消除
  3. Effective Compiler Support for Predicated Execution Using the Hyperblock1992 · §3–3.1，PDF pp.3–4：单入口多路径、按频率/大小/指令性质选择块

相关短文：局部优化与整机影响

回到人物名单
159 · 数据流与并行执行模型

Guang R. Gao

主领域：编译器、运行时与并行编程 · 关联领域：CPU 微架构与工业实现 ／ GPU、AI 与专用加速

把数据流依赖驱动执行与分层线程、编译和运行时结合，探索在大规模并行中隐藏延迟。

最重要贡献

  • 与 Najjar、Lee 总结数据流向混合多线程模型的演进，解释 EARTH 的函数调用与细粒度 fiber 如何组织生产者—消费者并行。
  • 与 Sterling、Stevens、Hereld、Zhu 提出 HTVM 分层线程抽象，使不同粒度任务的调度、局部性和同步可以协同适配。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1999 综述与 2006 HTVM 论文均为团队作品；数据流模型有更早的先驱，Gao 不是其唯一创始人。HTVM 论文大量内容是研究方案和原型计划，不宣称已全面实现。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：输入就绪触发工作可以暴露并行，线程化则把多条操作合并以摊薄细粒度调度。不同粒度线程有不同状态与管理成本，动态编译和运行时依据负载及访存反馈进行选择。

思维方式

  • 把并行性、局部性与运行时开销共同建模。
  • 明确区分研究模型、原型与已验证系统收益。

可复用提问

  • 增加线程是在隐藏等待，还是制造更多搬运和同步？
  • 哪些依赖适合细粒度触发，哪些应合并为顺序片段？

适用边界

延迟容忍不消除数据搬运；线程过细会被调度和同步开销淹没，过粗又限制负载均衡。带宽耗尽时增加就绪线程无益。

建议诊断 · 编辑提炼

扫描 fiber 粒度和并发数，分开测就绪队列空闲、调度成本、数据移动及带宽饱和；对比静态局部性优化。

架构挑战者 · 把数据流依赖驱动执行与分层线程、编译和运行时结合，探索在大规模并行中隐藏延迟。

增加线程是在隐藏等待，还是制造更多搬运和同步？

技能：A6 规模扩展 A4 局部性推理 A8 软硬件边界

变量与比较边界
W：每线程有效工作；H：调度同步；B：访存带宽；N_ready：就绪线程
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：先要求 W 足以摊薄 H，再增加 N_ready 隐藏等待；达到 B 上限后应减少搬运而非继续加线程。
交叉条件
任务依赖清晰且可提供足够独立工作时，数据流调度更有利。
最强反例
每任务只有极少操作却支付远程调度和共享状态同步。
生产验证
扫描 fiber 粒度和并发数，分开测就绪队列空闲、调度成本、数据移动及带宽饱和；对比静态局部性优化。
跨领域迁移
任务运行时、数据流加速器及稀疏并行。

已核验来源与证据范围

  1. Advances in the dataflow computational model

    Walid A. Najjar; Edward A. Lee; Guang R. Gao · 1999 · 论文全文；§2.1–2.4：混合数据流、EARTH、thread/memory/synchronization。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

  2. Hierarchical Multithreading: Programming Model and System Software

    Guang R. Gao; Thomas Sterling; Rick Stevens; Mark Hereld; Weirong Zhu · 2006 · 论文全文；§§2–3：HTVM、线程层次、静态/动态编译与运行时。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

保留的代表来源
  1. IEEE Bob Rau Award：贡献说明代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. Advances in the dataflow computational modelWalid A. Najjar; Edward A. Lee; Guang R. Gao · 1999 · §2.1–2.4：混合数据流、EARTH、thread/memory/synchronization
  3. Hierarchical Multithreading: Programming Model and System SoftwareGuang R. Gao; Thomas Sterling; Rick Stevens; Mark Hereld; Weirong Zhu · 2006 · §§2–3：HTVM、线程层次、静态/动态编译与运行时

相关短文：局部优化与整机影响

回到人物名单
160 · VLIW、二进制翻译与执行分工

Kemal Ebcioglu

主领域：编译器、运行时与并行编程 · 关联领域：CPU 微架构与工业实现 ／ GPU、AI 与专用加速

共同提出动态转换和推测异常机制，让VLIW并行执行保留顺序程序的兼容与错误语义。

最重要贡献

  • 与 Groves 在指令缓存填充路径动态形成复合指令，以资源和真依赖约束构造trace或多路径树，保留顺序二进制输入。
  • 与 Silberman 用寄存器异常位及额外操作数记录推迟推测异常，待非推测消费者需要结果时解析并重执行。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

所选两项专利分别由Ebcioglu/Groves与Ebcioglu/Silberman共同提出；与DAISY论文共同构成其编译—架构协同工作的具体证据，未宣称独自发明VLIW或所有二进制翻译。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：把调度工作移到可复用的转换结果中，同时保存恢复依赖；兼容性不只要求正常结果一致，也要求不产生原路径不会发生的异常。

思维方式

  • 将翻译收益与复用次数、代码容量共同计算。
  • 把推测异常和正常执行放在同一语义检查中。

可复用提问

  • 转换成本需要多少次复用才能摊薄？
  • 错误路径产生的异常何时可以丢弃，何时必须重执行？

适用边界

专利证明公开提出机制，不能据此宣称产品采用或普适收益。转换缓存失效、寄存器活跃范围及异常重执行都消耗资源；论文DAISY全文仍未补齐，不将专利当作同一作品。

建议诊断 · 编辑提炼

扫代码复用次数、路径变化和异常比例，比较转换时间、缓存膨胀、恢复成本，并检查错误路径异常不被提交。

架构挑战者 · 动态转换的摊销与推测异常恢复

转换成本需要多少次复用才能摊薄？

技能：A2 交叉条件 A8 软硬件边界 A10 产品判断

变量与比较边界
s：执行节省/次；J：翻译成本；n：复用次数；h：失配损失/次；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
本站条件性诊断模型（非作者公式）：净收益=n(s-h)-J，要求s>h且n>J/(s-h)；异常语义单独设正确性门槛。
交叉条件
n > J/(s-h)，前提 s>h；失配主导时没有摊销交叉点。
最强反例
热路径快速切换使转换无法复用，或异常恢复覆盖了全部调度收益。
生产验证
扫代码复用次数、路径变化和异常比例，比较转换时间、缓存膨胀、恢复成本，并检查错误路径异常不被提交。
跨领域迁移
迁移到图编译、shape 特化与运行时重编译。

已核验来源与证据范围

  1. Method and apparatus for dynamic conversion of computer instructions

    Mahmut Kemal Ebcioglu; Randall Dean Groves · 1998-02-24 · 专利说明书全文；说明书 Fig.1–7：ISU、trace/multiple-path conversion、tree-to-VLIW及异常解释执行。本次取得并核验说明书机制、图示及发明人；证据：强：原始技术说明书；用途：技术贡献与共同发明归属。

  2. Handling of exceptions in speculative instructions

    Kemal Ebcioglu; Gabriel Mauricio Silberman · 1996-08-01 · 专利说明书全文；说明书 Fig.2–4、Tables1–3：exception bits、extra registers、materialization与recursive resolution。本次取得并核验说明书机制、图示及发明人；证据：强：原始技术说明书；用途：技术贡献与共同发明归属。

  3. DAISY: Dynamic compilation for 100% architectural compatibility

    Kemal Ebcioglu; Erik R. Altman · 1997 · 原作者机构论文记录；IBM论文记录及摘要；机制全文未成功取得。元数据与摘要已取得；未核机制全文；证据：有限：仅确认技术作品和署名；用途：作品定位。

  4. Dynamic Binary Translation and Optimization

    Kemal Ebcioglu; Erik Altman; Michael Gschwind; Sumedh Sathaye · 2000-07-18技术报告RC22025；2001期刊版 · 作者上传技术报告；报告封面与tree-region、translated-code图示；文本呈现不完整。已读封面、架构图及翻译代码图示，尚未获得连续方法正文；证据：中：作者上传局部技术内容；用途：团队归属及机制线索。

保留的代表来源
  1. IEEE Bob Rau Award：贡献说明代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. DAISY: Dynamic compilation for 100% architectural compatibilityIBM论文记录及摘要；机制全文未成功取得
  3. Dynamic Binary Translation and Optimization报告封面与tree-region、translated-code图示；文本呈现不完整
  4. Method and apparatus for dynamic conversion of computer instructionsMahmut Kemal Ebcioglu; Randall Dean Groves · 1998-02-24 · 说明书 Fig.1–7：ISU、trace/multiple-path conversion、tree-to-VLIW及异常解释执行
  5. Handling of exceptions in speculative instructionsKemal Ebcioglu; Gabriel Mauricio Silberman · 1996-08-01 · 说明书 Fig.2–4、Tables1–3：exception bits、extra registers、materialization与recursive resolution

相关短文：局部优化与整机影响

回到人物名单
161 · 运行时编译与摊销

Michael Franz

主领域：编译器、运行时与并行编程 · 关联领域：CPU 微架构与工业实现 ／ GPU、AI 与专用加速

利用真实执行路径做类型专门化，并保留回退到解释器的语义通道

最重要贡献

  • 与 Gal、Probst 共同研究 HotpathVM 的轻量路径记录。
  • 作为 TraceMonkey 论文合作者参与基于 trace 的动态类型专门化。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

动态语言优化需要利用常见类型，同时处理控制流与类型偏离。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：评审动态编译器时，既看热路径生成了什么代码，也要看偏离假设时如何恢复状态及退出成本。

思维方式

  • 以实际运行行为选择代码优化深度，并检查编译成本何时回本。
  • 先固定任务、正确性与资源边界，再判断 运行时编译与摊销 的收益。
  • 把新增负担显式放入比较：短生命周期、代码失效或缓存膨胀导致永远不回本。

可复用提问

  • 优化后的代码快 12%，但编译花两秒，哪些短任务不该升级编译层级？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

两项均为合作研究，不能将整个 JavaScript JIT 归为单人发明；收益受预热、记录成本、路径稳定性和 guard 失败影响。

建议诊断 · 编辑提炼

测首次、稳态、失效重编译及完整生命周期时间，按调用频率分段。

架构挑战者 · 运行时编译与摊销挑战

优化后的代码快 12%，但编译花两秒，哪些短任务不该升级编译层级？

技能：A2 交叉条件 A8 软硬件边界 A9 工作负载先行

变量与比较边界
J：编译秒；t0/t1：每次执行秒；n：执行次数；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
T_new=J+n t1；T_old=n t0，另检查停顿和代码缓存。
交叉条件
n > J/(t0-t1)，t0>t1；延迟门槛可限制首次编译。
最强反例
短生命周期、代码失效或缓存膨胀导致永远不回本。
生产验证
测首次、稳态、失效重编译及完整生命周期时间，按调用频率分段。
跨领域迁移
迁移到 GPU 图捕获与 kernel autotuning。

已核验来源与证据范围

  1. HotpathVM: An Effective JIT Compiler for Resource-constrained Devices

    Andreas Gal; Christian W. Probst; Michael Franz · 2006 · 论文全文；§2.1–2.2，PDF pp.2–3：热回边检测与 trace recording。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

  2. Trace-based Just-in-Time Type Specialization for Dynamic Languages

    Andreas Gal; Brendan Eich; Mike Shaver; David Anderson; David Mandelin; Mohammad R. Haghighat; Blake Kaplan; Graydon Hoare; Boris Zbarsky; Jason Orendorff; Jesse Ruderman; Edwin Smith; Rick Reitmaier; Michael Bebenita; Mason Chang; Michael Franz · 2009 · 论文全文；§2，PDF pp.2–3，Figures 2–4：类型专门化、guards、side exits。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

保留的代表来源
  1. UC Irvine：Michael Franz 研究与获奖资料代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. HotpathVM: An Effective JIT Compiler for Resource-constrained Devices2006 · §2.1–2.2，PDF pp.2–3：热回边检测与 trace recording
  3. Trace-based Just-in-Time Type Specialization for Dynamic Languages2009 · §2，PDF pp.2–3，Figures 2–4：类型专门化、guards、side exits

相关短文：局部优化与整机影响

回到人物名单
162 · 程序分析与合法优化

Frances E. Allen

主领域：编译器、运行时与并行编程 · 关联领域：CPU 微架构与工业实现 ／ GPU、AI 与专用加速

为优化编译器建立控制流与数据流分析基础，使程序变换能够依赖可计算的全局关系。

最重要贡献

  • 以控制流图、区间和支配关系组织程序结构，给全局优化提供可分析的表示。
  • 与 John Cocke 给出计算到达定义与活跃定义的数据流过程，为寄存器分配和安全程序变换提供依据。

ACM A.M. Turing Award · 2006：表彰优化编译技术的理论与实践先驱贡献，为现代优化编译器及自动并行执行奠定基础。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2006 ACM 图灵奖表彰其优化编译技术的理论与实践基础贡献。1970 控制流论文独著，1976 数据流论文与 Cocke 合著；后者明确肯定 Kennedy 等对 live 分析和数据结构的贡献。

来源事实 · 与编辑解读分列

  • 以控制流图、区间和支配关系组织程序结构，给全局优化提供可分析的表示。 Control Flow Analysis
  • 与 John Cocke 给出计算到达定义与活跃定义的数据流过程，为寄存器分配和安全程序变换提供依据。 A Program Data Flow Analysis Procedure
  • 与 John Cocke 给出计算到达定义与活跃定义的数据流过程，为寄存器分配和安全程序变换提供依据。 ACM A.M. Turing Award

机制与核心论证 · 编辑解读

编辑提炼：控制流分析把可能执行路径变为图关系；数据流沿边合并可到达定义，并在重新定义时排除被覆盖值。计算的是可能性关系，供优化器判断哪些变换有充分依据。

思维方式

  • 先建立控制结构与数据依赖，再讨论移动或删除计算。
  • 区分保守正确性与性能收益。

可复用提问

  • 这个值来自哪些可能定义，哪些路径会覆盖它？
  • 优化依据是语义必然性，还是一次运行观察？

适用边界

图上可达不保证路径实际可执行；别名、间接调用和语言语义会限制精度。分析证明合法不等于变换一定提高目标硬件性能。

建议诊断 · 编辑提炼

用多入口循环、不可归约图、重新定义与路径合并测试分析；对变换前后做语义检查再测性能。

架构挑战者 · 为优化编译器建立控制流与数据流分析基础，使程序变换能够依赖可计算的全局关系。

这个值来自哪些可能定义，哪些路径会覆盖它？

技能：A8 软硬件边界 A1 假设挑战 A3 瓶颈识别

变量与比较边界
R：可能到达定义集合；U：上行暴露使用；T_compile：分析成本
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：先以 R 与 U 保守建立数据关系，再检查变换语义和 T_compile；性能收益另用目标机器验证。
交叉条件
全局冗余或寄存器压力显著且分析精度足够时，收益更大。
最强反例
仅因训练输入未走某条路径就删除该路径所需定义。
生产验证
用多入口循环、不可归约图、重新定义与路径合并测试分析；对变换前后做语义检查再测性能。
跨领域迁移
编译优化、静态分析与加速器代码生成。

已核验来源与证据范围

  1. Control Flow Analysis

    Frances E. Allen · 1970-07 · 论文全文；原论文正文 pp.1–9：控制图、区间划分与支配关系；公开镜像。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

  2. A Program Data Flow Analysis Procedure

    F. E. Allen; J. Cocke · 1976-03 · 论文全文；原论文 pp.137–147，§§2–6：reach/live、区间边表与 DATFLOW；公开镜像。已取得正文并核验所列章节；证据：强：作者技术正文；用途：贡献、机制、限制与归属。

  3. ACM A.M. Turing Award

    颁奖机构官方记录 · 2006 · 官方获奖理由；获奖人及 citation。已核官方记录；证据：强：官方获奖定位；用途：获奖贡献定位。

保留的代表来源
  1. Frances E. Allen：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Control Flow AnalysisFrances E. Allen · 1970-07 · 原论文正文 pp.1–9：控制图、区间划分与支配关系；公开镜像
  3. A Program Data Flow Analysis ProcedureF. E. Allen; J. Cocke · 1976-03 · 原论文 pp.137–147，§§2–6：reach/live、区间边表与 DATFLOW；公开镜像

相关短文：局部优化与整机影响

回到人物名单
163 · 形式表示与编译器结构

Alfred V. Aho

主领域：编译器、运行时与并行编程 · 关联领域：CPU 微架构与工业实现 ／ GPU、AI 与专用加速

把文本与查询需求转成明确的形式模型，再检查模型的表达边界。

最重要贡献

  • 与Corasick共同提出多关键词匹配机，组合goto、failure与output函数。
  • 与Ullman共同研究关系查询语言的表达能力及最小不动点扩展。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

重复逐词搜索增加工作量；关系代数的基本操作则不能覆盖所有递归查询。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：优化前先明确查询或变换的语义和表达能力；算法复用不应掩盖模型本身的限制。

思维方式

  • 先固定匹配语义，再分开预处理、扫描及输出成本。
  • C：匹配机构建秒数；Ta：每次自动机扫描秒数；Tb：基线每次扫描秒数；q：扫描次数。固定模式集、文本分布和匹配输出要求。
  • 优先检验反例：模式频繁更新、文本很短或输出极多，使重建、缓存失效或输出处理主导。

可复用提问

  • 固定模式集合重复扫描文本时，匹配机的构建代价要经过多少次扫描才能收回？
  • 哪类输入或约束会使收益反转？
  • 怎样分开机制成本与完整任务成本？

适用边界

字符串匹配与递归查询分别是不同共同成果；不把形式可表达性等同于目标机器高效实现。

建议诊断 · 编辑提炼

建议验证（尚未执行）：核对全部匹配结果，分开测构建、扫描和输出时间，扫模式总长度、文本长度、重复次数及峰值内存。

架构挑战者 · 多模式匹配预处理摊销挑战

固定模式集合重复扫描文本时，匹配机的构建代价要经过多少次扫描才能收回？

技能：A1 假设挑战 A8 软硬件边界 A10 产品判断

变量与比较边界
C：匹配机构建秒数；Ta：每次自动机扫描秒数；Tb：基线每次扫描秒数；q：扫描次数。固定模式集、文本分布和匹配输出要求。
条件性模型 · 编辑提炼
编辑条件模型：总时间分别为 C+q×Ta 与 q×Tb；仅当 Tb>Ta 时，q>C/(Tb-Ta) 才能摊销构建。
交叉条件
重复扫描节省超过预处理成本，且状态表内存和报告匹配结果的成本可承受。
最强反例
模式频繁更新、文本很短或输出极多，使重建、缓存失效或输出处理主导。
生产验证
建议验证（尚未执行）：核对全部匹配结果，分开测构建、扫描和输出时间，扫模式总长度、文本长度、重复次数及峰值内存。
跨领域迁移
迁移到日志和规则匹配；先固定更新频率与结果语义，再比较总体成本。

已核验来源与证据范围

  1. Efficient String Matching: An Aid to Bibliographic Search

    Alfred V. Aho; Margaret J. Corasick · 1975 · 论文全文；§2 Pattern Matching Machine，Algorithm 1；§3 goto/failure/output构造，pp.334–336。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名共同作者；不据作者顺序推断个人模块责任。

  2. Universality of Data Retrieval Languages

    Alfred V. Aho; Jeffrey D. Ullman · 1979 · 论文全文；§4 The Least Fixed Point Operator；§5 Embedding，pp.112–113。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名共同作者；不据作者顺序推断个人模块责任。

保留的代表来源
  1. Alfred V. Aho：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Efficient String Matching: An Aid to Bibliographic Search1975 · §2 Pattern Matching Machine，Algorithm 1；§3 goto/failure/output构造，pp.334–336
  3. Universality of Data Retrieval Languages1979 · §4 The Least Fixed Point Operator；§5 Embedding，pp.112–113

相关短文：局部优化与整机影响

回到人物名单
164 · 算法、表示与可复用系统

Jeffrey D. Ullman

主领域：编译器、运行时与并行编程 · 关联领域：CPU 微架构与工业实现 ／ GPU、AI 与专用加速

先界定查询表达能力，再通过保语义变换减少递归求值中的无关工作。

最重要贡献

  • 与Aho共同研究关系代数的递归表达限制和最小不动点扩展。
  • 在独著论文中以子目标规整和谓词拆分修正绑定传播，再结合 supplementary magic sets 建立 Datalog 求值时间界。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

递归查询的表达能力与求值效率是不同问题；重复变量形成的别名可能隐藏绑定，使直接规则改写计算大量无关事实。

来源事实 · 与编辑解读分列

  • 论文用单调关系运算的迭代刻画最小不动点，并给出传递闭包和航班连接例子。 Universality of Data Retrieval Languages
  • 1989年论文§IV把含重复变量或常量的IDB子目标改写为不同变量的形式；§V按绑定模式拆分谓词，§VII在索引匹配事件为常数成本的假设下证明改写后semi-naive求值时间不超过QRGT的常数倍。 Bottom-Up Beats Top-Down for Datalog

机制与核心论证 · 编辑解读

编辑解读：优化查询前，应先说明语言能表达的关系，再追踪绑定信息和重复工作；算法阶数的保证也需要索引及成本模型成立。

思维方式

  • 选择数据和程序表示时同时检验算法复杂度与实际数据分布。
  • 固定 n：规模；a/b：时间系数；H：预处理秒 的定义，按完整任务比较。
  • 先测试最强反例：数据倾斜、缓存局部性和建立索引成本使单一复杂度失真。

可复用提问

  • 渐近复杂度更优的算法，何时因为布局和常数而更慢？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

1979年工作与Aho共同署名；1989年论文为Ullman独著，但文中明确使用Beeri与Ramakrishnan的generalized supplementary magic sets。时间界针对safe Datalog、指定绑定传播及QRGT比较基线，并假设适当索引支持常数成本事件；不等于所有bottom-up实现都比Prolog快。

建议诊断 · 编辑提炼

扫规模、分布与冷热状态，分开预处理、运行和内存流量。

架构挑战者 · 算法、表示与可复用系统挑战

渐近复杂度更优的算法，何时因为布局和常数而更慢？

技能：A2 交叉条件 A4 局部性推理 A9 工作负载先行

变量与比较边界
n：规模；a/b：时间系数；H：预处理秒；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
比较 T_1=a n² 与 T_2=b n log n+H；系数由目标系统拟合。
交叉条件
求实际规模区间的交叉点，并复核缓存容量引起的非平滑变化。
最强反例
数据倾斜、缓存局部性和建立索引成本使单一复杂度失真。
生产验证
扫规模、分布与冷热状态，分开预处理、运行和内存流量。
跨领域迁移
迁移到检索索引和 KV 数据结构。

已核验来源与证据范围

  1. Universality of Data Retrieval Languages

    Alfred V. Aho; Jeffrey D. Ullman · 1979 · 论文全文；§4 The Least Fixed Point Operator；§5 Embedding，pp.112–113。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名共同作者；不据作者顺序推断个人模块责任。

  2. Bottom-Up Beats Top-Down for Datalog

    Jeffrey D. Ullman · 1989 · 论文全文；§IV Subgoal Rectification；§V Predicate Splitting，pp.144–146；§VI–VII，pp.146–148，Theorem 3及索引事件成本假设。已取得Stanford课程存档的10页原论文PDF，核验署名、规整/拆分算法及定理3；HTTPS本次502，同站HTTP成功返回完整PDF。；证据：一手技术正文；用途：独著研究论文；规整与时间界属于本文贡献，引用使用的magic-sets构造仍保留前人归属。

保留的代表来源
  1. Jeffrey D. Ullman：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Universality of Data Retrieval Languages1979 · §4 The Least Fixed Point Operator；§5 Embedding，pp.112–113
  3. Bottom-Up Beats Top-Down for Datalog1989 · §IV Subgoal Rectification；§V Predicate Splitting，pp.144–146；§VI–VII，pp.146–148，Theorem 3及索引事件成本假设

相关短文：局部优化与整机影响

回到人物名单
165 · 高层表达与执行组织

John Backus

主领域：编译器、运行时与并行编程 · 关联领域：CPU 微架构与工业实现 ／ GPU、AI 与专用加速

高层程序表达需要可兑现的编译机制，也需要可推理的组合规则。

最重要贡献

  • 作为FORTRAN团队共同作者记录高层语言到IBM 704代码的优化翻译流程。
  • 在FP论文中提出用函数组合形式与程序代数组织计算的另一种表达方式。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

FORTRAN面对编程工作量和生成代码效率；FP论述则质疑逐字状态更新对程序推理的限制。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：评价新语言应分别验证表达与推理价值、生成代码和完整执行成本。

思维方式

  • 改变程序表达可揭示并行和消除控制负担，但需要可兑现的实现。
  • 固定 W：运算；M：临时字节；C/B：持续计算/带宽 的定义，按完整任务比较。
  • 先测试最强反例：不可变中间对象膨胀工作集，融合失败。

可复用提问

  • 函数式表达减少状态耦合，却增加临时数据，能否更高效？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

不能把FORTRAN各模块独占归于Backus；FP代数不构成现代硬件性能的实测证明。

建议诊断 · 编辑提炼

比较等语义表达，检查编译后融合、分配、依赖和整程序能量。

架构挑战者 · 高层表达与执行组织挑战

函数式表达减少状态耦合，却增加临时数据，能否更高效？

技能：A1 假设挑战 A6 规模扩展 A8 软硬件边界

变量与比较边界
W：运算；M：临时字节；C/B：持续计算/带宽；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
T≥max(W/C,M/B)；依赖与分配、回收成本另测。
交叉条件
可用并行或控制节省必须覆盖新增分配和搬运。
最强反例
不可变中间对象膨胀工作集，融合失败。
生产验证
比较等语义表达，检查编译后融合、分配、依赖和整程序能量。
跨领域迁移
迁移到 tensor IR 与无状态 agent workflow。

已核验来源与证据范围

  1. The FORTRAN Automatic Coding System

    J. W. Backus; R. J. Beeber; S. Best; R. Goldberg; L. M. Haibt; H. L. Herrick; R. A. Nelson; D. Sayre; P. B. Sheridan; H. Stern; I. Ziller; R. A. Hughes; R. Nutt · 1957 · 论文全文；The FORTRAN Translator；Section 4 (Haibt) and Section 5 (Best)，pp.191–197。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名共同作者；不据作者顺序推断个人模块责任。

  2. Can Programming Be Liberated from the von Neumann Style? A Functional Style and Its Algebra of Programs

    John Backus · 1978 · 论文全文；§11.2.4–11.3函数组合与FP定义；§12程序代数，pp.621–626。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名作者；FP论述不等于函数式语言整体的单人发明。

保留的代表来源
  1. John Backus：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. The FORTRAN Automatic Coding System1957 · The FORTRAN Translator；Section 4 (Haibt) and Section 5 (Best)，pp.191–197
  3. Can Programming Be Liberated from the von Neumann Style? A Functional Style and Its Algebra of Programs1978 · §11.2.4–11.3函数组合与FP定义；§12程序代数，pp.621–626

相关短文：局部优化与整机影响

回到人物名单
166 · 以算法减少 GPU 数据搬运

Tri Dao

主领域：编译器、运行时与并行编程 · 关联领域：CPU 微架构与工业实现 ／ GPU、AI 与专用加速

把 attention 的数据搬运、工作划分与异步流水放到共同优化边界内

最重要贡献

  • 独著 FlashAttention-2，通过延迟归一化等变化减少非矩阵运算开销。
  • 与 FlashAttention-3 团队共同研究 Hopper 上的异步生产者/消费者流水。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

FlashAttention 系列关注精确 attention 的中间张量流量与 GPU 执行资源利用。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：当 attention 已减少 HBM 流量后，应继续区分非矩阵指令、SM 占用与同步等待的限制，不能只追逐峰值算力。

思维方式

  • 比较完整算子读写和数值质量，避免只看运算数量。
  • 固定比较范围与变量：T_k：kernel 秒；T_setup：编译/启动秒；T_convert：转换秒；n：复用次数；M_tmp：临时字节
  • 优先检验反例：更大 tile 降低占用率并引入寄存器溢出。

可复用提问

  • kernel 降低 HBM 访问，何时因片上资源压力失去收益？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

FlashAttention-2 为本人独著，FlashAttention-3 为六人合作；FP8 路径涉及数值误差，不能概括为所有精度下逐位等价；未把特定 GPU 测试收益外推。

建议诊断 · 编辑提炼

建议验证（尚未执行）：跨形状、规模和冷热启动检验正确性，统计融合、转换、临时字节和完整应用时间。重点否证：更大 tile 降低占用率并引入寄存器溢出。

架构挑战者 · 以算法减少 GPU 数据搬运挑战

kernel 降低 HBM 访问，何时因片上资源压力失去收益？

技能：A3 瓶颈识别 A4 局部性推理 A8 软硬件边界

变量与比较边界
T_k：kernel 秒；T_setup：编译/启动秒；T_convert：转换秒；n：复用次数；M_tmp：临时字节；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
T_total=T_setup+n(T_k+T_convert)；并行重叠按实际关键路径去重，M_tmp 另核算容量门槛。
交叉条件
kernel 节省须覆盖启动、转换和临时存储代价，且保持数值/异常契约。
最强反例
更大 tile 降低占用率并引入寄存器溢出。
生产验证
建议验证（尚未执行）：跨形状、规模和冷热启动检验正确性，统计融合、转换、临时字节和完整应用时间。重点否证：更大 tile 降低占用率并引入寄存器溢出。
跨领域迁移
迁移到 AI kernel、ML IR 和异构编译。

已核验来源与证据范围

  1. FlashAttention-2: Faster Attention with Better Parallelism and Work Partitioning

    Tri Dao · 2023-07-18 · 论文全文；§3.1、Algorithm 1，PDF pp.5–7；§4.1 实验条件 pp.9–10。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

  2. FlashAttention-3: Fast and Accurate Attention with Asynchrony and Low-precision

    Jay Shah; Ganesh Bikshandi; Ying Zhang; Vijay Thakkar; Pradeep Ramani; Tri Dao · 2024-07-12 · 论文全文；§3.1、Algorithm 1，PDF pp.4–5：生产者/消费者 warp 分工、环形共享内存缓冲与屏障。已取得全文并核验作者及所列机制章节；证据：实质一手作品正文；机制可定位；用途：作者署名的一手研究；合作作品不推断个人模块责任。

保留的代表来源
  1. Hot Chips 2025 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. FlashAttention-2: Faster Attention with Better Parallelism and Work Partitioning2023-07-18 · §3.1、Algorithm 1，PDF pp.5–7；§4.1 实验条件 pp.9–10
  3. FlashAttention-3: Fast and Accurate Attention with Asynchrony and Low-precision2024-07-12 · §3.1、Algorithm 1，PDF pp.4–5：生产者/消费者 warp 分工、环形共享内存缓冲与屏障

相关短文：局部优化与整机影响

回到人物名单
167 · 高效 kernel 的编译抽象

Fredrik Kjolstad

主领域：编译器、运行时与并行编程 · 关联领域：CPU 微架构与工业实现 ／ GPU、AI 与专用加速

把稀疏迭代与存储格式拆成可组合表示，同时保留生成高效代码所需信息。

最重要贡献

  • 与Kamil等共同提出TACO的iteration graphs和merge lattices。
  • 与Chou、Amarasinghe共同建立按能力及属性描述的稀疏格式接口。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

稀疏张量的运算组合与布局组合过多，逐一手写kernel难以覆盖。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：通用抽象应隐藏布局细节但保留优化所需属性；评估还需算转换和临时空间成本。

思维方式

  • 让程序表达保持优化信息，同时检查生成代码成本。
  • 固定比较范围与变量：T_k：kernel 秒；T_setup：编译/启动秒；T_convert：转换秒；n：复用次数；M_tmp：临时字节
  • 优先检验反例：抽象丢失形状或稀疏结构，导致保守代码生成。

可复用提问

  • 通用 kernel 抽象提高复用，何时无法达到专用代码效率？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

上述均为共同作品；不把支持表达式的广度当作所有形状、布局和硬件上的性能保证。

建议诊断 · 编辑提炼

建议验证（尚未执行）：跨形状、规模和冷热启动检验正确性，统计融合、转换、临时字节和完整应用时间。重点否证：抽象丢失形状或稀疏结构，导致保守代码生成。

架构挑战者 · 高效 kernel 的编译抽象挑战

通用 kernel 抽象提高复用，何时无法达到专用代码效率？

技能：A3 瓶颈识别 A4 局部性推理 A8 软硬件边界

变量与比较边界
T_k：kernel 秒；T_setup：编译/启动秒；T_convert：转换秒；n：复用次数；M_tmp：临时字节；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
T_total=T_setup+n(T_k+T_convert)；并行重叠按实际关键路径去重，M_tmp 另核算容量门槛。
交叉条件
kernel 节省须覆盖启动、转换和临时存储代价，且保持数值/异常契约。
最强反例
抽象丢失形状或稀疏结构，导致保守代码生成。
生产验证
建议验证（尚未执行）：跨形状、规模和冷热启动检验正确性，统计融合、转换、临时字节和完整应用时间。重点否证：抽象丢失形状或稀疏结构，导致保守代码生成。
跨领域迁移
迁移到 AI kernel、ML IR 和异构编译。

已核验来源与证据范围

  1. The Tensor Algebra Compiler

    Fredrik Kjolstad; Shoaib Kamil; Stephen Chou; David Lugato; Saman Amarasinghe · 2017 · 论文全文；§4 Iteration Graphs；§5 Merge Lattices，pp.77:6–77:10。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名共同作者；不据作者顺序推断个人模块责任。

  2. Format Abstraction for Sparse Tensor Algebra Compilers

    Stephen Chou; Fredrik Kjolstad; Saman Amarasinghe · 2018 · 论文全文；§3.1 coordinate hierarchy；§3.2能力接口及§3.3属性，pp.123:6–123:12。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名共同作者；不据作者顺序推断个人模块责任。

保留的代表来源
  1. Hot Chips 2025 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2025 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. The Tensor Algebra Compiler2017 · §4 Iteration Graphs；§5 Merge Lattices，pp.77:6–77:10
  4. Format Abstraction for Sparse Tensor Algebra Compilers2018 · §3.1 coordinate hierarchy；§3.2能力接口及§3.3属性，pp.123:6–123:12

相关短文：局部优化与整机影响

回到人物名单
168 · 编译与架构性能评估

Tom Conte

主领域：编译器、运行时与并行编程 · 关联领域：CPU 微架构与工业实现 ／ GPU、AI 与专用加速

加速架构模拟时显式处理抽样代表性和丢失的微架构状态。

最重要贡献

  • 与 Hirsch、Menezes 分析超标量 trace 抽样的状态损失，比较清空和保留分支历史缓冲的偏差。
  • 与 Hirsch、Hwu 将 trace 抽样结合单遍缓存模拟，区分未知状态引用并修正缺失率估计。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两篇共同作者技术论文由 Conte 研究组提供，第二份是1997草稿；不把采样误差界推广到未测应用。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：更少模拟指令不自动代表相同精度，阶段覆盖与缓存/预测器初始状态是不同误差源。

思维方式

  • 把抽样误差与非抽样状态偏差分别量化。
  • 用完整基线验证估计器而非只报告运行加速。

可复用提问

  • 误差来自样本不代表全程，还是样本起点状态错误？
  • 加速模拟是否改变了两个候选设计的性能排序？

适用边界

旧 SPEC 样本不保证现代长服务、稀有阶段与复杂预测器同样适用；草稿日期与正式出版需区分。

建议诊断 · 编辑提炼

固定误差目标，扫样本长度、间隔和warm-up，对照全程模拟，分别报告IPC和miss ratio误差。

架构挑战者 · 把统计抽样与微架构状态修复结合，使处理器和缓存设计探索更快而误差可检验。

误差来自样本不代表全程，还是样本起点状态错误？

技能：A1 假设挑战 A9 工作负载先行 A3 瓶颈识别

变量与比较边界
e_s：抽样误差；b_state：初态偏差；T_sim：模拟成本
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：总误差需分别控制 e_s 与 b_state，在设计差异小于误差区间时不作优劣结论。
交叉条件
大量候选配置需要筛选且工作负载可校准时，抽样价值更大。
最强反例
重复模拟同一启动片段可重复但持续有偏。
生产验证
固定误差目标，扫样本长度、间隔和warm-up，对照全程模拟，分别报告IPC和miss ratio误差。
跨领域迁移
CPU 微架构设计探索及模拟证据审查。

已核验来源与证据范围

  1. Reducing State Loss For Effective Trace Sampling of Superscalar Processors

    Thomas M. Conte; Mary Ann Hirsch; Kishore N. Menezes · 1996 · 论文全文；§3、Table 2–3：抽样、fresh/stale BHB 与IPC偏差。已取得并检查机制正文及署名；证据：强：一手技术正文；用途：贡献机制与团队归属。

  2. Combining Trace Sampling with Single Pass Methods for Efficient Cache Simulation

    Thomas M. Conte; Mary Ann Hirsch; Wen-Mei W. Hwu · 1997-10-09 草稿 · 论文全文；式(4)、Fig.2：未知状态引用与单遍抽样算法。已取得并检查机制正文及署名；证据：强：一手技术正文；用途：贡献机制与团队归属。

保留的代表来源
  1. Georgia Tech：Tom Conte 研究方向[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. VCEW 2005 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Reducing State Loss For Effective Trace Sampling of Superscalar ProcessorsThomas M. Conte; Mary Ann Hirsch; Kishore N. Menezes · 1996 · §§3–4：单片段偏差、fresh/stale BHB 与实验
  4. Combining Trace Sampling with Single Pass Methods for Efficient Cache SimulationThomas M. Conte; Mary Ann Hirsch; Wen-Mei W. Hwu · 1997-10-09 作者稿 · §§II–IV：LRU 栈、抽样、fill-flush 与 no-state-loss

相关短文：局部优化与整机影响

回到人物名单
169 · 并行程序表达与组合

Guy Steele

主领域：编译器、运行时与并行编程 · 关联领域：CPU 微架构与工业实现 ／ GPU、AI 与专用加速

用少量语义机制解释控制与命名，再让编译器决定实际存储和跳转。

最重要贡献

  • 与Sussman用Scheme的lambda、词法作用域与尾调用表达迭代和continuation。
  • 在后续Declarative论文中把lambda视为命名关系，并联系编译时临时量分配。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

表面上的递归或函数调用不必对应额外栈帧；语言语义与实现成本应分开。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：先保持控制和作用域语义，再检查编译后调用、分配和并行粒度，不能由语法直接推断成本。

思维方式

  • 先检查尾位置与continuation语义，再计量控制状态和数据对象空间。
  • n：迭代次数；d：同时保留的continuation深度；f：每层控制状态字节；S0：固定控制状态。数据对象空间另计。
  • 优先检验反例：递归返回后仍需组合结果，或程序保存continuation和数据对象，总空间仍可能随n增长。

可复用提问

  • 两个计算相同结果的递归程序，如何判断哪一个能以不随迭代次数增长的控制空间执行？
  • 哪类输入或约束会使收益反转？
  • 怎样分开机制成本与完整任务成本？

适用边界

第一篇与Sussman共同完成；尾调用性质不是任意递归都常量空间，也不是并行加速保证。

建议诊断 · 编辑提炼

建议验证（尚未执行）：标注尾位置与返回后的工作，比较结果语义，随n测峰值控制栈和堆存活量，分开计量。

架构挑战者 · 尾位置与continuation表示挑战

两个计算相同结果的递归程序，如何判断哪一个能以不随迭代次数增长的控制空间执行？

技能：A1 假设挑战 A8 软硬件边界 A10 产品判断

变量与比较边界
n：迭代次数；d：同时保留的continuation深度；f：每层控制状态字节；S0：固定控制状态。数据对象空间另计。
条件性模型 · 编辑提炼
编辑条件模型：控制空间约为 S0+d×f。正确尾调用可使尾递归的d有界；显式分配且仍存活的continuation和非尾递归需另行计数。
交叉条件
只有调用后没有待执行工作且实现保持正确尾调用语义，才能消除随迭代增长的调用控制状态。
最强反例
递归返回后仍需组合结果，或程序保存continuation和数据对象，总空间仍可能随n增长。
生产验证
建议验证（尚未执行）：标注尾位置与返回后的工作，比较结果语义，随n测峰值控制栈和堆存活量，分开计量。
跨领域迁移
用于解释器和编译器的控制流与分配评审；不能由尾递归直接推出并行执行。

已核验来源与证据范围

  1. LAMBDA: The Ultimate Imperative

    Guy Lewis Steele Jr.; Gerald Jay Sussman · 1976 · 论文全文；§1.2 Iteration；§3.1 Continuation-Passing Recursion；MIT AI Memo 353正文转录。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名共同作者；不据作者顺序推断个人模块责任。

  2. LAMBDA: The Ultimate Declarative

    Guy Lewis Steele Jr. · 1976 · 论文全文；§1.3 LAMBDA as a Renaming Operator；MIT AI Memo 379正文转录。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名作者；正文承认既有编译分配工作的基础。

保留的代表来源
  1. VCEW 2008 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. LAMBDA: The Ultimate Imperative1976 · §1.2 Iteration；§3.1 Continuation-Passing Recursion；MIT AI Memo 353正文转录
  3. LAMBDA: The Ultimate Declarative1976 · §1.3 LAMBDA as a Renaming Operator；MIT AI Memo 379正文转录

相关短文：局部优化与整机影响

回到人物名单
243 · 通信规避与并行编程

Katherine Yelick

主领域：编译器、运行时与并行编程 · 关联领域：HPC 与可扩展并行系统 ／ 存储层次、缓存与数据局部性

通过科学计算内核将存储层次、数据布局和多核并行协同优化

最重要贡献

  • Cell 研究团队以显式 DMA 和双缓冲重叠数据移动与 SPE 计算，同时区分解析模型、模拟与硬件验证。
  • SpMV 团队联合使用数据结构变换、分块及 NUMA/线程亲和性优化，分析带宽与延迟容忍对多核扩展的限制。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

围绕通过科学计算内核将存储层次、数据布局和多核并行协同优化，所选作品分别呈现设计机制及其适用条件。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：评估平台不能只比峰值 FLOPS；应把可实现带宽、布局转换、软件投入与并行映射纳入同一个性能模型。

思维方式

  • 区分消息启动次数与通信字节数。
  • 把数据布局、局部性和运行时接口一起优化。
  • 容许增加局部计算，但核算其换来的通信减少。

可复用提问

  • 多做一些计算以减少一次全局通信，在哪个规模开始划算？
  • 逻辑共享地址空间是否掩盖了物理数据距离？
  • 减少通信后的数值稳定性与额外内存成本是多少？

适用边界

两项均为 Williams 等人共同署名研究；本文不分配个人具体代码或实验责任，也不将该研究误称为本人设计 Cell 处理器。

建议诊断 · 编辑提炼

建议验证（尚未执行）：同时记录消息数、字节量、运算数、峰值内存和误差；扫描节点数，检查通信与计算重叠后的真实收益。

架构挑战者 · 通信规避与并行编程挑战

多做一些计算以减少一次全局通信，在哪个规模开始划算？

技能：A4 局部性推理 A6 规模扩展 A8 软硬件边界

变量与比较边界
ΔF：新增运算数；ΔM：减少字节；ΔK：减少消息数；γ：秒/运算；β：秒/字节；α：秒/消息；无重叠的诊断近似；参数需由待评估系统测量。
条件性模型 · 编辑提炼
ΔT=γ×ΔF−β×ΔM−α×ΔK；如存在重叠，仅对关键路径暴露成本使用此分解。
交叉条件
γ×ΔF < β×ΔM+α×ΔK，且数值质量、内存容量及同步保证满足要求。
最强反例
减少消息却增加过多冗余运算、工作集或数值误差。
生产验证
建议验证（尚未执行）：同时记录消息数、字节量、运算数、峰值内存和误差；扫描节点数，检查通信与计算重叠后的真实收益。
跨领域迁移
迁移到AI collective、NUMA数据布局与CXL远端访问。

已核验来源与证据范围

  1. Scientific Computing Kernels on the Cell Processor

    Samuel Williams; John Shalf; Leonid Oliker; Shoaib Kamil; Parry Husbands; Katherine Yelick · 2007 · 论文全文；§4 Programming Models；§5 Simulation Methodology；§7 Sparse Matrix Vector Multiply。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

  2. Optimization of Sparse Matrix-Vector Multiplication on Emerging Multicore Platforms

    Samuel Williams; Leonid Oliker; Richard Vuduc; John Shalf; Katherine Yelick; James Demmel · 2007 · 论文全文；§4 SpMV Optimizations，§4.1–4.2：NUMA映射、cache/local-store blocking。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

保留的代表来源
  1. Berkeley官方研究履历[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  2. 本人文献表：通信规避、PGAS及HC2008[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  3. Hot Chips 2008公开议程[Public] 共同作者列名；实际演讲者未确认
  4. Scientific Computing Kernels on the Cell Processor2007 · §4 Programming Models；§5 Simulation Methodology；§7 Sparse Matrix Vector Multiply
  5. Optimization of Sparse Matrix-Vector Multiplication on Emerging Multicore Platforms2007 · §4 SpMV Optimizations，§4.1–4.2：NUMA映射、cache/local-store blocking

相关短文：稀疏与同步

回到人物名单
249 · SIMD、异构并行与编译器协同

Michael Gschwind

主领域：编译器、运行时与并行编程 · 关联领域：GPU、AI 与专用加速 ／ CPU 微架构与工业实现

通过 Cell 的统一 SIMD 执行和编译器协同，把多层并行转化为紧凑计算核心。

最重要贡献

  • 参与设计 SPU 的标量叠加机制：标量与向量共享寄存器和运算路径，减少硬件控制与数据搬运。
  • 将线程、数据、访存和计算通信重叠统一考虑，用本地存储与显式传输支撑高吞吐计算。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Cell 为 Sony、Toshiba、IBM 的联合成果；Gschwind 是机制论文第一作者及本人架构报告讲者，并非整个平台的唯一设计者。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：编译器安排标量所在向量槽及对齐，避免为标量再建复杂硬件路径；软件安排数据传输以填充本地存储并重叠计算。

思维方式

  • 检验控制硬件能否交给编译器处理。
  • 明确数据对齐和本地存储管理成本。
  • 用原型纠正看似合理的省电直觉。

可复用提问

  • 统一执行路径减少的控制复杂度能否补偿额外软件对齐？
  • DMA 是否真正与有用计算重叠？

适用边界

规则数据并行受益更直接；不规则访问、短任务和控制密集程序可能付出额外整理与调度成本。论文说明曾放弃显式标量关闭通道，因为控制复杂度使预期节能不佳。

建议诊断 · 编辑提炼

建议验证（尚未执行）：比较对齐良好与零散访问，统计重排指令、DMA等待、本地存储占用和完整任务能量。

架构挑战者 · SIMD、异构并行与编译器协同

统一执行路径减少的控制复杂度能否补偿额外软件对齐？

技能：A2 交叉条件 A4 局部性推理 A8 软硬件边界

变量与比较边界
Tc：计算时间；Td：传输时间；To：整理同步开销。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：充分重叠后的时间下界约 max(Tc,Td)+To。
交叉条件
分块可容纳本地存储且传输可提前安排。
最强反例
指针追踪或细粒度依赖使显式传输成为串行等待。
生产验证
建议验证（尚未执行）：比较对齐良好与零散访问，统计重排指令、DMA等待、本地存储占用和完整任务能量。
跨领域迁移
SIMD加速器及软件管理存储。

已核验来源与证据范围

  1. Synergistic Processing in Cell’s Multicore Architecture

    Michael Gschwind、H. Peter Hofstee、Brian Flachs、Martin Hopkins、Yukio Watanabe、Takeshi Yamazaki · 2006-03/04 · 论文全文；作者上传全文；Scalar layering、Optimizing scalar processing，pp.14–17。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

  2. Chip Multiprocessing and the Cell Broadband Engine

    Michael Gschwind · 2006 · 作者幻灯片；slides 1–23，parallelism、local storage 与 DMA。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

保留的代表来源
  1. IBM Research：Cell多核协同处理[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  2. IBM Research：Cell优化编译器[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  3. Hot Chips 2005公开议程[Public] Cell报告共同作者列名
  4. Hot Chips 2015公开议程[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  5. Synergistic Processing in Cell’s Multicore Architecture2006-03/04 · 作者上传全文；Scalar layering、Optimizing scalar processing，pp.14–17
  6. Chip Multiprocessing and the Cell Broadband Engine2006 · slides 1–23，parallelism、local storage 与 DMA

相关短文：内核与服务

回到人物名单
258 · OpenCL、并行编程与性能可移植性

Tim Mattson

主领域：编译器、运行时与并行编程 · 关联领域：GPU、AI 与专用加速 ／ HPC 与可扩展并行系统

用并行编程模型与 OpenCL 教学，把代码可移植和性能可移植明确区分。

最重要贡献

  • 讲义以 NDRange、work-item、work-group 与内存层次组织异构并行工作。
  • 通过逐步优化案例解释同一代码为何需要按硬件组织重新分块和安排数据。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Intel Labs 并行计算研究者；OpenCL 为 Khronos 团体标准，讲义贡献不等于个人独自发明 OpenCL。入门材料基于 ISC11 与 Udeepta Bordoloi 共同教程，并致谢其他作者。

机制与核心论证 · 编辑解读

2011 portable performance 讲义和共同教程反复区分统一编程接口与硬件相关性能：work-group 的同步边界、局部数据复用和主机/设备搬运决定执行效率。本站只将跨讲义反复出现的这一点称为持续关注。

思维方式

  • 迁移设备后重新检查 work-group、局部内存和数据搬运。
  • 代码能运行之后，数据布局与同步边界是否匹配新设备？

可复用提问

  • 代码能运行之后，数据布局与同步边界是否匹配新设备？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

旧版 OpenCL 讲义的同步规则和示例只适用于其当时模型；不能据此描述所有当前版本。一个设备上的最佳组尺寸和内存策略可能在另一设备退化。

建议诊断 · 编辑提炼

围绕“代码能运行之后，数据布局与同步边界是否匹配新设备？”测量下列变量：计算 C；搬运 D；同步 S；各设备分块策略与总时间。 将假设与结果分别记录。

架构挑战者 · 代码与性能可移植性

代码能运行之后，数据布局与同步边界是否匹配新设备？

技能：A4 局部性推理 A8 软硬件边界 A9 工作负载先行

变量与比较边界
计算 C；搬运 D；同步 S；各设备分块策略与总时间。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：非重叠执行 T=C+D+S；可流水时另建 max(C,D) 等模型，不直接套用。
交叉条件
保持相同正确性与任务，优化后端到端收益覆盖移植成本。
最强反例
统一源代码可编译，但组尺寸和局部内存假设导致新硬件利用率低。
生产验证
围绕“代码能运行之后，数据布局与同步边界是否匹配新设备？”测量下列变量：计算 C；搬运 D；同步 S；各设备分块策略与总时间。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. OpenCL and the Quest for Portable Performance

    Tim Mattson · 2011 · 作者幻灯片；完整讲义；NDRange、同步和优化案例。正文已获取并核验；证据：强；用途：机制与归属。

  2. Introduction to OpenCL

    Tim Mattson; Udeepta Bordoloi；材料另有致谢作者 · 教程基于 ISC11；当前副本存于 2015 课程目录 · 作者教程；完整教程；平台、执行/内存模型与矩阵乘优化。正文已获取并核验；证据：强；用途：机制与归属。

保留的代表来源
  1. OpenCL and the Quest for Portable Performance2011 · 作者幻灯片 · 完整讲义；NDRange、同步和优化案例
  2. Introduction to OpenCL教程基于 ISC11；当前副本存于 2015 课程目录 · 作者教程 · 完整教程；平台、执行/内存模型与矩阵乘优化
回到人物名单
273 · GPU并行原语与以数据为中心的图计算

John D. Owens

主领域：编译器、运行时与并行编程 · 关联领域：存储层次、缓存与数据局部性 ／ 编译器、运行时与并行编程

用可复用 scan 与 frontier 原语，把不规则算法映射成可扩展的 GPU 数据并行操作。

最重要贡献

  • Scan Primitives 与合作者实现工作量有效的 scan/segmented scan，并用于排序、稀疏矩阵向量乘与求解器。
  • Gunrock 以顶点或边 frontier 为中心，组合 advance、filter、compute，并通过负载映射处理不同度数造成的不均衡。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

UC Davis 合作作者；两项均由多位研究者共同完成，不把 scan 的历史发明或全部 Gunrock 实现归个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：合适的抽象要保留数据移动和负载分配自由度，复用算法原语比隐藏硬件差异更关键。

思维方式

  • frontier 的并行工作是否足以摊销扫描、过滤和 kernel 启动？
  • 核对frontier规模、度数分布、启动和过滤时间，避免只比较峰值。

可复用提问

  • frontier 的并行工作是否足以摊销扫描、过滤和 kernel 启动？
  • 哪些条件使该机制的收益反转？

适用边界

所读 Gunrock 版本以单 GPU 且图装入显存为主；动态全局图更新和多GPU扩展仍是文中未来工作。

建议诊断 · 编辑提炼

用高低直径、不同度数分布图测每轮frontier大小、有效边吞吐、warp利用率和临时存储；与调优CPU比较。

架构挑战者 · GPU并行原语与以数据为中心的图计算

frontier 的并行工作是否足以摊销扫描、过滤和 kernel 启动？

技能：A3 瓶颈识别 A8 软硬件边界 A9 工作负载先行

变量与比较边界
frontier规模、度数分布、启动和过滤时间
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T_round=T_launch+T_advance+T_filter+T_compute；小frontier时固定开销占比增大。
交叉条件
并行边数足够且负载平衡收益超过框架额外遍历
最强反例
道路图每轮frontier很小，GPU难以填满。
生产验证
用高低直径、不同度数分布图测每轮frontier大小、有效边吞吐、warp利用率和临时存储；与调优CPU比较。
跨领域迁移
迁移到目标平台时重新测量参数和质量约束，不直接搬用原作品的性能数字。

已核验来源与证据范围

  1. Scan Primitives for GPU Computing

    Shubhabrata Sengupta、Mark Harris、Yao Zhang、John D. Owens · 2007 · 论文全文；§2–3：scan/segmented scan及应用。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

  2. Gunrock: A High-Performance Graph Processing Library on the GPU

    Yangzihao Wang、Andrew Davidson、Yuechao Pan、Yuduo Wu、Andy Riffel、John D. Owens · 2016（PPoPP；所读arXiv版本） · 论文全文；§4、§6–7。已读取实际正文并核对作者和所列机制；复核保留的全文或本轮原始页面；证据：一手署名正文；不推断个人独占贡献或未披露的量产实现；用途：贡献定位、机制与边界。

保留的代表来源
  1. Scan Primitives for GPU ComputingShubhabrata Sengupta、Mark Harris、Yao Zhang、John D. Owens；2007；§2–3：scan/segmented scan及应用
  2. Gunrock: A High-Performance Graph Processing Library on the GPUYangzihao Wang、Andrew Davidson、Yuechao Pan、Yuduo Wu、Andy Riffel、John D. Owens；2016（PPoPP；所读arXiv版本）；§4、§6–7
回到人物名单
299 · 参与以多面体编译和显式机器模型

Richard Lethin

主领域：编译器、运行时与并行编程

参与以多面体编译和显式机器模型，把顺序循环映射到多层并行加速器。

最重要贡献

  • R-Stream 用循环变换、分块与数据传输调度生成多层并行代码。
  • ClearSpeed 案例将扩展静态控制程序映射到处理器和流水层，减少 SIMD 控制开销。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Reservoir Labs 两项作品署名作者；编译器算法和实现为团队成果。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：将硬件层级写入机器模型，让编译器联合决定并行、局部存储和传输，而非要求用户为每种目标重写程序。

思维方式

  • 显式表示机器层级。
  • 将可分析程序范围写清。

可复用提问

  • 不可分析控制流和数据迁移会吃掉多少自动并行收益？

适用边界

依赖规则循环和可分析访问；2009 案例假定数据已在设备内存，不能把内核收益冒充含主机传输的端到端收益。

建议诊断 · 编辑提炼

比较同一输入程序在不同层级映射，单列传输和控制成本。

架构挑战者 · 参与以多面体编译和显式机器模型，把顺序循环映射到多层并行加速器。

不可分析控制流和数据迁移会吃掉多少自动并行收益？

技能：A4 局部性推理 A8 软硬件边界 A9 工作负载先行

变量与比较边界
静态控制覆盖率；本地容量；SIMD 宽度；DMA
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：端到端时间=主机传输+控制/启动+设备计算，只有可分析区域可计入编译器优化。
交叉条件
依赖规则循环和可分析访问；2009 案例假定数据已在设备内存，不能把内核收益冒充含主机传输的端到端收益。
最强反例
依赖规则循环和可分析访问；2009 案例假定数据已在设备内存，不能把内核收益冒充含主机传输的端到端收益。
生产验证
比较同一输入程序在不同层级映射，单列传输和控制成本。
跨领域迁移
将硬件层级写入机器模型，让编译器联合决定并行、局部存储和传输，而非要求用户为每种目标重写程序。

已核验来源与证据范围

  1. R-Stream: A Parametric High-Level Compiler

    Eric Schweitz, Richard Lethin, Allen Leung, Benoît Meister · 2006-09-20 · 作者会议幻灯片；slides 7–13。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  2. Extended Static Control Programs as a Programming Model for Accelerators: A Case Study Targetting ClearSpeed CSX700 with the R-Stream Compiler

    Cédric Bastoul, Nicolas Vasilache, Allen Leung, Benoît Meister, David Wohlford, Richard Lethin · 2009 · 论文全文；§2–4；机器模型与处理器/流水映射。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

保留的代表来源
  1. R-Stream: A Parametric High-Level Compilerslides 7–13
  2. Extended Static Control Programs as a Programming Model for Accelerators: A Case Study Targetting ClearSpeed CSX700 with the R-Stream Compiler§2–4；机器模型与处理器/流水映射
回到人物名单
322 · 把加速器派发开销从计算依赖链移开

Paul Barham

主领域：编译器、运行时与并行编程 · 关联领域：GPU、AI 与专用加速 ／ 云、数据中心与基础设施经济性

以异步分片数据流和一致的执行排序，把灵活的单控制器编程模型扩展到多岛加速器集群。

最重要贡献

  • 共同署名 Pathways：以紧凑的分片图、buffer futures 和每岛 gang scheduler 协调多加速器执行；对资源需求已知的编译函数并行准备主机侧工作。
  • 共同署名 TensorFlow 系统论文：将计算、可变状态及更新操作统一在数据流图中，通过设备子图和 Send/Recv 支持异构分布式执行。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

分布式系统研究者；本页审阅其在 Google 团队共同署名的 TensorFlow（2016）与 Pathways（2022），聚焦运行时协调和加速器利用率，不据历史署名断言当前职务。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：逻辑上的单控制器不必成为逐操作的串行控制点；关键是能否提前知道资源需求，并让主机准备工作与设备执行并行。

思维方式

  • 把设备计算时间与主机派发、排队、数据传输分别计时。
  • 区分编程接口的集中性、资源调度的一致性和运行时实际并行度。

可复用提问

  • 计算被切得更细后，节省的设备工作是否小于新增的主机协调与调度开销？

适用边界

Pathways 并行派发依赖资源需求可提前确定；遇到数据相关控制流须退回传统派发。2022 初始资源管理采用静态负载平衡，岛内调度为 FIFO；透明迁移等是未来方向，不能写成已实现能力。

建议诊断 · 编辑提炼

固定数学任务和设备数，对比逐操作、链式与融合执行；逐级增加主机数、缩短 kernel 时长，记录派发空洞、调度等待、端到端吞吐及通信时间；加入动态 shape 测试回退路径。

架构挑战者 · 把加速器派发开销从计算依赖链移开

计算被切得更细后，节省的设备工作是否小于新增的主机协调与调度开销？

技能：A2 交叉条件 A3 瓶颈识别 A6 规模扩展 A8 软硬件边界

变量与比较边界
主机协调时延 H；设备计算时间 C；通信时间 D；链深度；分片数；资源形状是否预知；岛内调度竞争
条件性模型 · 编辑提炼
编辑条件模型：若主机侧准备沿依赖链串行传播，短 kernel 会暴露 H；资源可预知时可提前并行准备，使稳态步距更接近计算、传输和派发吞吐的最大瓶颈，而非三者机械相加。
交叉条件
当计算时长足以遮蔽协调开销或多节点准备可并行时，灵活运行时的成本易摊薄；极短 kernel、动态资源需求或拥塞调度会使收益消失。
最强反例
把一个融合算子拆成大量微小远程任务，即使设备 FLOPS 足够，集中派发与跨主机同步仍会让加速器空转。
生产验证
固定数学任务和设备数，对比逐操作、链式与融合执行；逐级增加主机数、缩短 kernel 时长，记录派发空洞、调度等待、端到端吞吐及通信时间；加入动态 shape 测试回退路径。
跨领域迁移
评估训练和推理集群时，把 CPU 控制面、编译粒度与调度路径纳入加速器选型，而非只比较设备峰值。

已核验来源与证据范围

  1. Pathways: Asynchronous Distributed Dataflow for ML

    Paul Barham, Aakanksha Chowdhery, Jeff Dean, Sanjay Ghemawat, Steven Hand, Dan Hurt, Michael Isard, Hyeontaek Lim, Ruoming Pang, Sudip Roy, Brennan Saeta, Parker Schuh, Ryan Sepassi, Laurent El Shafey, Chandramohan A. Thekkath, Yonghui Wu · 2022-03-23 · 论文全文；§4.1–4.6，PDF pp.4–7：虚拟切片、分片图、gang scheduling、并行异步派发与 HBM 对象管理；§5.1/Fig.6 开销边界。已下载原始 PDF 并提取文字，读取署名、所列机制正文及派发开销边界；审阅摘记留存在本地。；证据：强：共同署名的一手技术论文，机制正文已读；用途：核验共同研究的机制与边界，不以作者排序推断个人独占贡献。

  2. TensorFlow: A System for Large-Scale Machine Learning

    Martín Abadi, Paul Barham, Jianmin Chen, Zhifeng Chen, Andy Davis, Jeffrey Dean, Matthieu Devin, Sanjay Ghemawat, Geoffrey Irving, Michael Isard, Manjunath Kudlur, Josh Levenberg, Rajat Monga, Sherry Moore, Derek G. Murray, Benoit Steiner, Paul Tucker, Vijay Vasudevan, Pete Warden, Martin Wicke, Yuan Yu, Xiaoqiang Zheng · 2016-11 · 论文全文；§2.2、§3.3、§4.2–4.4、§5；原刊 pp.267–275：数据流与可变状态、设备放置、分片 embedding、检查点一致性及执行器。已通过网页检索工具取得 USENIX 原始 PDF 正文并阅读署名及所列机制；直接文件下载遭 403，未声称已保存此 PDF；本地保留审阅摘记。；证据：强：共同署名的一手技术论文，机制正文已读；用途：核验共同研究的机制与边界，不以作者排序推断个人独占贡献。

保留的代表来源
  1. Pathways: Asynchronous Distributed Dataflow for ML§4.1–4.6，PDF pp.4–7：虚拟切片、分片图、gang scheduling、并行异步派发与 HBM 对象管理；§5.1/Fig.6 开销边界
  2. TensorFlow: A System for Large-Scale Machine Learning§2.2、§3.3、§4.2–4.4、§5；原刊 pp.267–275：数据流与可变状态、设备放置、分片 embedding、检查点一致性及执行器
回到人物名单
323 · 用数据流把状态位置和执行位置共同优化

Michael Isard

主领域：编译器、运行时与并行编程 · 关联领域：GPU、AI 与专用加速 ／ 云、数据中心与基础设施经济性

把状态、分片和通信显式化，使分布式机器学习既能表达新算法，也能减少不必要的数据搬运。

最重要贡献

  • 共同署名 TensorFlow：可变参数与更新规则进入统一数据流图；分片 embedding 通过 Part/Gather/Stitch 并将 Gather 与变量共置，只读取和更新所需行。
  • 共同署名 Pathways：以逻辑分片 buffer 和图节点减少客户端逐 shard 记账，并在跨岛执行中管理设备映射、数据转移及 HBM 对象的生命周期。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

分布式系统研究者；这里依据其在 Google 团队共同署名的 TensorFlow（2016）与 Pathways（2022）考察机器学习基础设施贡献，不把团队机制归为个人独创。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：统一抽象的价值不止是少写代码；它必须让计算靠近状态，并把分片规模增长造成的控制面负担压住。

思维方式

  • 追踪一个逻辑张量在多少设备上有物理副本，以及谁负责其生命周期。
  • 把可表达性、放置策略和一致性语义分开审查，避免把接口支持误认为自动优化。

可复用提问

  • 当参数和算子都被拆到更多设备上时，系统节省了单卡内存，还是把成本转移到了通信与控制面？

适用边界

TensorFlow 2016 的一般放置不保证全局最优；并发异步训练期间的默认检查点未必一致，严格快照需要额外同步。Pathways 的虚拟设备层提供扩展基础，但不能据此宣称已实现透明迁移。

建议诊断 · 编辑提炼

对稀疏与稠密访问分别扫分片数；记录实际传输字节、主机元数据开销、HBM 峰值和完成时间；对比计算与参数共置/分离，并在检查点并发更新时验证恢复状态所需一致性。

架构挑战者 · 用数据流把状态位置和执行位置共同优化

当参数和算子都被拆到更多设备上时，系统节省了单卡内存，还是把成本转移到了通信与控制面？

技能：A3 瓶颈识别 A4 局部性推理 A6 规模扩展 A8 软硬件边界 A9 工作负载先行

变量与比较边界
参数总量；访问稀疏度；分片数；跨设备传输字节；每 shard 元数据；HBM 峰值；检查点同步范围
条件性模型 · 编辑提炼
编辑条件模型：分片收益应同时扣除数据交换和协调代价；稀疏访问的网络代价取决于实际选中行及归并结果，而非参数总量。逻辑分片抽象降低记账成本，不会消除物理数据交换。
交叉条件
工作集稀疏、计算可共置且 shard 记账被摊薄时分布式执行更有利；稠密访问或细粒度跨分片依赖可能把内存问题变成网络问题。
最强反例
把全部参数均匀切到很多主机，但每步仍读取所有分片，再在中心节点归并；内存容量增加，网络热点与协调开销却使训练更慢。
生产验证
对稀疏与稠密访问分别扫分片数；记录实际传输字节、主机元数据开销、HBM 峰值和完成时间；对比计算与参数共置/分离，并在检查点并发更新时验证恢复状态所需一致性。
跨领域迁移
将大模型的 CPU 内存扩展、参数 offload 和跨岛部署评估转化为状态位置、实际字节量与恢复语义的联合分析。

已核验来源与证据范围

  1. Pathways: Asynchronous Distributed Dataflow for ML

    Paul Barham, Aakanksha Chowdhery, Jeff Dean, Sanjay Ghemawat, Steven Hand, Dan Hurt, Michael Isard, Hyeontaek Lim, Ruoming Pang, Sudip Roy, Brennan Saeta, Parker Schuh, Ryan Sepassi, Laurent El Shafey, Chandramohan A. Thekkath, Yonghui Wu · 2022-03-23 · 论文全文；§4.1–4.6，PDF pp.4–7：虚拟切片、分片图、gang scheduling、并行异步派发与 HBM 对象管理；§5.1/Fig.6 开销边界。已下载原始 PDF 并提取文字，读取署名、所列机制正文及派发开销边界；审阅摘记留存在本地。；证据：强：共同署名的一手技术论文，机制正文已读；用途：核验共同研究的机制与边界，不以作者排序推断个人独占贡献。

  2. TensorFlow: A System for Large-Scale Machine Learning

    Martín Abadi, Paul Barham, Jianmin Chen, Zhifeng Chen, Andy Davis, Jeffrey Dean, Matthieu Devin, Sanjay Ghemawat, Geoffrey Irving, Michael Isard, Manjunath Kudlur, Josh Levenberg, Rajat Monga, Sherry Moore, Derek G. Murray, Benoit Steiner, Paul Tucker, Vijay Vasudevan, Pete Warden, Martin Wicke, Yuan Yu, Xiaoqiang Zheng · 2016-11 · 论文全文；§2.2、§3.3、§4.2–4.4、§5；原刊 pp.267–275：数据流与可变状态、设备放置、分片 embedding、检查点一致性及执行器。已通过网页检索工具取得 USENIX 原始 PDF 正文并阅读署名及所列机制；直接文件下载遭 403，未声称已保存此 PDF；本地保留审阅摘记。；证据：强：共同署名的一手技术论文，机制正文已读；用途：核验共同研究的机制与边界，不以作者排序推断个人独占贡献。

保留的代表来源
  1. Pathways: Asynchronous Distributed Dataflow for ML§4.1–4.6，PDF pp.4–7：虚拟切片、分片图、gang scheduling、并行异步派发与 HBM 对象管理；§5.1/Fig.6 开销边界
  2. TensorFlow: A System for Large-Scale Machine Learning§2.2、§3.3、§4.2–4.4、§5；原刊 pp.267–275：数据流与可变状态、设备放置、分片 embedding、检查点一致性及执行器
回到人物名单
324 · 以依赖与同步顺序解释训练扩展

Shen Li

主领域：编译器、运行时与并行编程 · 关联领域：GPU、AI 与专用加速 ／ 网络、互连与通信 ／ 云、数据中心与基础设施经济性

将分布式训练优化定位到可见依赖和暴露通信，连接框架正确性、通信批量与 GPU 利用率。

最重要贡献

  • 共同研究 PyTorch DDP：梯度分桶与 autograd hooks 触发异步归约，同时保持各进程 collective 顺序一致。
  • 共同研究 PyTorch FSDP：按单元分片参数并按需恢复，以通信、预取和内存管理支持更大模型。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Shen Li 是 PyTorch DDP（2020）与 FSDP（2023）论文共同作者；两篇论文分别列其 Facebook AI、Meta AI 署名。这里记录作品发表时关联，不据此声明当前雇主或职位。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：训练扩展取决于不能被计算隐藏的同步时间；更高通信峰值并不自动缩短迭代。

思维方式

  • 先画梯度就绪与归约依赖，再调整通信批量。
  • 同时核查跨 rank 顺序正确性与关键路径重叠。

可复用提问

  • 梯度通信更快了，为什么训练迭代仍没有变短：是带宽不足，还是 bucket 就绪与集体操作顺序让通信暴露在关键路径？

适用边界

DDP 论文对应 PyTorch 1.5 的历史设计；完整模型状态须能容纳于单 GPU。FSDP 改变容量约束，但增加参数通信；不能把论文实验扩展率当作任意模型或拓扑的保证。

建议诊断 · 编辑提炼

固定模型、全局 batch 与数值配置，扫 bucket 大小和 GPU 数；采集逐 rank 的梯度就绪、collective 启动/结束、计算重叠与迭代尾部，加入分支跳过参数和慢 rank 场景检查正确性及停顿。

架构挑战者 · 以依赖与同步顺序解释训练扩展

梯度通信更快了，为什么训练迭代仍没有变短：是带宽不足，还是 bucket 就绪与集体操作顺序让通信暴露在关键路径？

技能：A3 瓶颈识别 A6 规模扩展 A8 软硬件边界 A9 工作负载先行

变量与比较边界
梯度就绪时间；bucket 大小；collective 启动延迟；有效带宽；rank 偏斜；计算重叠窗口
条件性模型 · 编辑提炼
本站诊断模型：T_step = T_compute + T_exposed_comm + T_other；在相同训练语义下测量各项。分桶优化只有减少暴露通信而不增加更多启动或等待成本，才兑现迭代收益。
交叉条件
小桶有利于更早启动但增加调用开销；大桶提高通信效率但等待更多梯度。交叉点需由模型就绪分布和实际互连共同确定。
最强反例
把所有梯度合为一个大桶后，AllReduce 单次带宽提高，但直到反向结束才开始通信，迭代时间反而增长。
生产验证
固定模型、全局 batch 与数值配置，扫 bucket 大小和 GPU 数；采集逐 rank 的梯度就绪、collective 启动/结束、计算重叠与迭代尾部，加入分支跳过参数和慢 rank 场景检查正确性及停顿。
跨领域迁移
采购训练集群时用实际模型的可隐藏通信窗口检验网络升级价值，同时检查 CPU 发射与运行时依赖。

已核验来源与证据范围

  1. PyTorch Distributed: Experiences on Accelerating Data Parallel Training

    Shen Li, Yanli Zhao, Rohan Varma, Omkar Salpekar, Pieter Noordhuis, Teng Li, Adam Paszke, Jeff Smith, Brian Vaughan, Pritam Damania, Soumith Chintala · 2020-06-28 · 论文全文；§3.1–3.2.3，Algorithm 1，PDF pp.3–5：API、gradient bucketing、autograd hooks、跨进程一致的归约顺序。已下载原始 PDF 并提取正文，核验共同署名及所列机制段落；本地保留 PDF 和正文。；证据：强：团队署名原始技术论文；用途：核验共同技术贡献、机制及版本边界；不按作者排序推定个人独占贡献。

  2. PyTorch FSDP: Experiences on Scaling Fully Sharded Data Parallel

    Yanli Zhao, Andrew Gu, Rohan Varma, Liang Luo, Chien-Chin Huang, Min Xu, Less Wright, Hamid Shojanazeri, Myle Ott, Sam Shleifer, Alban Desmaison, Can Balioglu, Pritam Damania, Bernard Nguyen, Geeta Chauhan, Yuchen Hao, Ajit Mathews, Shen Li · 2023 · 论文全文；§3.2–3.4，原刊 pp.3851–3854：FlatParameter、hybrid sharding、预取与 rate limiter。已下载原始 PDF 并提取正文，核验共同署名及所列机制段落；本地保留 PDF 和正文。；证据：强：团队署名原始技术论文；用途：核验共同技术贡献、机制及版本边界；不按作者排序推定个人独占贡献。

保留的代表来源
  1. PyTorch Distributed: Experiences on Accelerating Data Parallel Training§3.1–3.2.3，Algorithm 1，PDF pp.3–5：API、gradient bucketing、autograd hooks、跨进程一致的归约顺序
  2. PyTorch FSDP: Experiences on Scaling Fully Sharded Data Parallel§3.2–3.4，原刊 pp.3851–3854：FlatParameter、hybrid sharding、预取与 rate limiter
回到人物名单
325 · 显存生命周期与通信粒度的共同设计

Rohan Varma

主领域：编译器、运行时与并行编程 · 关联领域：GPU、AI 与专用加速 ／ 网络、互连与通信 ／ 云、数据中心与基础设施经济性

把模型状态压缩到可用显存时，同时追踪临时物化、预取并发和拓扑成本，避免容量优化吞噬吞吐。

最重要贡献

  • 作为 PyTorch DDP 共同作者，参与以分桶和计算通信重叠优化数据并行训练的团队研究。
  • 作为 PyTorch FSDP 共同作者，参与分片、FlatParameter、混合分片及限制在途 all-gather 的系统设计研究。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Rohan Varma 是 PyTorch DDP（2020）与 FSDP（2023）论文共同作者；两篇论文分别列其 Facebook AI、Meta AI 署名。这里记录作品发表时关联，不据此声明当前雇主或职位。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：能装下只是训练系统的可行性条件；状态分片之后还要为临时物化和通信窗口预算资源。

思维方式

  • 区分常驻分片与临时完整参数的显存占用。
  • 把分片域映射到实际互连层级，并核查缓存分配器的保留内存。

可复用提问

  • 为了让模型装下而进一步分片，何时会因更多 all-gather 与瞬态内存占用降低有效训练吞吐？

适用边界

本页核验 2020/2023 历史系统；FSDP 继承 ZeRO 的分片思路，不归为某位作者独创。分片不会消除激活、临时参数和通信缓冲；预取还可能放大瞬时显存需求。

建议诊断 · 编辑提炼

固定模型与数值配置，对比分片因子、FSDP 单元大小、预取与限流策略；记录峰值 allocated/reserved 显存、分配重试、跨机字节、collective 暴露时间和 tokens/s，并校验梯度与训练结果。

架构挑战者 · 显存生命周期与通信粒度的共同设计

为了让模型装下而进一步分片，何时会因更多 all-gather 与瞬态内存占用降低有效训练吞吐？

技能：A2 交叉条件 A3 瓶颈识别 A4 局部性推理 A6 规模扩展 A8 软硬件边界

变量与比较边界
常驻状态字节；分片因子；最大单元；预取深度；激活与临时缓冲；跨机带宽；分配重试
条件性模型 · 编辑提炼
本站容量预算：M_peak ≈ M_sharded_state + M_live_unsharded + M_activations + M_buffers；逐项测量，避免将理论状态分片比例直接等同整卡显存节省。性能另以暴露通信和分配停顿衡量。
交叉条件
更细单元可降低物化峰值但增加 collective 次数；局部分片保留更多复制状态，却可能减轻慢速跨机通信。以显存可行且吞吐最大为选择条件。
最强反例
CPU 提前发射更多 all-gather，名义上增加预取，实际占住更多显存并触发分配重试，使 GPU 出现更长停顿。
生产验证
固定模型与数值配置，对比分片因子、FSDP 单元大小、预取与限流策略；记录峰值 allocated/reserved 显存、分配重试、跨机字节、collective 暴露时间和 tokens/s，并校验梯度与训练结果。
跨领域迁移
将 HBM 容量与 scale-up/scale-out 网络选择放到同一模型中，比较满足模型容量后每单位集群成本的训练吞吐。

已核验来源与证据范围

  1. PyTorch Distributed: Experiences on Accelerating Data Parallel Training

    Shen Li, Yanli Zhao, Rohan Varma, Omkar Salpekar, Pieter Noordhuis, Teng Li, Adam Paszke, Jeff Smith, Brian Vaughan, Pritam Damania, Soumith Chintala · 2020-06-28 · 论文全文；§3.1–3.2.3，Algorithm 1，PDF pp.3–5：API、gradient bucketing、autograd hooks、跨进程一致的归约顺序。已下载原始 PDF 并提取正文，核验共同署名及所列机制段落；本地保留 PDF 和正文。；证据：强：团队署名原始技术论文；用途：核验共同技术贡献、机制及版本边界；不按作者排序推定个人独占贡献。

  2. PyTorch FSDP: Experiences on Scaling Fully Sharded Data Parallel

    Yanli Zhao, Andrew Gu, Rohan Varma, Liang Luo, Chien-Chin Huang, Min Xu, Less Wright, Hamid Shojanazeri, Myle Ott, Sam Shleifer, Alban Desmaison, Can Balioglu, Pritam Damania, Bernard Nguyen, Geeta Chauhan, Yuchen Hao, Ajit Mathews, Shen Li · 2023 · 论文全文；§3.2–3.4，原刊 pp.3851–3854：FlatParameter、hybrid sharding、预取与 rate limiter。已下载原始 PDF 并提取正文，核验共同署名及所列机制段落；本地保留 PDF 和正文。；证据：强：团队署名原始技术论文；用途：核验共同技术贡献、机制及版本边界；不按作者排序推定个人独占贡献。

保留的代表来源
  1. PyTorch Distributed: Experiences on Accelerating Data Parallel Training§3.1–3.2.3，Algorithm 1，PDF pp.3–5：API、gradient bucketing、autograd hooks、跨进程一致的归约顺序
  2. PyTorch FSDP: Experiences on Scaling Fully Sharded Data Parallel§3.2–3.4，原刊 pp.3851–3854：FlatParameter、hybrid sharding、预取与 rate limiter
回到人物名单
326 · 把执行边界变成可优化的编译边界

Huanqi Cao

主领域：编译器、运行时与并行编程 · 关联领域：HPC 与可扩展并行系统 ／ 云、数据中心与基础设施经济性

通过单源异构编译与分层DAG表示，减少平台边界的开发和执行成本，同时保留既有运行时契约。

最重要贡献

  • 与 Jiajie Chen 共同提出 SWUC：用目标属性、调用图推导及两遍编译支持神威 MPE/CPE 单源 C/C++，改善模板与lambda跨目标使用。
  • 作为 Chukonu 共同作者，参与以DAG切分保留Spark运行时能力、将计算链交给原生编译器的设计；融合、批量化和紧凑布局减少JVM/native边界开销。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

系统与编译研究者；本页核验的是其清华时期两项共同署名作品。DeepSeek官方TileKernels元数据亦列其为项目作者；该关联不代表其拥有整个公司的基础设施职责。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：原生代码更快只是局部前提；真正可迁移的架构设计应同时明确边界语义、数据表示和调用粒度。

思维方式

  • 先画出数据与控制穿越的运行时边界。
  • 保留成熟容错与调度能力，再评估可下沉编译的计算链。

可复用提问

  • 一次原生算子加速，是否被跨运行时调用、数据转换和恢复语义的成本抵消？

适用边界

SWUC针对共享主存的神威异构平台，不承诺透明解决所有设备数据搬运；Chukonu收益依赖可融合计算、批量粒度及RDD确定性契约。两项工作均为团队成果。

建议诊断 · 编辑提炼

在同一数据集与故障模型下，分解计算、跨语言调用、序列化和恢复耗时；记录调用次数、复制字节、向量化和缓存命中，并检查模板与lambda在两个目标上的语义一致性。

架构挑战者 · 把执行边界变成可优化的编译边界

一次原生算子加速，是否被跨运行时调用、数据转换和恢复语义的成本抵消？

技能：A3 瓶颈识别 A4 局部性推理 A8 软硬件边界 A9 工作负载先行

变量与比较边界
原生计算时间；边界调用次数与单次开销；转换/复制字节；内存局部性；代码膨胀；容错与恢复成本
条件性模型 · 编辑提炼
本站条件性模型：总时间≈计算时间＋边界调用次数×单次成本＋数据转换成本＋恢复成本。只有端到端节省超过新边界开销，原生化才形成净收益；编译时间和可维护性另行计量。
交叉条件
细粒度算子可融合且数据可成批共享时，下沉编译更有利；存在频繁外部副作用、无法融合的边界或小批次时，收益可能被调用成本吞没。
最强反例
单个C++算子比JVM版本快很多，但每条记录都跨语言调用并重新序列化，最终作业更慢，故障恢复也失去原有可重算契约。
生产验证
在同一数据集与故障模型下，分解计算、跨语言调用、序列化和恢复耗时；记录调用次数、复制字节、向量化和缓存命中，并检查模板与lambda在两个目标上的语义一致性。
跨领域迁移
用于评估AI算子DSL、国产异构平台移植和数据预处理系统：将开发便利、局部内核速度与端到端语义分别验收。

已核验来源与证据范围

  1. Design and Implementation of ShenWei Universal C/C++

    Huanqi Cao, Jiajie Chen · 2022-08-01 · 论文全文；§2.3、§3、§4；PDF pp.3–6：单源编程目标、属性、调用图推导和两遍编译。已取得本地 PDF 并提取文字，核对署名和所列机制正文。；证据：强：署名原始技术论文，机制正文可核对；用途：核验共同技术贡献与适用边界；不推断个人独占发明。

  2. Chukonu: A Fully-Featured High-Performance Big Data Framework that Integrates a Native Compute Engine into Spark

    Bowen Yu, Guanyu Feng, Huanqi Cao, Xiaohan Li, Zhenbo Sun, Haojie Wang, Xiaowei Zhu, Weimin Zheng, Wenguang Chen · 2022（PVLDB 15(4)） · 论文全文；§3–4.2；期刊pp.874–876：DAG splitting、融合、批量接口与紧凑数据布局。已取得本地 PDF 并提取文字，核对署名和所列机制正文。；证据：强：署名原始技术论文，机制正文可核对；用途：核验共同技术贡献与适用边界；不推断个人独占发明。

保留的代表来源
  1. Design and Implementation of ShenWei Universal C/C++§2.3、§3、§4；PDF pp.3–6：单源编程目标、属性、调用图推导和两遍编译
  2. Chukonu: A Fully-Featured High-Performance Big Data Framework that Integrates a Native Compute Engine into Spark§3–4.2；期刊pp.874–876：DAG splitting、融合、批量接口与紧凑数据布局
  3. DeepSeek TileKernels 项目作者元数据authors：Huanqi Cao及公司域名；仅项目关联辅助，不计技术作品门槛
回到人物名单
329 · 把 RL 环境执行当作独立吞吐瓶颈

Jiayi Weng

主领域：编译器、运行时与并行编程 · 关联领域：GPU、AI 与专用加速 ／ 云、数据中心与基础设施经济性

通过解耦采样、环境执行与策略更新，让 CPU 环境供给跟上加速器，并显式处理慢环境的等待成本。

最重要贡献

  • 共同署名 EnvPool：C++ 固定线程池连接动作队列和预分配状态队列，将 step 拆为 send/recv；异步返回部分已完成环境，避免每轮等齐全部实例。
  • 与 Huayu Chen 共同一作 Tianshou：以 collector、replay buffer、policy update 分离采样与训练流程，并提供同步/异步环境采样接口。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

强化学习系统研究者。EnvPool 2022 首页将工作归于 Sea AI Lab 等机构，并注明翁家翌当时已在 OpenAI；Tianshou 为清华等团队公开工作，两者不构成 OpenAI 闭源 RLHF 实现的披露。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：加速器空闲可能源于环境供给和等待规则；增加 GPU 前，应先区分模拟吞吐、样本时效和学习效率。

思维方式

  • 同时观测环境完成时间分布与训练消费速度。
  • 区分环境 FPS 提升和达到目标质量的时间。

可复用提问

  • 增加 CPU 环境实例后，训练更快了，还是只积累了更多滞后样本？

适用边界

异步采样改变到达顺序；过多环境和固定 batch 可能降低样本效率。EnvPool 结果依赖具体环境、线程数及 NUMA 布局，不能直接外推到 LLM 后训练。

建议诊断 · 编辑提炼

固定算法与目标质量，扫描环境数、recv 批量、线程数及 NUMA 绑定；同时比较环境 FPS、GPU 空闲、队列深度、样本年龄和 time-to-quality。

架构挑战者 · 把 RL 环境执行当作独立吞吐瓶颈

增加 CPU 环境实例后，训练更快了，还是只积累了更多滞后样本？

技能：A3 瓶颈识别 A5 排队与尾延迟 A6 规模扩展 A8 软硬件边界 A9 工作负载先行

变量与比较边界
环境时延分布；CPU 线程数；环境数；接收批量；队列长度；样本年龄；策略更新速率
条件性模型 · 编辑提炼
编辑条件模型：稳态有效吞吐受环境生成、推理和学习中最慢阶段约束；解除等齐屏障可减少尾部等待，但积压与策略滞后必须计入有效样本成本。
交叉条件
环境时间差异大且学习端能消费时，异步更有利；环境高度均匀或算法要求严格同步时，收益会缩小。
最强反例
环境 FPS 翻倍而策略更新速率不变，缓存持续增长且样本更旧，最终质量达标时间反而增加。
生产验证
固定算法与目标质量，扫描环境数、recv 批量、线程数及 NUMA 绑定；同时比较环境 FPS、GPU 空闲、队列深度、样本年龄和 time-to-quality。
跨领域迁移
将 CPU 核数、NUMA 与 GPU 配比转化为 RL/agent 采样—推理—训练流水线的匹配问题。

已核验来源与证据范围

  1. EnvPool: A Highly Parallel Reinforcement Learning Environment Execution Engine

    Jiayi Weng, Min Lin, Shengyi Huang, Bo Liu, Denys Makoviichuk, Viktor Makoviychuk, Zichen Liu, Yufan Song, Ting Luo, Yukun Jiang, Zhongwen Xu, Shuicheng Yan · 2022 · 论文全文；§3.1–3.3、§4.1，PDF pp.4–6：动作/状态队列、异步批量、固定线程池、绑核与 NUMA；首页署名及 OpenAI 脚注。已通过检索工具取得原始论文正文，读取作者署名及所列机制段；本地保留审阅摘记，不声称已下载完整 PDF。；证据：强：共同署名的一手技术正文；用途：共同署名技术机制与适用边界；不推断个人独占设计责任。

  2. Tianshou: A Highly Modularized Deep Reinforcement Learning Library

    Jiayi Weng, Huayu Chen, Dong Yan, Kaichao You, Alexis Duburcq, Minghao Zhang, Yi Su, Hang Su, Jun Zhu · 2022-08 · 论文全文；§2、Figures 1–2，pp.2–3：collector、buffer、policy update、异步采样；p.1 共同一作脚注。已通过检索工具取得原始论文正文，读取作者署名及所列机制段；本地保留审阅摘记，不声称已下载完整 PDF。；证据：强：共同署名的一手技术正文；用途：共同署名技术机制与适用边界；不推断个人独占设计责任。

保留的代表来源
  1. EnvPool: A Highly Parallel Reinforcement Learning Environment Execution Engine§3.1–3.3、§4.1，PDF pp.4–6：动作/状态队列、异步批量、固定线程池、绑核与 NUMA；首页署名及 OpenAI 脚注
  2. Tianshou: A Highly Modularized Deep Reinforcement Learning Library§2、Figures 1–2，pp.2–3：collector、buffer、policy update、异步采样；p.1 共同一作脚注
回到人物名单
330 · 用 tile 抽象和输入感知调优连接算法与硬件

Philippe Tillet

主领域：编译器、运行时与并行编程 · 关联领域：GPU、AI 与专用加速 ／ 存储层次、缓存与数据局部性

保留数据块级语义，再依据真实输入形状选择布局与内核，缩小可编程性和设备利用率之间的差距。

最重要贡献

  • 与 H. T. Kung、David Cox 共同提出 Triton 2019：tile IR 支持分块数据流和谓词操作，编译器完成预取、层次分块及合并访存等优化。
  • 与 David Cox 共同提出 ISAAC：用输入和调优参数训练性能预测模型，再搜索候选并在目标 GPU 复测，从而适配不同矩阵和卷积形状。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

GPU 编译与自动调优研究者。本页选取其 Harvard 时期的 ISAAC（SC17）和 Triton（MAPL 2019）两项不同作品；不把后续 Triton 发布介绍重复计作第二作品。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：一个抽象要同时保留优化所需信息和可搜索的实现空间；“支持该算子”与“在实际 shape 上高效”是两个验收条件。

思维方式

  • 按真实 shape 分布而非单一方阵衡量性能。
  • 将编译、搜索、复测开销与重复调用次数一起计算。

可复用提问

  • 自动生成内核的收益能否覆盖调优成本，并在未见输入形状上保持？

适用边界

ISAAC 原文测试 Maxwell/Pascal；预测搜索不保证真实硬件全局最优。Triton 2019 的 C/LLVM 设计不等于当前 Python/MLIR 实现，历史结果不能代表当前 GPU。

建议诊断 · 编辑提炼

抽取生产 shape 及频率，留出未见形状；比较库函数、生成内核及实测候选，计入首次编译/调优、稳态时延、误选率和数值误差。

架构挑战者 · 用 tile 抽象和输入感知调优连接算法与硬件

自动生成内核的收益能否覆盖调优成本，并在未见输入形状上保持？

技能：A2 交叉条件 A3 瓶颈识别 A4 局部性推理 A8 软硬件边界 A9 工作负载先行

变量与比较边界
输入形状分布；tile 大小；寄存器/共享内存占用；访存合并率；调优成本；调用次数；预测误差
条件性模型 · 编辑提炼
编辑条件模型：累计收益约为调用次数乘每次节省时间，再减去编译、搜索和验证成本；硬件资源约束与输入形状共同决定最佳 tile。
交叉条件
热点 shape 重复多且库函数适配差时易回本；shape 高度动态、调用稀少或模型误差大时应缓存配置或回退。
最强反例
只在方阵上选出的 tile 用于大量瘦长矩阵，填充和资源占用上升，理论算力更高却运行更慢。
生产验证
抽取生产 shape 及频率，留出未见形状；比较库函数、生成内核及实测候选，计入首次编译/调优、稳态时延、误选率和数值误差。
跨领域迁移
评估新加速器的软件成熟度时，以真实模型 shape 覆盖、调优成本及性能稳定性验证编译器承诺。

已核验来源与证据范围

  1. Triton: An Intermediate Language and Compiler for Tiled Neural Network Computations

    Philippe Tillet, H. T. Kung, David Cox · 2019-06-22 · 论文全文；§4.2–4.3、§5.1–5.2，PDF pp.5–6：tile IR、谓词、预取、层次分块与合并访存。已通过检索工具取得原始论文正文，读取作者署名及所列机制段；本地保留审阅摘记，不声称已下载完整 PDF。；证据：强：共同署名的一手技术正文；用途：共同署名技术机制与适用边界；不推断个人独占设计责任。

  2. Input-Aware Auto-Tuning of Compute-Bound HPC Kernels

    Philippe Tillet, David Cox · 2017-11 · 论文全文；SC17 原文；§5–6，PDF pp.5–7：MLP 性能模型、对数特征、候选搜索和 GPU 复测；arXiv 版本发布于 2018。已通过检索工具取得原始论文正文，读取作者署名及所列机制段；本地保留审阅摘记，不声称已下载完整 PDF。；证据：强：共同署名的一手技术正文；用途：共同署名技术机制与适用边界；不推断个人独占设计责任。

保留的代表来源
  1. Triton: An Intermediate Language and Compiler for Tiled Neural Network Computations§4.2–4.3、§5.1–5.2，PDF pp.5–6：tile IR、谓词、预取、层次分块与合并访存
  2. Input-Aware Auto-Tuning of Compute-Bound HPC KernelsSC17 原文；§5–6，PDF pp.5–7：MLP 性能模型、对数特征、候选搜索和 GPU 复测；arXiv 版本发布于 2018
回到人物名单
335 · 用可组合程序变换连接研究代码与加速器效率

James Bradbury

主领域：编译器、运行时与并行编程 · 关联领域：GPU、AI 与专用加速 ／ 云、数据中心与基础设施经济性

让自动微分、批量化与编译可组合，再用有效训练吞吐检验跨设备实现，而非只看硬件忙碌程度。

最重要贡献

  • JAX 共同软件作者：官方技术文档解释 grad、jit、vmap 的组合，vmap 将批量操作下推至基础算子，jit 经 XLA 编译。
  • PaLM 贡献表将其列入训练策略与效率、T5X/Flaxformer 和基建改进；对应正文讨论分片、重计算与 MFU，个人贡献不扩展为独立设计 Pathways。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

JAX 官方软件引用列名作者；PaLM 附录明确列其训练效率、T5X/Flaxformer 与基础设施贡献。NVIDIA 2026-08-27 更新的交付报道将其称为 Anthropic Head of Compute；该职务不作为芯片设计贡献证据。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：让自动微分、批量化与编译可组合，再用有效训练吞吐检验跨设备实现，而非只看硬件忙碌程度。

思维方式

  • 把编译时间、首次执行与稳态吞吐分开。
  • 把真实学习工作与内存换计算产生的重复工作分开。

可复用提问

  • 增加重计算后硬件 FLOPs 利用率更高，但每秒有效 token 更少，这项优化还成立吗？

适用边界

JAX 作者名单不证明个人实现全部功能；当前文档与历史版本需分开。PaLM 的 MFU 与弱扩展结果依赖具体模型、重计算和互联配置，不能等同模型质量或跨平台普遍收益。

建议诊断 · 编辑提炼

固定模型和数学精度，记录编译/执行分离耗时、重计算量、峰值内存、有效 tokens/s、通信时间线和训练结果一致性。改变 batch 与分片策略，核验收益来源。

架构挑战者 · 用可组合程序变换连接研究代码与加速器效率

增加重计算后硬件 FLOPs 利用率更高，但每秒有效 token 更少，这项优化还成立吗？

技能：A3 瓶颈识别 A4 局部性推理 A6 规模扩展 A8 软硬件边界 A9 工作负载先行

变量与比较边界
编译次数；batch；算子形状；分片；重计算量；显存；有效 tokens/s；通信等待
条件性模型 · 编辑提炼
本站条件模型：单位有效 token 成本 ≈ 总运行成本/有效训练 token；T_step 包括有效计算、重计算、未隐藏通信及调度；编译摊销另以 T_compile/重复次数计。用 MFU 对照 HFU，避免重计算使分子虚高。
交叉条件
可复用编译结果、批量化形成大算子且重计算释放的内存能提高有效吞吐时有利；形状变化频繁或通信已主导时，局部编译收益可能很小。
最强反例
融合内核降低单算子时间，却产生更多编译版本且跨 Pod 梯度等待不变；端到端实验完成时间反而增加。
生产验证
固定模型和数学精度，记录编译/执行分离耗时、重计算量、峰值内存、有效 tokens/s、通信时间线和训练结果一致性。改变 batch 与分片策略，核验收益来源。
跨领域迁移
用于 CPU 主机、加速器及互联选型时区分编译开销、内存约束与通信约束，按有效实验产出评估采购。

已核验来源与证据范围

  1. JAX: composable transformations of Python+NumPy programs

    James Bradbury, Roy Frostig, Peter Hawkins, Matthew James Johnson, Yash Katariya, Chris Leary, Dougal Maclaurin, George Necula, Adam Paszke, Jake VanderPlas, Skye Wanderman-Milne, Qiao Zhang · 2018起的软件作品；2026-10-07读取官方文档 · 作者软件技术文档；README：What is JAX、Transformations（grad/jit/vmap 及组合代码）；Citing JAX 软件作者名单按字母序；不采用另篇 SysML 2018 论文署名。已读取官方仓库 README 中程序变换解释及代码示例和软件引用名单；不是论文，不将现有全部功能追溯给单一作者。；证据：强：原始作者技术作品，贡献归属按原文核验。；用途：核验技术机制与共同贡献；不将团队成果归为个人独占发明。。

  2. PaLM: Scaling Language Modeling with Pathways

    Aakanksha Chowdhery, Sharan Narang, Jacob Devlin et al.（共同作者包括 James Bradbury） · 2023（JMLR 24） · 论文全文；§4 Training Infrastructure（pp.9–12）；§4.1 MFU（p.12）；Appendix A（pp.87–88）明确列 Bradbury 的训练效率、T5X/Flaxformer、基建及计算量分析贡献。已取得并读取所列机制正文及署名/贡献说明；正文范围见定位。；证据：强：原始作者技术作品，贡献归属按原文核验。；用途：核验技术机制与共同贡献；不将团队成果归为个人独占发明。。

保留的代表来源
  1. JAX: composable transformations of Python+NumPy programsREADME：What is JAX、Transformations（grad/jit/vmap 及组合代码）；Citing JAX 软件作者名单按字母序；不采用另篇 SysML 2018 论文署名
  2. PaLM: Scaling Language Modeling with Pathways§4 Training Infrastructure（pp.9–12）；§4.1 MFU（p.12）；Appendix A（pp.87–88）明确列 Bradbury 的训练效率、T5X/Flaxformer、基建及计算量分析贡献
  3. NVIDIA Vera delivery report2026-08-27更新；Vera Heads to San Francisco and Anthropic：来源时点职务，仅身份关联。
回到人物名单
341 · 训练框架的控制粒度与持续有效吞吐

Haibin Lin

主领域：编译器、运行时与并行编程 · 关联领域：GPU、AI 与专用加速 ／ 云、数据中心与基础设施经济性 ／ 网络、互连与通信

以分层控制、通信重叠与故障恢复共同改善训练效率，避免用无故障短跑代表长期生产能力。

最重要贡献

  • 作为MegaScale共同作者，参与三维并行通信重叠、训练诊断以及先写主机内存再异步落盘的检查点研究。
  • 作为HybridFlow共同作者，参与以单控制器编排模型间数据流、以多控制器执行模型内计算，并通过3D-HybridEngine支持训练/生成阶段重分片的研究。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

MegaScale与HybridFlow署名中的ByteDance研究者；记录发表时关联，不据历史署名断言现职。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：阶段最优的并行配置未必带来整轮最优；必须纳入模型切换、状态搬运和故障损失。

思维方式

  • 先核算关键路径中的实际数据搬运与等待。
  • 将共同论文证据、实现边界与编辑推理分开。

可复用提问

  • 训练和生成分别加速后，整轮RL训练为何仍可能变慢？

适用边界

MegaScale针对其论文中的生产集群；HybridFlow所支持的重分片依赖具体并行布局，不能理解为任意布局之间无成本切换。共同论文机制不等于其个人包办全部系统。

建议诊断 · 编辑提炼

固定模型、数据与训练语义，分别采集阶段耗时、重分片及派发时间；长时运行加入故障恢复，报告有效训练进度而非仅峰值MFU。

架构挑战者 · 训练框架的控制粒度与持续有效吞吐

训练和生成分别加速后，整轮RL训练为何仍可能变慢？

技能：A2 交叉条件 A3 瓶颈识别 A6 规模扩展 A8 软硬件边界 A9 工作负载先行

变量与比较边界
各阶段计算时间；重分片字节与有效带宽；派发开销；检查点停顿；故障频率与重算时间
条件性模型 · 编辑提炼
本站条件性模型：T_round = 各阶段有效计算时间之和 + 暴露的转换/协调时间；长期有效吞吐再计故障、恢复与重算损失，避免重复计算已重叠部分。
交叉条件
阶段计算足够长且重分片与派发开销较小时，分别优化并行布局有利；频繁切换或小批次可能改变最优方案。
最强反例
训练与生成单阶段吞吐都提高，但每次切换搬运更大量参数，最终整轮耗时增加。
生产验证
固定模型、数据与训练语义，分别采集阶段耗时、重分片及派发时间；长时运行加入故障恢复，报告有效训练进度而非仅峰值MFU。
跨领域迁移
将CPU调度、网络、主机内存和恢复路径纳入大规模训练平台评估。

已核验来源与证据范围

  1. MegaScale: Scaling Large Language Model Training to More Than 10,000 GPUs

    Ziheng Jiang, Haibin Lin, Yinmin Zhong 等；三人为论文标注的共同贡献作者 · 2024-02-23 · 论文全文；§3.2、§4.1–4.4、§5；PDF pp.4–8：三维并行通信重叠、故障诊断、分阶段检查点和训练长尾。已下载原始PDF并提取文字，读取署名和所列机制正文；本地保存PDF与文字。；证据：强：具名一手技术论文正文；用途：核验共同技术贡献，不依据作者排序分配个人独占成果。

  2. HybridFlow: A Flexible and Efficient RLHF Framework

    Guangming Sheng, Chi Zhang, Zilingfeng Ye, Xibin Wu, Wang Zhang, Ru Zhang, Yanghua Peng, Haibin Lin, Chuan Wu · 2024-10-02（v2）；EuroSys 2025 · 论文全文；§2.5、§3–5：混合控制编程模型、ParallelWorker/传输协议与3D-HybridEngine模型重分片。已下载原始PDF并提取文字，读取署名和所列机制正文；本地保存PDF与文字。；证据：强：具名一手技术论文正文；用途：核验共同技术贡献，不依据作者排序分配个人独占成果。

保留的代表来源
  1. MegaScale: Scaling Large Language Model Training to More Than 10,000 GPUs§3.2、§4.1–4.4、§5；PDF pp.4–8：三维并行通信重叠、故障诊断、分阶段检查点和训练长尾
  2. HybridFlow: A Flexible and Efficient RLHF Framework§2.5、§3–5：混合控制编程模型、ParallelWorker/传输协议与3D-HybridEngine模型重分片
回到人物名单
345 · 从硬件追踪到加速器性能诊断

Tristan Hume

主领域：编译器、运行时与并行编程

把难以观测的执行细节变成可重放时间线，再按资源约束优化关键路径。

最重要贡献

  • 与 Chris Lambert 共同实现 Magic-trace：用 Intel Processor Trace 环形缓冲保留事件前历史，以函数触发快照、重建调用栈；Hume 描述了本人后续硬件断点触发及调试工作。
  • 本人设计 TPU 风格的加速器模拟测评，把 scratchpad、SIMD、VLIW 和并行调度暴露为可优化约束，并用逐指令时间线辅助诊断。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Anthropic 2026 年署名文章称其为性能优化团队负责人之一。Magic-trace 属于此前 Jane Street 工作；模拟测评不等同于生产芯片。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：性能优化首先需要足够细的可观测性；平均热点无法解释罕见短延迟事件，理论并行度也不能替代真实指令依赖。

思维方式

  • 先确定事件时间尺度，再选择采样、插桩或硬件追踪。
  • 用时间线区分调用次数增加与单次调用变慢。

可复用提问

  • 一个平均占比很小的执行片段，是否主导了尾延迟或加速器流水线空洞？

适用边界

硬件追踪存在平台支持、数据量、解码成本和扰动边界；历史文章的处理器支持范围不能直接当作今日规格。模拟器得分也不能外推为生产 TPU 吞吐。

建议诊断 · 编辑提炼

对罕见慢请求保留触发前后轨迹，并用关闭追踪的重复实验校准扰动；模拟内核则逐项检查数据依赖、指令槽、scratchpad 和向量利用率。

架构挑战者 · 可观测性是否足以辨认关键路径

一个平均占比很小的执行片段，是否主导了尾延迟或加速器流水线空洞？

技能：A2 交叉条件 A3 瓶颈识别 A6 规模扩展 A8 软硬件边界 A9 工作负载先行

变量与比较边界
事件持续时间 d；采样周期 Δ；触发延迟；缓冲窗口；追踪扰动 ε；内存及执行槽占用
条件性模型 · 编辑提炼
本站近似：随机相位下，单次短事件被周期采样命中的概率约为 min(1,d/Δ)；可用快照必须覆盖触发前因果窗口。性能差异还需大于测量扰动与自然噪声。
交叉条件
短而罕见事件适合触发式完整追踪；长时间稳定热点通常可先用低成本采样。
最强反例
追踪显示某函数更慢，却是追踪流量改变缓存行为；关闭追踪后回归消失。
生产验证
比较追踪开关、不同缓冲窗口和触发点；固定输入复现，再验证优化后的端到端尾延迟及正确性。
跨领域迁移
用于训练运行时、推理调度和 CPU 控制路径的瓶颈诊断，避免凭平均利用率盲目扩容。

已核验来源与证据范围

  1. Magic-trace: Diagnosing tricky performance issues easily with Intel Processor Trace

    Tristan Hume · 2022-01-11 · 作者技术文章全文；A minimum viable product；Directly using kernel APIs and libipt；Hardware breakpoints for seamless triggering。已读取署名及所列机制正文；审阅定位保存在本轮证据摘记。；证据：强：作者署名的一手技术作品正文。；用途：本人署名明确与 Chris Lambert 共同实现，并分别叙述本人设计、调试和后续触发机制工作。。

  2. Designing AI-resistant technical evaluations

    Tristan Hume · 2026-01-21 · 作者技术文章全文；The origin of the take-home；The simulated machine；Version 2。已读取署名及所列机制正文；审阅定位保存在本轮证据摘记。；证据：强：作者署名的一手技术作品正文。；用途：本人设计的性能工程测评及模拟器；不是 Anthropic 生产加速器设计。。

保留的代表来源
  1. Magic-trace: Diagnosing tricky performance issues easily with Intel Processor TraceA minimum viable product；Directly using kernel APIs and libipt；Hardware breakpoints for seamless triggering
  2. Designing AI-resistant technical evaluationsThe origin of the take-home；The simulated machine；Version 2
回到人物名单

网络、互连与通信 24 位

拓扑、拥塞、offload 和通信模型；从传输能力走到服务关键路径与运营。

查看本领域名单
170 · 排序网络、互连与并行数据组织

Kenneth E. Batcher

主领域：网络、互连与通信 · 关联领域：HPC 与可扩展并行系统

用规则比较网络和可重排的存储路径组织并行数据交换。

最重要贡献

  • 排序网络论文构造规则合并/排序网络，并说明将目的地址排序可建立置换连接。
  • staging memory 专利以多bank、地址生成和置换网络完成主机与并行阵列之间的缓冲及重格式化。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1968 论文与1988专利均署名 Kenneth E. Batcher；MPP 系统整体仍是团队工程，不由单项专利推出全部归属。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：数据交换及布局成本要与算术并行度共同设计；暂存可解耦流量却增加容量和等待。

思维方式

  • 从数据交换需求倒推拓扑。
  • 计算网络深度与元件规模。
  • 让算法与数据布局协同。
  • 检查算术以外的连接成本。

可复用提问

  • 需要哪些交换模式？
  • 网络深度和拥塞怎样限制吞吐？
  • 布局能否减少通信？

适用边界

网络理论深度不是物理线延迟；规则访问和可描述的重排更有利，不规则热点仍可能拥塞。

建议诊断 · 编辑提炼

对多种置换和步幅测bank冲突、交换深度、缓冲占用和完整输入输出时间。

架构挑战者 · 数据交换与拓扑

需要哪些交换模式？

技能：A4 局部性推理 A6 规模扩展 A7 PPA 与完整成本

变量与比较边界
h：关键路径跳数；α：秒/跳启动；b：字节；B：有效字节/s。
条件性模型 · 编辑提炼
本站教学归纳，非作者原公式：无拥塞简化路径 T≈hα+b/B；多消息同步与拥塞另建模。
交叉条件
减少交换深度须覆盖布线、拥塞和资源成本。
最强反例
逻辑交换深度降低，但热点链路导致排队加剧。
生产验证
对多种置换和步幅测bank冲突、交换深度、缓冲占用和完整输入输出时间。
跨领域迁移
迁移到 chiplet mesh 或集体通信拓扑。

已核验来源与证据范围

  1. Sorting Networks and Their Applications

    Kenneth E. Batcher · 1968 · 论文全文；odd-even/bitonic networks；Applications—Switching network。已取得并检查机制正文及署名；证据：强：一手技术正文；用途：贡献机制与团队归属。

  2. Staging memory for massively parallel processor

    Kenneth E. Batcher · 1988-02-23 · 专利说明书全文；Fig.1–3、7：buffering/reformatting、main stager、permutation network。已取得并检查机制正文及署名；证据：强：一手技术正文；用途：贡献机制与团队归属。

保留的代表来源
  1. Sorting Networks and Their Applications1968 · 原论文
  2. 本人机构主页1990 获奖；并行系统与网络
  3. Staging memory for massively parallel processorKenneth E. Batcher · 1988-02-23 · Fig.1–3、7：buffering/reformatting、main stager、permutation network

相关短文：调度与通信 互连与分区

回到人物名单
171 · 数据中心网络、通信与基础设施规模

Amin Vahdat

主领域：网络、互连与通信 · 关联领域：云、数据中心与基础设施经济性

参与可扩展数据中心网络研究，将位置编码和逻辑集中控制落实为不同系统机制

最重要贡献

  • PortLand 使用编码拓扑位置的 PMAC 简化转发，并由边缘交换机转换实际 MAC；逻辑集中 fabric manager 协助地址解析、故障处理与组播。
  • Jupiter Rising 描述 Firepath 集中分发链路状态、交换机本地计算转发表，并用邻居发现验证连接与主节点选举支撑控制平面恢复。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本轮以两项署名原始技术作品定位选定贡献；以下机制归属论文作者团队，人物卡不等同于个人独自完成全部设计。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：网络扩展既要审查数据平面的带宽，也要审查拓扑知识、故障收敛与配置状态由谁维护。

思维方式

  • 沿服务路径而非单一链路定位瓶颈。
  • 共同检查拓扑、放置与拥塞。
  • 让可观察性支持架构决策。
  • 把变更管理和故障隔离纳入扩展。

可复用提问

  • 增加计算后，哪条通信路径先饱和？
  • 延迟来自客户端、网络还是服务端？
  • 网络变更如何限制故障影响？

适用边界

PortLand 研究设计与 Google 已部署网络演进是不同证据层次；逻辑集中并非单点无容错，也不是由控制器逐包转发。两篇是多人作品，不能由署名推断个人独占设计。

建议诊断 · 编辑提炼

分解 RPC 或集体通信关键路径，测量热点、过订阅与队列；在真实放置和变更操作下验证服务 SLO。

架构挑战者 · 通信与规模挑战

GPU 数量翻倍后，哪些可测量的通信变量能判断训练或服务是否仍会加速？

技能：A3 瓶颈识别 A4 局部性推理 A5 排队与尾延迟 A6 规模扩展 A9 工作负载先行

变量与比较边界
q：每秒有效任务数；b：每任务在瓶颈链路上传输的实际字节；B_eff：对应模式的持续有效带宽。
条件性模型 · 编辑提炼
必要带宽条件 q × b ≤ B_eff；另外约束通信关键路径、同步与队列，不将该不等式当作尾延迟保证。
交叉条件
通信量或共享拓扑使 q×b 接近有效带宽，或同步关键路径超过节省的计算时间时，增加计算资源可能失去净收益。
最强反例
总网络容量很大，但某个 ToR、上行或热门专家形成局部热点。
生产验证
扫描规模和放置，归因计算、传输、同步及队列；记录有效任务吞吐与 P99，验证热点感知放置基线。
跨领域迁移
把通信瓶颈分析迁移到 chiplet D2D 或 CXL 共享池。

已核验来源与证据范围

  1. PortLand: A Scalable Fault-Tolerant Layer 2 Data Center Network Fabric

    Radhika Niranjan Mysore; Andreas Pamboris; Nathan Farrington; Nelson Huang; Pardis Miri; Sivasankar Radhakrishnan; Vikram Subramanya; Amin Vahdat · 2009 · 论文全文；§3.1–3.2：fabric manager、位置编码 PMAC 和边缘地址转换。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

  2. Jupiter Rising: A Decade of Clos Topologies and Centralized Control in Google’s Datacenter Network

    Arjun Singh; Joon Ong; Amit Agarwal; Glen Anderson; Ashby Armistead; Roy Bannon; Seb Boving; Gaurav Desai; Bob Felderman; Paulie Germano; Anand Kanagala; Jeff Provost; Jason Simmons; Eiichi Tanda; Jim Wanderer; Urs Hölzle; Stephen Stuart; Amin Vahdat · 2015 · 论文全文；§5.1–5.2.3，pp.192–193：邻居发现、Firepath、集中状态与本地转发表计算。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

保留的代表来源
  1. Google：Amin Vahdat 出版记录Jupiter、Fathom 与 CAPA 等合作研究入口
  2. PortLand: A Scalable Fault-Tolerant Layer 2 Data Center Network Fabric2009 · §3.1–3.2：fabric manager、位置编码 PMAC 和边缘地址转换
  3. Jupiter Rising: A Decade of Clos Topologies and Centralized Control in Google’s Datacenter Network2015 · §5.1–5.2.3，pp.192–193：邻居发现、Firepath、集中状态与本地转发表计算

相关短文：专家通信与同步 共享资源与尾部

回到人物名单
172 · 云网络与可运营的扩展

Albert Greenberg

主领域：网络、互连与通信 · 关联领域：云、数据中心与基础设施经济性

把拥塞信号、端主机策略与硬件快路径共同纳入云网络设计。

最重要贡献

  • 作为共同作者参与DCTCP：从ECN标记序列估计拥塞程度，而非仅判断是否拥塞。
  • 作为共同作者参与Azure AccelNet：将已编译流动作下放SmartNIC并保留主机控制。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

浅缓冲交换机中的长短流混合，与云端主机网络策略不断扩张，分别提出排队和CPU成本问题。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：网络带宽、排队控制与策略处理是不同瓶颈，应分别归因后再评价升级。

思维方式

  • 从服务流量而非端口速度出发。
  • 共同看拓扑与控制。
  • 把租户隔离纳入网络。
  • 检查变更与恢复的运营成本。

可复用提问

  • 网络升级何时改善有效服务，而非仅增加端口带宽？
  • 拥塞集中在哪条路径？
  • 控制和运维是否能随规模扩展？

适用边界

两文是团队成果；DCTCP不能保证任意突发不丢包，SmartNIC也不能消除控制面成本。

建议诊断 · 编辑提炼

回放流量并扫描过订阅，记录热点、队列、租户 goodput 和变更恢复。

架构挑战者 · 云网络挑战

网络升级何时改善有效服务，而非仅增加端口带宽？

技能：A3 瓶颈识别 A5 排队与尾延迟 A6 规模扩展

变量与比较边界
q：任务/s；b：瓶颈链路字节/任务；B：有效字节/s。
条件性模型 · 编辑提炼
必要条件 q b ≤ B，另查排队与 SLO。
交叉条件
升级在瓶颈路径上增加可兑现 B，且新增成本小于合格输出价值。
最强反例
非瓶颈链路升级，热点与尾部不变。
生产验证
回放流量并扫描过订阅，记录热点、队列、租户 goodput 和变更恢复。
跨领域迁移
迁移到 GPU 集体通信。

已核验来源与证据范围

  1. Data Center TCP (DCTCP)

    Mohammad Alizadeh; Albert Greenberg; David A. Maltz; Jitendra Padhye; Parveen Patel; Balaji Prabhakar; Sudipta Sengupta; Murari Sridharan · 2010 · 论文全文；§3 algorithm，pp.67–68，ECN标记比例、窗口更新及incast边界。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名共同作者；不据作者顺序推断个人模块责任。

  2. Azure Accelerated Networking: SmartNICs in the Public Cloud

    Daniel Firestone; Andrew Putnam; Sambhrama Mundkur; Derek Chiou; Alireza Dabagh; Mike Andrewartha; Hari Angepat; Vivek Bhanu; Adrian Caulfield; Eric Chung; Harish Kumar Chandrappa; Somesh Chaturmohta; Matt Humphrey; Jack Lavier; Norman Lam; Fengfen Liu; Kalin Ovtcharov; Jitu Padhye; Gautham Popuri; Shachar Raindel; Tejas Sapre; Mark Shaw; Gabriel Silva; Madhan Sivakumar; Nisheeth Srivastava; Anshuman Verma; Qasim Zuhair; Deepak Bansal; Doug Burger; Kushagra Vaid; David A. Maltz; Albert Greenberg · 2018 · 论文全文；§2.4 Generic Flow Tables；§5.1软件例外路径、§5.3策略版本更新，pp.52、57–58。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名共同作者；不据作者顺序推断个人模块责任。

保留的代表来源
  1. Azure Accelerated Networking：合作论文代表性原始资料 · 阅读核对 2026-10-05
  2. Data Center TCP (DCTCP)2010 · §3 algorithm，pp.67–68，ECN标记比例、窗口更新及incast边界
  3. Azure Accelerated Networking: SmartNICs in the Public Cloud2018 · §2.4 Generic Flow Tables；§5.1软件例外路径、§5.3策略版本更新，pp.52、57–58

相关短文：通信与同步 共享与尾延迟

回到人物名单
173 · 主机网络、SmartNIC 与 offload

Daniel Firestone

主领域：网络、互连与通信 · 关联领域：GPU、AI 与专用加速 ／ 云、数据中心与基础设施经济性

把多层网络策略编译成可缓存、可更新、可卸载的每流动作。

最重要贡献

  • 署名VFP论文，说明Unified Flow与Header Transposition如何合成多层规则。
  • 与Azure团队共同发表AccelNet，将GFT数据面放入FPGA而保留软件例外路径。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

主机SDN需要同时承载独立控制器的策略、连接状态和高速数据面，逐包遍历规则难以扩展。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：offload价值取决于可复用快路径比例及更新与回退成本，不能只计包处理周期。

思维方式

  • 先归因主机网络成本。
  • 区分数据面与策略控制。
  • 核算 offload 与回退。
  • 共同检查隔离和可运营性。

可复用提问

  • 网络 offload 释放的 CPU 是否转化为更多合格服务？
  • 哪些策略仍由主机承担？
  • 硬件能力不足时如何回退？

适用边界

VFP单作者论文不是平台全部由个人完成的证据；所述架构属于论文时点的Azure实现。

建议诊断 · 编辑提炼

对照主机路径和 offload，测量 CPU 周期、PCIe/网络流量、更新与回退、服务尾延迟。

架构挑战者 · offload 资源挑战

网络 offload 释放的 CPU 是否转化为更多合格服务？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
ΔH：节省主机资源；H_new：新增主机开销；C_off：硬件与运营成本。
条件性模型 · 编辑提炼
先验证 ΔH > H_new，再按合格服务量比较完整成本。
交叉条件
释放的资源只有在绑定服务容量且收益超过 C_off 时才有经济价值。
最强反例
服务已受内存带宽限制，节省网络 CPU 没有增加 goodput。
生产验证
对照主机路径和 offload，测量 CPU 周期、PCIe/网络流量、更新与回退、服务尾延迟。
跨领域迁移
迁移到存储或压缩 offload。

已核验来源与证据范围

  1. VFP: A Virtual Switch Platform for Host SDN in the Public Cloud

    Daniel Firestone · 2017 · 论文全文；§6.1.1–6.1.4 Unified Flow；§6.3 reconciliation，pp.321–323。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：论文唯一署名作者；文中平台实现属于Azure团队，不认定个人独立完成。

  2. Azure Accelerated Networking: SmartNICs in the Public Cloud

    Daniel Firestone; Andrew Putnam; Sambhrama Mundkur; Derek Chiou; Alireza Dabagh; Mike Andrewartha; Hari Angepat; Vivek Bhanu; Adrian Caulfield; Eric Chung; Harish Kumar Chandrappa; Somesh Chaturmohta; Matt Humphrey; Jack Lavier; Norman Lam; Fengfen Liu; Kalin Ovtcharov; Jitu Padhye; Gautham Popuri; Shachar Raindel; Tejas Sapre; Mark Shaw; Gabriel Silva; Madhan Sivakumar; Nisheeth Srivastava; Anshuman Verma; Qasim Zuhair; Deepak Bansal; Doug Burger; Kushagra Vaid; David A. Maltz; Albert Greenberg · 2018 · 论文全文；§2.4 Generic Flow Tables；§5.1软件例外路径、§5.3策略版本更新，pp.52、57–58。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名共同作者；不据作者顺序推断个人模块责任。

保留的代表来源
  1. Microsoft：本人项目与出版记录代表性原始资料 · 阅读核对 2026-10-05
  2. VFP: A Virtual Switch Platform for Host SDN in the Public Cloud2017 · §6.1.1–6.1.4 Unified Flow；§6.3 reconciliation，pp.321–323
  3. Azure Accelerated Networking: SmartNICs in the Public Cloud2018 · §2.4 Generic Flow Tables；§5.1软件例外路径、§5.3策略版本更新，pp.52、57–58

相关短文：局部加速与完整服务 服务价值与比较单位

回到人物名单
174 · 通信效率与可解释的性能模型

Torsten Hoefler

主领域：网络、互连与通信 · 关联领域：HPC 与可扩展并行系统 ／ GPU、AI 与专用加速

非阻塞集体通信的接口、依赖调度与实际推进条件

最重要贡献

  • 与 Kambadur、Graham、Shipman、Lumsdaine 论证非阻塞集体通信的标准接口，以请求对象分离发起与完成。
  • 与 Lumsdaine、Rehm 实现 LibNBC：把点对点操作及依赖保存为分轮 schedule；当时的实现需调用库来推进轮次，并非自动异步进展。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

围绕非阻塞集体通信的接口、依赖调度与实际推进条件，所选作品分别呈现设计机制及其适用条件。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：非阻塞 API 不等于通信已被隐藏；应测量可重叠计算、调用开销及底层 progress。

思维方式

  • 分开延迟与字节成本。
  • 建模通信结构。
  • 检查暴露与重叠。
  • 用实验校准模型。

可复用提问

  • 通信优化减少的是消息启动、字节量还是暴露等待？
  • 重叠是否真实发生？
  • 规模改变后模型还成立吗？

适用边界

标准化是 MPI 社群工作；只归属论文中的共同设计和实现，不将整个 MPI 标准或所有异步通信归于个人。

建议诊断 · 编辑提炼

扫描消息大小与拓扑，测启动、有效带宽、collective、重叠和关键路径。

架构挑战者 · 通信模型挑战

通信优化减少的是消息启动、字节量还是暴露等待？

技能：A2 交叉条件 A3 瓶颈识别 A6 规模扩展

变量与比较边界
α：秒/消息；β：秒/字节；m：字节；简化点对点条件。
条件性模型 · 编辑提炼
T≈α+βm；collective 必须按算法、拓扑与拥塞另建模型。
交叉条件
减少消息在启动主导时重要；减少字节在传输主导时重要。
最强反例
拥塞或同步使拟合模型失效。
生产验证
扫描消息大小与拓扑，测启动、有效带宽、collective、重叠和关键路径。
跨领域迁移
迁移到 MoE all-to-all 或 chiplet 通信。

已核验来源与证据范围

  1. A Case for Standard Non-Blocking Collective Operations

    Torsten Hoefler; Prabhanjan Kambadur; Richard L. Graham; Galen Shipman; Andrew Lumsdaine · 2007 · 论文全文；§2 Application Programming Interface；§3 Advice to Implementors。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

  2. Implementation and Performance Analysis of Non-Blocking Collective Operations for MPI

    Torsten Hoefler; Andrew Lumsdaine; Wolfgang Rehm · 2007 · 论文全文；§3 LibNBC 的 collective schedule；§4.6 Different Progress Types。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

保留的代表来源
  1. ETH：通信与并行研究介绍代表性原始资料 · 阅读核对 2026-10-05
  2. A Case for Standard Non-Blocking Collective Operations2007 · §2 Application Programming Interface；§3 Advice to Implementors
  3. Implementation and Performance Analysis of Non-Blocking Collective Operations for MPI2007 · §3 LibNBC 的 collective schedule；§4.6 Different Progress Types

相关短文：通信与同步 局部加速与完整服务

回到人物名单
175 · 共享介质到可扩展通信

Robert Metcalfe

主领域：网络、互连与通信 · 关联领域：云、数据中心与基础设施经济性

分开介质访问的竞争控制与可靠传输的反馈状态，明确各自保证。

最重要贡献

  • 与Boggs共同提出Ethernet共享广播介质访问设计，结合载波与碰撞检测。
  • 在Packet Communication技术报告中用发送/接收状态机分析反馈纠错、超时重传和重复抑制。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

共享介质会竞争，报文和确认都可能损坏；访问成功概率与端到端交付保证不是同一问题。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：评估网络应把有效吞吐、冲突成本与可靠性责任拆开，不能把节点规模或链路比特率直接当应用收益。

思维方式

  • 通信容量取决于访问竞争和拓扑，不能由节点数推导有效吞吐。
  • 固定 N：节点；r：每节点发送 B/s；B：可用瓶颈 B/s 的定义，按完整任务比较。
  • 先测试最强反例：广播、热点和同步突发使平均负载误导。

可复用提问

  • 节点数翻倍，怎样判断共享网络是否更有用而非更拥塞？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

Ethernet与Boggs共同完成；反馈纠错报告是分析技术作品，不能据此将交替位协议独创归于Metcalfe；不把Metcalfe价值规律作性能定律。

建议诊断 · 编辑提炼

扫扇入、包大小和突发，测丢包、队列与任务完成时间。

架构挑战者 · 共享介质到可扩展通信挑战

节点数翻倍，怎样判断共享网络是否更有用而非更拥塞？

技能：A3 瓶颈识别 A5 排队与尾延迟 A6 规模扩展

变量与比较边界
N：节点；r：每节点发送 B/s；B：可用瓶颈 B/s；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
ρ≈Nr/B；有效产出还受冲突、调度、队列及拓扑影响。
交叉条件
需求不能超过可持续服务率，且尾延迟仍满足应用。
最强反例
广播、热点和同步突发使平均负载误导。
生产验证
扫扇入、包大小和突发，测丢包、队列与任务完成时间。
跨领域迁移
迁移到数据中心 Ethernet fabric。

已核验来源与证据范围

  1. Ethernet: Distributed Packet Switching for Local Computer Networks

    Robert M. Metcalfe; David R. Boggs · 1976 · 论文全文；§3.4 Reliability；§3.5载波/干扰/错误检测，pp.397–398。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名共同作者；不据作者顺序推断个人模块责任。

  2. Packet Communication (MIT MAC TR-114)

    Robert Melancton Metcalfe · 1973 · 作者技术文章；§3 Feedback Correction，printed pp.3-6–3-9，Figures 3-1/3-2；PDF pp.50–53，扫描正文逐页目视核验。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：技术报告署名作者；明确致谢Crocker、Postel、Kalin和McKenzie等反馈协议讨论，不称该基本协议为其独创。

保留的代表来源
  1. Robert Metcalfe：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Ethernet: Distributed Packet Switching for Local Computer Networks1976 · §3.4 Reliability；§3.5载波/干扰/错误检测，pp.397–398
  3. Packet Communication (MIT MAC TR-114)1973 · §3 Feedback Correction，printed pp.3-6–3-9，Figures 3-1/3-2；PDF pp.50–53，扫描正文逐页目视核验

相关短文：通信与同步

回到人物名单
176 · 异构网络互联契约

Vinton Cerf

主领域：网络、互连与通信 · 关联领域：云、数据中心与基础设施经济性

把异构网络差异留在互联边界，把重组和连接语义定义到端系统。

最重要贡献

  • 与Kahn共同提出跨分组网络的gateway与端系统传输设计。
  • 与Dalal、Sunshine共同形成RFC 675，细化连接、序号、重组和用户接口。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

不同网络具有不同包长、传输和故障特征，单纯转换链路格式不能保证进程间语义。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：可靠互联必须核对端到端状态机，而不能把重试概率当作完整语义保证。

思维方式

  • 通过端系统和清晰协议接口连接异构网络。
  • 固定 p：独立单次丢失概率；n：尝试数；L：往返秒；I：语义 的定义，按完整任务比较。
  • 先测试最强反例：相关故障使独立重试估计失效，重试风暴加剧拥塞。

可复用提问

  • 跨不同网络提供可靠服务时，哪些保证必须放在端系统？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

不是现代TCP/IP各版本的规范；不将Tomlinson或其他合作者的机制独占归于Cerf。

建议诊断 · 编辑提炼

跨延迟、丢包与 MTU 注入，验证端到端排序、去重和拥塞响应。

架构挑战者 · 异构网络互联契约挑战

跨不同网络提供可靠服务时，哪些保证必须放在端系统？

技能：A1 假设挑战 A6 规模扩展 A8 软硬件边界

变量与比较边界
p：独立单次丢失概率；n：尝试数；L：往返秒；I：语义；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
独立假设下全失概率 p^n，仅为教学模型；顺序与去重需独立协议保证。
交叉条件
可靠性契约须覆盖超时、重复与网络变化，不由低丢包率替代。
最强反例
相关故障使独立重试估计失效，重试风暴加剧拥塞。
生产验证
跨延迟、丢包与 MTU 注入，验证端到端排序、去重和拥塞响应。
跨领域迁移
迁移到跨云互联与 RDMA 回退。

已核验来源与证据范围

  1. A Protocol for Packet Network Intercommunication

    Vinton G. Cerf; Robert E. Kahn · 1974 · 论文全文；The Gateway Notion；Reassembly and Sequencing，IEEE pp.638–643。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名共同作者；不据作者顺序推断个人模块责任。

  2. Specification of Internet Transmission Control Program (RFC 675)

    Vinton Cerf; Yogen Dalal; Carl Sunshine · 1974 · 作者技术文章；§4.3.1–4.3.2初始序号及连接建立；§4.4.3重组。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：规范共同作者；正文将三次握手与初始序号思想明确致谢Ray Tomlinson。

保留的代表来源
  1. Vinton Cerf：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. A Protocol for Packet Network Intercommunication1974 · The Gateway Notion；Reassembly and Sequencing，IEEE pp.638–643
  3. Specification of Internet Transmission Control Program (RFC 675)1974 · §4.3.1–4.3.2初始序号及连接建立；§4.4.3重组

相关短文：通信与同步

回到人物名单
177 · 开放网络与故障自治

Robert Kahn

主领域：网络、互连与通信 · 关联领域：云、数据中心与基础设施经济性

互联抽象必须保留底层网络自治，并把缓冲与恢复边界说明白。

最重要贡献

  • 与Cerf共同提出gateway互联和端系统重组机制。
  • 在资源共享网络技术文中分析有限IMP缓冲、流控与重组锁死。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

早期网络既要支持交互延迟又要支撑大传输，有限缓冲和接收方停顿会使通信停滞。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：判断开放互联是否成立，应先确认各层的故障与资源责任，而不只检查格式兼容。

思维方式

  • 容许底层网络差异与失败，用互联层和端系统维持服务语义。
  • 固定 A_i：各网络能力；I：端到端保证；H：适配开销 的定义，按完整任务比较。
  • 先测试最强反例：路径 MTU、排序与故障模式差异突破隐藏假设。

可复用提问

  • 中间网络升级或失效时，怎样保持应用接口稳定？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

ARPANET和互联网是多人合作成果；1972分析与1974设计不代表当代Internet所有实现细节。

建议诊断 · 编辑提炼

切换路径、降级带宽并制造断连，检查应用语义与恢复时间。

架构挑战者 · 开放网络与故障自治挑战

中间网络升级或失效时，怎样保持应用接口稳定？

技能：A1 假设挑战 A6 规模扩展 A8 软硬件边界

变量与比较边界
A_i：各网络能力；I：端到端保证；H：适配开销；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
选定 I 后核对各路径的能力与适配，比较完整 H 和可用性。
交叉条件
接口不依赖每个网络同样实现，但缺失能力需有合法适配。
最强反例
路径 MTU、排序与故障模式差异突破隐藏假设。
生产验证
切换路径、降级带宽并制造断连，检查应用语义与恢复时间。
跨领域迁移
迁移到跨厂商互连和异构 AI 集群。

已核验来源与证据范围

  1. A Protocol for Packet Network Intercommunication

    Vinton G. Cerf; Robert E. Kahn · 1974 · 论文全文；The Gateway Notion；Reassembly and Sequencing，IEEE pp.638–643。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名共同作者；不据作者顺序推断个人模块责任。

  2. Resource-Sharing Computer Communications Networks

    Robert E. Kahn · 1972 · 论文全文；§IV Message-Switched Communications，pp.1400–1402缓冲、确认及重组锁死。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名作者、ARPANET参与者；文中系统实现仍归属合作团队。

保留的代表来源
  1. Robert Kahn：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. A Protocol for Packet Network Intercommunication1974 · The Gateway Notion；Reassembly and Sequencing，IEEE pp.638–643
  3. Resource-Sharing Computer Communications Networks1972 · §IV Message-Switched Communications，pp.1400–1402缓冲、确认及重组锁死

相关短文：通信与同步

回到人物名单
178 · 无线介质与跨层机制

Dina Katabi

主领域：网络、互连与通信 · 关联领域：云、数据中心与基础设施经济性

显式利用网络状态与无线广播结构，分开控制目标和可实现的收益。

最重要贡献

  • 与Handley、Rohrs共同提出XCP，将总量效率控制和流间公平分配分离。
  • 与Katti等共同构建COPE，用机会监听与XOR编码减少无线转发。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

高带宽时延积使反馈控制更困难；无线广播又提供有线点对点抽象隐藏的旁听机会。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：先辨认介质或控制回路可利用的信息，再核算获取信息、反馈和恢复代价。

思维方式

  • 把编码减少的转发次数与PHY速率分开，核算侧信息与恢复成本。
  • B：固定任务的有效字节；n：完成任务的发送次数（含重传）；t：每次发送占用时间；H：另计的控制占用时间。均需实测。
  • 优先检验反例：旁听信息过期或没有可解码的编码组合，控制与失败重传抵消节省。

可复用提问

  • 在相同物理速率下，XOR编码减少转发次数的收益何时超过状态通告和解码失败的代价？
  • 哪类输入或约束会使收益反转？
  • 怎样分开机制成本与完整任务成本？

适用边界

XCP的分析/仿真与COPE无线实验是不同证据；无线编码增益不能直接搬到有线交换网络。

建议诊断 · 编辑提炼

建议验证（尚未执行）：固定PHY速率和流量矩阵，测完成字节、发送次数、重传、控制占用和每流尾延迟。

架构挑战者 · 机会网络编码与有效吞吐挑战

在相同物理速率下，XOR编码减少转发次数的收益何时超过状态通告和解码失败的代价？

技能：A2 交叉条件 A3 瓶颈识别 A8 软硬件边界

变量与比较边界
B：固定任务的有效字节；n：完成任务的发送次数（含重传）；t：每次发送占用时间；H：另计的控制占用时间。均需实测。
条件性模型 · 编辑提炼
编辑条件模型：goodput=B/(n×t+H)。比较相同任务、包长及PHY速率；变长发送改用各次占用时间之和。
交叉条件
编码减少的发送占用时间须超过新增控制和重传占用时间，并检查流间公平性。
最强反例
旁听信息过期或没有可解码的编码组合，控制与失败重传抵消节省。
生产验证
建议验证（尚未执行）：固定PHY速率和流量矩阵，测完成字节、发送次数、重传、控制占用和每流尾延迟。
跨领域迁移
迁移时先确认共享数据和接收端侧信息条件，不能直接推断有线网络也有无线编码增益。

已核验来源与证据范围

  1. Congestion Control for High Bandwidth-Delay Product Networks

    Dina Katabi; Mark Handley; Charlie Rohrs · 2002 · 论文全文；§3.5.1 Efficiency Controller；§3.5.2 Fairness Controller，pp.4–5。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名共同作者；不据作者顺序推断个人模块责任。

  2. XORs in the Air: Practical Wireless Network Coding

    Sachin Katti; Hariharan Rahul; Wenjun Hu; Dina Katabi; Muriel Médard; Jon Crowcroft · 2006 · 论文全文；§3机会监听、编码与邻居状态；§4收益限制；§5.1不等待编码机会，PDF pp.3–5。已取得全文并核验所列机制章节与作者署名；证据：一手技术正文；用途：署名共同作者；不据作者顺序推断个人模块责任。

保留的代表来源
  1. Dina Katabi：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Congestion Control for High Bandwidth-Delay Product Networks2002 · §3.5.1 Efficiency Controller；§3.5.2 Fairness Controller，pp.4–5
  3. XORs in the Air: Practical Wireless Network Coding2006 · §3机会监听、编码与邻居状态；§4收益限制；§5.1不等待编码机会，PDF pp.3–5

相关短文：通信与同步

回到人物名单
179 · 封装互连与内存 fabric

Nathan Kalyanasundharam

主领域：网络、互连与通信 · 关联领域：云、数据中心与基础设施经济性

共同研究从分立节点到 MI300A 的异构集成，并明确开放 chiplet 生态的系统接口边界。

最重要贡献

  • MI300A 论文解释CPU/GPU共享HBM、memory-side cache及2.5D/3D集成，说明旧IOD复用会受封装和接口浪费限制。
  • Chiplet Ecosystem 报告区分设备、内存控制器和通用计算chiplet的接入模型，指出协议之外的启动、调试、RAS及热管理约束。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

AMD 两份技术作品均公开列名；MI300A 归属作者团队，不把互连、缓存和封装独归个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：能连线只解决一层兼容；复用收益须同时覆盖物理布局、固件、安全和故障隔离。

思维方式

  • 能连线只解决一层兼容；复用收益须同时覆盖物理布局、固件、安全和故障隔离。
  • 建议验证（尚未执行）：列出协议、启动、地址空间、RAS、功率和封装约束，按一个具体chiplet替换案例测接口覆盖及总成本。

可复用提问

  • 满足UCIe物理链路后，哪些系统接口仍会阻止chiplet替换？
  • 复用旧IOD节省的研发是否被闲置面积和封装浪费抵消？

适用边界

2023生态报告包含未完成的标准化目标；MI300A产品组织不能直接外推任意第三方chiplet互换。

建议诊断 · 编辑提炼

建议验证（尚未执行）：列出协议、启动、地址空间、RAS、功率和封装约束，按一个具体chiplet替换案例测接口覆盖及总成本。

架构挑战者 · 共同研究从分立节点到 MI300A 的异构集成，并明确开放 chiplet 生态的系统接口边界。

满足UCIe物理链路后，哪些系统接口仍会阻止chiplet替换？

技能：A1 假设挑战 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
C_reuse：复用节省；C_adapt：适配成本；C_waste：闲置面积成本
条件性模型 · 编辑提炼
本站条件性诊断模型（非作者公式）：复用净收益=C_reuse-C_adapt-C_waste；正确性接口是前置门槛。
交叉条件
节省超过适配及资源浪费且接口完备。
最强反例
PHY互通但无法完成复位、地址映射或故障恢复。
生产验证
建议验证（尚未执行）：列出协议、启动、地址空间、RAS、功率和封装约束，按一个具体chiplet替换案例测接口覆盖及总成本。
跨领域迁移
CPU定制与chiplet采购。

已核验来源与证据范围

  1. Realizing the AMD Exascale Heterogeneous Processor Vision

    Alan Smith, Gabriel H. Loh 等（含 Nathan Kalyanasundharam） · 2024 · 论文全文；§IV–V，PDF pp.4–6。已取得正文并核验所列位置；只对已阅读部分作结论；证据：一手技术作品；署名与机制可核对；用途：本人署名/讲述；合著或产品设计按团队归属，不独占团队成果。

  2. Chiplet Ecosystem: Challenges and obstacles to overcome to reach chiplet nirvana

    Nathan Kalyanasundharam; John Wuu · 2023-02-26 · 作者技术报告；PDF pp.7–9：Enablement Pillars、Challenges、Attach/Usage Model。已取得正文并核验所列位置；只对已阅读部分作结论；证据：一手技术作品；署名与机制可核对；用途：本人署名/讲述；合著或产品设计按团队归属，不独占团队成果。

保留的代表来源
  1. Hot Chips 2022 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2023 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Realizing the AMD Exascale Heterogeneous Processor Vision§IV–V，PDF pp.4–6；已取得正文并核验所列位置；只对已阅读部分作结论
  4. Chiplet Ecosystem: Challenges and obstacles to overcome to reach chiplet nirvanaPDF pp.7–9：Enablement Pillars、Challenges、Attach/Usage Model；已取得正文并核验所列位置；只对已阅读部分作结论

相关短文：通信与同步

回到人物名单
180 · 光 I/O 的系统边界

Vladimir Stojanovic

主领域：网络、互连与通信 · 关联领域：云、数据中心与基础设施经济性

共同把硅光器件、网络拓扑与存储接口联动设计，追求可实现的系统级通信收益。

最重要贡献

  • 光 Clos 网络研究把拓扑与光损耗、热调谐及电缓冲共同建模，避免把光链路密度直接当作芯片互连收益。
  • 多核到 DRAM 网络研究结合单片 CMOS 光子器件与光电混合网络，在共享功率预算下比较存储带宽。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项工作均为 MIT、Berkeley 等共同研究；论文公开列名 Stojanović。器件、架构与仿真有多人贡献，不声称其独立发明全部结构。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：光用于长距离与波分传输，电用于局部交换和缓冲；拓扑改变插损，插损又改变激光功率，因此链路和网络不能分别最优。

思维方式

  • 光用于长距离与波分传输，电用于局部交换和缓冲；拓扑改变插损，插损又改变激光功率，因此链路和网络不能分别最优。
  • 建议验证（尚未执行）：在固定总功率和带宽需求下联合扫拓扑、损耗、温差、缓存与内存访问分布。

可复用提问

  • 把激光、热调谐和电交换计入后，光网络仍有功率优势吗？
  • 高扇出路径的插损是否迫使增加波导和面积？

适用边界

22 nm 等目标为当时前瞻模型，包含器件外推及尚待改进的探测器；不能作当代量产能效保证。

建议诊断 · 编辑提炼

建议验证（尚未执行）：在固定总功率和带宽需求下联合扫拓扑、损耗、温差、缓存与内存访问分布。

架构挑战者 · 共同把硅光器件、网络拓扑与存储接口联动设计，追求可实现的系统级通信收益。

把激光、热调谐和电交换计入后，光网络仍有功率优势吗？

技能：A7 PPA 与完整成本 A6 规模扩展 A2 交叉条件

变量与比较边界
P_laser：激光功率；P_tune：调谐；P_elec：电子外围
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：P_total=P_laser+P_tune+P_elec，在同一总预算下比较可用带宽。
交叉条件
全局传输收益超过静态调谐与转换开销。
最强反例
通信局部性高、负载稀疏却持续支付光源和调谐功率。
生产验证
建议验证（尚未执行）：在固定总功率和带宽需求下联合扫拓扑、损耗、温差、缓存与内存访问分布。
跨领域迁移
光 I/O 与封装互连的系统预算。

已核验来源与证据范围

  1. Silicon-Photonic Clos Networks for Global On-Chip Communication

    Ajay Joshi, Christopher Batten, Yong-Jin Kwon, Scott Beamer, Imran Shamim, Krste Asanović, Vladimir Stojanović · 2009 · 论文全文；第 1–3 节，模型与拓扑。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

  2. Building Many-Core Processor-to-DRAM Networks with Monolithic CMOS Silicon Photonics

    Christopher Batten, Ajay Joshi, Jason Orcutt 等，含 Vladimir Stojanović、Krste Asanović · 2009 · 论文全文；PDF 页 1、3–4，器件约束及处理器至 DRAM 网络。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

保留的代表来源
  1. Hot Chips 2010 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2025 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Silicon-Photonic Clos Networks for Global On-Chip Communication第 1–3 节，模型与拓扑；已取得正文并核验所列章节
  4. Building Many-Core Processor-to-DRAM Networks with Monolithic CMOS Silicon PhotonicsPDF 页 1、3–4，器件约束及处理器至 DRAM 网络；已取得正文并核验所列章节

相关短文：通信与同步

回到人物名单
181 · 光互连与 photonic interposer

Darius Bunandar

主领域：网络、互连与通信 · 关联领域：云、数据中心与基础设施经济性

共同提出完整光电混合 AI 加速架构，正视光计算的数字外围与精度成本。

最重要贡献

  • ADEPT 将光矩阵计算、电子向量处理和 SRAM 组成完整系统，避免把光核心峰值等同端到端收益。
  • Mirage 用余数数制的多路低位宽模运算组合高精度训练计算，针对昂贵 ADC 与累积误差提出替代数据流。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两篇论文均署名 Lightmatter，与 Boston University 等团队合作。此处定位为合著架构贡献，不把 Passage 产品或全体作者创新归为其独创。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：光学适合线性运算却缺少通用存储与非线性处理；ADEPT 配平电子外围，Mirage 以并行余数及转换成本换取可控精度。

思维方式

  • 光学适合线性运算却缺少通用存储与非线性处理；ADEPT 配平电子外围，Mirage 以并行余数及转换成本换取可控精度。
  • 建议验证（尚未执行）：用相同模型质量与工艺预算，计完整电子外围，扫矩阵形状、位宽、光噪声及存储带宽。

可复用提问

  • 计入 ADC/DAC、SRAM 和非 GEMM 后，光核心加速还剩多少？
  • RNS 的额外通道与转换能耗是否小于高精度转换器成本？

适用边界

论文架构与建模评估不代表全部量产产品；噪声、转换、存储带宽和数制转换开销均可能削弱优势。

建议诊断 · 编辑提炼

建议验证（尚未执行）：用相同模型质量与工艺预算，计完整电子外围，扫矩阵形状、位宽、光噪声及存储带宽。

架构挑战者 · 共同提出完整光电混合 AI 加速架构，正视光计算的数字外围与精度成本。

计入 ADC/DAC、SRAM 和非 GEMM 后，光核心加速还剩多少？

技能：A7 PPA 与完整成本 A8 软硬件边界 A2 交叉条件

变量与比较边界
T_photo：光运算时间；T_elec：外围时间；E_conv：转换能量
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：端到端关键路径由光、电子与存储依赖共同决定；总能量含光源与数制转换。
交叉条件
光计算节省大于全部外围及精度维护成本。
最强反例
小矩阵、频繁更新权重或高精度转换成为瓶颈。
生产验证
建议验证（尚未执行）：用相同模型质量与工艺预算，计完整电子外围，扫矩阵形状、位宽、光噪声及存储带宽。
跨领域迁移
异构加速器的完整系统收益核验。

已核验来源与证据范围

  1. An Electro-Photonic System for Accelerating Deep Neural Networks

    Cansu Demirkiran, Furkan Eris, Gongyu Wang, Jonathan Elmhurst, Nicholas Moore, Nicholas C. Harris, Ayon Basumallik, Vijay J. Reddi, Ajay Joshi, Darius Bunandar · 2021 · 论文全文；第 1、3 节，PDF 页 1、4–5。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

  2. Mirage: An RNS-Based Photonic Accelerator for DNN Training

    Cansu Demirkiran, Guowei Yang, Darius Bunandar, Ajay Joshi · 2023 · 论文全文；第 I、III 节，PDF 页 1、4，图 2。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

保留的代表来源
  1. Hot Chips 2025 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. An Electro-Photonic System for Accelerating Deep Neural Networks第 1、3 节，PDF 页 1、4–5；已取得正文并核验所列章节
  3. Mirage: An RNS-Based Photonic Accelerator for DNN Training第 I、III 节，PDF 页 1、4，图 2；已取得正文并核验所列章节

相关短文：通信与同步

回到人物名单
182 · DPU/NIC 与基础设施卸载

Idan Burstein

主领域：网络、互连与通信 · 关联领域：云、数据中心与基础设施经济性

共同提出可编程拥塞控制与设备直访内存机制，减少网络数据通路对主机中转的依赖。

最重要贡献

  • 可编程拥塞控制专利将收发事件的硬件预处理与用户可编程控制器结合，使策略能随负载调整而无需完全固化在数据通路。
  • PCIe 设备本地内存直访专利通过按需地址映射，让另一设备直接访问本地缓冲，针对有限总线映射空间减少主机中转。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两件 Mellanox 专利均列 Idan Burstein 为共同发明人；这证明技术提案归属，不证明已在某代 BlueField 或 ConnectX 量产。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：卸载不仅搬走计算，还要管理事件速率、地址可达性和反馈延迟；快硬件与可演进策略之间需明确接口。

思维方式

  • 卸载不仅搬走计算，还要管理事件速率、地址可达性和反馈延迟；快硬件与可演进策略之间需明确接口。
  • 建议验证（尚未执行）：构建突发拥塞和映射撤销场景，测控制稳定性、错误处理及端到端 CPU 开销。

可复用提问

  • 拥塞事件到达率是否超过可编程处理器的预算？
  • 直接访问设备内存时，映射有效期和权限由谁保证？

适用边界

专利不是性能实测或标准采纳证据；地址映射需同步与权限控制，拥塞控制还取决于反馈时延及网络拓扑。

建议诊断 · 编辑提炼

建议验证（尚未执行）：构建突发拥塞和映射撤销场景，测控制稳定性、错误处理及端到端 CPU 开销。

架构挑战者 · 共同提出可编程拥塞控制与设备直访内存机制，减少网络数据通路对主机中转的依赖。

拥塞事件到达率是否超过可编程处理器的预算？

技能：A5 排队与尾延迟 A8 软硬件边界 A1 假设挑战

变量与比较边界
r：事件速率；s：服务速率；τ：反馈延迟；m：映射成本
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：控制路径须维持 r<s；直访收益需扣除映射与同步成本。
交叉条件
事件合并不丢失关键反馈且直访数据量足以摊薄映射成本。
最强反例
短小传输不断重映射，或控制反馈滞后导致振荡。
生产验证
建议验证（尚未执行）：构建突发拥塞和映射撤销场景，测控制稳定性、错误处理及端到端 CPU 开销。
跨领域迁移
智能网卡与加速器数据路径设计。

已核验来源与证据范围

  1. US20210152474A1: Programmable Congestion Control Communication Scheme

    Yuval Shpigelman, Idan Burstein, Noam Bloch, Reut Zuck, Roee Moyal · 2021-05-20 · 专利公开说明书；说明书 [0006]–[0012]；公开 PDF 页 6。已取得正文并核验所列章节；证据：强：共同发明人及提案机制；不证明实施、采用或性能；用途：关键贡献及机制。

  2. US20150347349A1: Direct Access to Local Memory in a PCI-e Device

    Shachar Raindel, Idan Burstein, Noam Bloch, Shlomo Raikin · 2015-12-03 · 专利公开说明书；说明书 [0007]–[0015]；公开 PDF 页 6–7。已取得正文并核验所列章节；证据：强：共同发明人及提案机制；不证明实施、采用或性能；用途：关键贡献及机制。

保留的代表来源
  1. Hot Chips 2021 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2025 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Hot Chips 2026 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  4. US20210152474A1: Programmable Congestion Control Communication Scheme说明书 [0006]–[0012]；公开 PDF 页 6；已取得正文并核验所列章节
  5. US20150347349A1: Direct Access to Local Memory in a PCI-e Device说明书 [0007]–[0015]；公开 PDF 页 6–7；已取得正文并核验所列章节

相关短文：通信与同步

回到人物名单
183 · 网络拓扑与 AI 扩展

Gilad Shainer

主领域：网络、互连与通信 · 关联领域：云、数据中心与基础设施经济性

共同推动 SHARP 网络内归约，把集体通信的数据处理从端点移入交换网络。

最重要贡献

  • 早期 SHARP 用硬件聚合树执行小消息归约，减少端点往返与 CPU 参与。
  • Streaming-Aggregation 以流式归约和可靠传输处理长向量，并用树锁防止未就绪任务长期占用共享缓冲。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两篇 SHARP 论文均列 Gilad Shainer 为 Mellanox 合著者；架构和实验属于研发团队，不据市场职务推定个人发明。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：数据沿树上行时即聚合，根再下发结果，减少重复传输；短消息追求延迟，长向量则需要流水与带宽，不能共用一个最佳算法。

思维方式

  • 数据沿树上行时即聚合，根再下发结果，减少重复传输；短消息追求延迟，长向量则需要流水与带宽，不能共用一个最佳算法。
  • 建议验证（尚未执行）：扫向量长度、节点数及到达偏差，分别测 collective 与端到端应用，并核对交换机共享资源。

可复用提问

  • 消息大小何时足以抵消流式流水和锁树开销？
  • 归约尾部由网络还是最慢计算参与者决定？

适用边界

应用加速受归约比例及参与者到达偏差限制；2020 论文摘要和结论的应用百分比不一致，故不采用该数字作定量主张。

建议诊断 · 编辑提炼

建议验证（尚未执行）：扫向量长度、节点数及到达偏差，分别测 collective 与端到端应用，并核对交换机共享资源。

架构挑战者 · 共同推动 SHARP 网络内归约，把集体通信的数据处理从端点移入交换网络。

消息大小何时足以抵消流式流水和锁树开销？

技能：A5 排队与尾延迟 A6 规模扩展 A2 交叉条件

变量与比较边界
S：向量长度；K：树深；Δ：参与者到达偏差
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：总阶段时间包含到达偏差、锁树、流水启动和数据传输；归约加速受其应用占比约束。
交叉条件
长消息带宽收益超过树锁与流水启动成本。
最强反例
参与者严重不同步，网络归约提速对整步训练影响很小。
生产验证
建议验证（尚未执行）：扫向量长度、节点数及到达偏差，分别测 collective 与端到端应用，并核对交换机共享资源。
跨领域迁移
分布式 AI 与 HPC 集体通信卸载。

已核验来源与证据范围

  1. Scalable Hierarchical Aggregation Protocol (SHArP): A Hardware Architecture for Efficient Data Reduction

    Richard L. Graham, Devendar Bureddy, Pak Lui, Hal Rosenstock, Gilad Shainer 等 · 2016 · 论文全文；体系结构与聚合树章节。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

  2. Scalable Hierarchical Aggregation and Reduction Protocol (SHARP) Streaming-Aggregation Hardware Design and Evaluation

    Richard L. Graham, Lion Levi, Devendar Burredy, Gil Bloch, Gilad Shainer 等 · 2020-05-22 · 论文全文；第 3 节，InfiniBand Transport Selection、Tree Locking、Reduction Pipelining；Summary。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

保留的代表来源
  1. Hot Chips 2025 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2026 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Scalable Hierarchical Aggregation Protocol (SHArP): A Hardware Architecture for Efficient Data Reduction体系结构与聚合树章节；已取得正文并核验所列章节
  4. Scalable Hierarchical Aggregation and Reduction Protocol (SHARP) Streaming-Aggregation Hardware Design and Evaluation第 3 节，InfiniBand Transport Selection、Tree Locking、Reduction Pipelining；Summary；已取得正文并核验所列章节

相关短文：通信与同步

回到人物名单
245 · 光I/O与chiplet接口

Mark Wade

主领域：网络、互连与通信 · 关联领域：物理实现、能效与能源边界 ／ 云、数据中心与基础设施经济性

将 CMOS 电子与硅光器件共同集成，并推进封装内光 I/O 芯粒，缓解芯片外通信的带宽密度限制。

最重要贡献

  • 作为共同第一作者参与标准 CMOS 工艺上的电子光子处理器验证，保留先进电子逻辑与直接光通信能力。
  • 在 TeraPHY 报告中把微环波分复用、片外光源与封装内电接口组合成可与主 SoC 集成的光 I/O 芯粒。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2015 工作由 Berkeley、MIT、Colorado 等团队共同完成，Wade 为共同第一作者；2019 Hot Chips 是 Wade 代表 Ayar Labs 的技术报告。并非个人独占整颗 RISC-V CPU 或光器件发明。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：zero-change 路线让光器件遵守现成 CMOS 制程规则，再用选择性衬底去除降低光损耗；芯粒路线将光工艺与主计算芯片隔离，微环共享波导承载多波长。

思维方式

  • 区分晶圆工艺不变与封装后处理。
  • 分列电接口、光源、调谐与接收能量。
  • 按温度及利用率验证带宽密度。

可复用提问

  • 外置激光与热调谐计入后，光 I/O 在什么距离和流量下仍划算？
  • 光芯粒与主芯片电接口是否成为新的瓶颈？

适用边界

zero-change 不表示无需后处理；微环仍需热控制。2019 TeraPHY 能耗和性能包含估算，不能当作所有距离、流量和外置激光条件下的整机实测保证。

建议诊断 · 编辑提炼

建议验证（尚未执行）：匹配有效距离和净载荷带宽，逐段测电接口、激光、调谐、光接收以及重试功耗，扫描占空比。

架构挑战者 · 光I/O与chiplet接口

外置激光与热调谐计入后，光 I/O 在什么距离和流量下仍划算？

技能：A2 交叉条件 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
D：有效bit；ee/eo：增量J/bit；Pe/Po：固定W；T：秒。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：光链路净节能要求 D×(ee−eo)>(Po−Pe)×T。
交叉条件
固定光源/调谐开销可被持续流量摊薄且系统时延达标。
最强反例
低利用率或高温漂导致整机能耗高于电链路。
生产验证
建议验证（尚未执行）：匹配有效距离和净载荷带宽，逐段测电接口、激光、调谐、光接收以及重试功耗，扫描占空比。
跨领域迁移
封装光 I/O 与 AI scale-up。

已核验来源与证据范围

  1. Single-Chip Microprocessor with Integrated Photonic I/O（作者稿，发表于 Nature）

    Chen Sun、Mark T. Wade、Yunsup Lee、Jason S. Orcutt 等（共同第一作者） · 2015 · 论文全文；PDF pp.1–4，器件集成与 substrate removal。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

  2. TeraPHY: A Chiplet Technology for Low-Power, High-Bandwidth In-Package Optical I/O

    Mark Wade · 2019-08-20 · 作者幻灯片；slides 20–32、35–40、44–48。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

保留的代表来源
  1. Hot Chips 2019：TeraPHY技术投影片[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  2. Hot Chips 2019公开议程[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  3. Ayar Labs：Mark Wade技术角色[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  4. Single-Chip Microprocessor with Integrated Photonic I/O（作者稿，发表于 Nature）2015 · PDF pp.1–4，器件集成与 substrate removal

相关短文：芯粒与产品良率

回到人物名单
247 · 互连物理成本与光网络

Ron Ho

主领域：网络、互连与通信 · 关联领域：物理实现、能效与能源边界 ／ 存储层次、缓存与数据局部性

把连线缩放与低摆幅通信电路的能耗约束连接起来

最重要贡献

  • 与 Mai、Horowitz 区分随工艺缩短的局部线与长度不缩短的全局线；全局通信延迟相对门延迟恶化，推动显式多周期通信。
  • 博士论文另行展开低摆幅发射器：降低供电摆幅并配合预加重、预均衡；测试芯片用专用供电和收发比较器测量总线能耗与错误。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

围绕把连线缩放与低摆幅通信电路的能耗约束连接起来，所选作品分别呈现设计机制及其适用条件。

来源事实 · 与编辑解读分列

  • 与 Mai、Horowitz 区分随工艺缩短的局部线与长度不缩短的全局线；全局通信延迟相对门延迟恶化，推动显式多周期通信。 The Future of Wires
  • 博士论文另行展开低摆幅发射器：降低供电摆幅并配合预加重、预均衡；测试芯片用专用供电和收发比较器测量总线能耗与错误。 On-Chip Wires: Scaling and Efficiency

机制与核心论证 · 编辑解读

编辑解读：互连评估要分开长度、摆幅、驱动、接收和电源网络成本；降低线能耗须连同接收裕量和附加供电一起验证。

思维方式

  • 将芯片内、封装内及跨节点通信分开定边界。
  • 把转换延迟和固定成本放回完整路径。
  • 同时检查容量和通信时延，避免只看带宽密度。

可复用提问

  • 更高链路带宽是否缩短了真正暴露的通信时间？
  • 短距离小消息的转换成本是否超过传播收益？
  • 拓扑和排队改变后，物理链路优势还剩多少？

适用边界

第二作品只取新增低摆幅电路与试验章节，不把重复的缩放分析再算一次。不能把博士论文的单独署名理解为所有电路均无合作者。

建议诊断 · 编辑提炼

建议验证（尚未执行）：扫描消息大小、路径长度与负载，分离转换、串行化和队列；记录完整往返时间与光源功率。

架构挑战者 · 互连物理成本与光网络挑战

更高链路带宽是否缩短了真正暴露的通信时间？

技能：A2 交叉条件 A4 局部性推理 A6 规模扩展

变量与比较边界
x：传输bit；Bi：有效bit/秒；Li：固定转换与传播秒；Qi：该消息排队秒；i为电/光路径；参数需由待评估系统测量。
条件性模型 · 编辑提炼
无分段重叠的诊断近似 Ti=Li+x/Bi+Qi；流水协议需改用实测关键路径。
交叉条件
Lo+x/Bo+Qo < Le+x/Be+Qe，并且系统能量与可靠性合格。
最强反例
小消息、拥塞或电光转换开销掩盖高光带宽的收益。
生产验证
建议验证（尚未执行）：扫描消息大小、路径长度与负载，分离转换、串行化和队列；记录完整往返时间与光源功率。
跨领域迁移
迁移到chiplet互连、NUMA远端访问与数据中心光网络。

已核验来源与证据范围

  1. The Future of Wires

    Ron Ho; Kenneth W. Mai; Mark A. Horowitz · 2001 · 论文全文；§II Metrics for Gates and Wires；§IV Implications（pp.501–502）。通过全文网页解析核验作者及所列章节；证据：实质一手技术正文；用途：三人合著的连线缩放研究。

  2. On-Chip Wires: Scaling and Efficiency

    Ron Ho · 2003 · 技术专著全文；§5.2.1 Low-swing transmitter circuits；§6.1 Testchip overview（pp.83–91,105–108）；不重复计数前半部连线缩放章节。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：博士论文署名 Ron Ho；致谢明确 Horowitz 指导及 Ken Mai 等人合作。

保留的代表来源
  1. Hot Chips 2010光互连教程[Public] 教程导论列名；不将全部教程成果归于个人
  2. Oracle Labs：低功耗硅光互连研究[Public] 合著名单及研究范围，包含Ronald Ho
  3. The Future of Wires2001 · §II Metrics for Gates and Wires；§IV Implications（pp.501–502）
  4. On-Chip Wires: Scaling and Efficiency2003 · §5.2.1 Low-swing transmitter circuits；§6.1 Testchip overview（pp.83–91,105–108）；不重复计数前半部连线缩放章节

相关短文：远端缓存与内存

回到人物名单
280 · 高速分组交换与调度

Nick McKeown

主领域：网络、互连与通信 · 关联领域：HPC 与可扩展并行系统

把高吞吐分组交换的调度算法做成可实现的路由器核心，推动高速网络工程。

最重要贡献

  • iSLIP 通过条件更新轮转仲裁指针缓解仲裁同步，配合虚拟输出队列避免队头阻塞。
  • Tiny Tera 团队将输入缓冲、集中调度、并行交叉开关及高速串行链路共同组织，降低高速交换的存储带宽和引脚压力。

ACM SIGCOMM Award · 2012：表彰其高速路由器设计、分析及工程贡献对全球互联网的重大影响。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Stanford 研究者 Nick McKeown；iSLIP 论文单独署名，Tiny Tera 与 Izzard、Mekkittikul、Ellersick、Horowitz 合著。2012 ACM SIGCOMM Award 表彰其高速路由器设计、分析和工程贡献。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：输入队列按输出分离只是必要条件，还需要每个时隙找到无冲突匹配；iSLIP 仅在授权被接受时移动授权指针，避免多个输出长期同步争用同一输入。

思维方式

  • 先识别队头阻塞和仲裁损失。
  • 检查调度时序能否放入分组时隙。
  • 将算法公平性与硬件实现成本同时评价。

可复用提问

  • 平均负载不高时，是热点输出还是仲裁同步限制吞吐？
  • 更多迭代带来的匹配收益是否抵消调度周期增长？

适用边界

iSLIP 的满吞吐结论有均匀独立流量等前提，不是任意热点或突发流量的普遍保证；Tiny Tera 文中目标与计划不能改写成已量产实测。

建议诊断 · 编辑提炼

建议验证（尚未执行）：重放均匀、热点和突发流量，记录匹配大小、饥饿时间与队列尾部，并检查时钟约束。

架构挑战者 · 高速分组交换与调度

平均负载不高时，是热点输出还是仲裁同步限制吞吐？

技能：A3 瓶颈识别 A5 排队与尾延迟 A6 规模扩展

变量与比较边界
M：平均匹配数；N：端口数；τ：调度周期；L：固定单元bit。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：吞吐上界约 M×L/τ，并逐输出检查到达率。
交叉条件
多迭代只有在提升 M/τ 且满足延迟目标时有益。
最强反例
单一热点输出饱和，增加内部匹配能力无法扩容该输出。
生产验证
建议验证（尚未执行）：重放均匀、热点和突发流量，记录匹配大小、饥饿时间与队列尾部，并检查时钟约束。
跨领域迁移
交换芯片与片上网络仲裁。

已核验来源与证据范围

  1. The iSLIP Scheduling Algorithm for Input-Queued Switches

    Nick McKeown · 1999-04 · 论文全文；§3–4、§9–10（作者稿PDF倒序排列）。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

  2. The Tiny Tera: A Packet Switch Core

    Nick McKeown、Martin Izzard、Adisak Mekkittikul、Bill Ellersick、Mark Horowitz · 1998（此存档版本） · 论文全文；§1–2，输入队列、调度器及互连。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

保留的代表来源
  1. The iSLIP Scheduling Algorithm for Input-Queued Switches1999-04 · §3–4、§9–10（作者稿PDF倒序排列）
  2. The Tiny Tera: A Packet Switch Core1998（此存档版本） · §1–2，输入队列、调度器及互连
回到人物名单
310 · 将片上互连的通信语义与可校准的功耗、面积模型共同纳入架构设计

Li-Shiuan Peh

主领域：网络、互连与通信 · 关联领域：物理实现、能效与能源边界 ／ 存储层次、缓存与数据局部性

将片上互连的通信语义与可校准的功耗、面积模型共同纳入架构设计。

最重要贡献

  • 作为共同作者参与ORION 2.0，以参数化模型补充时钟、链路、FIFO与分配器成本，支持早期NoC功耗及面积探索。
  • 与Enright Jerger、Lipasti共同提出VCTM，在消息传递过程中建立多播树，以树编号路由并减少重复单播。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

ORION 2.0与VCTM的共同作者；两篇论文分别把早期PPA估算和一对多通信机制带入片上网络设计。所列成果属于作者团队。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：互连方案需要同时回答传什么、怎样传、物理代价怎么算；只用跳数或流量估计能量，会遗漏时钟与控制等成本。

思维方式

  • 先刻画通信模式，再选择路由器机制。
  • 把结构参数、活动率和工艺参数分开校准。

可复用提问

  • 多播减少的链路活动，能否覆盖树表、控制及新增时钟负载？

适用边界

ORION是早期参数模型，迁移到新工艺和新路由器需重校准；VCTM收益依赖目的集复用，不能直接代表芯粒链路或任意一致性协议。

建议诊断 · 编辑提炼

固定拓扑、位宽、工作负载和实现目标，对比单播与多播的flit跳数、注入阻塞、时钟及控制能量，并以RTL或实测校准模型。

架构挑战者 · 让互连功耗模型保留通信语义和实现边界

多播减少的链路活动，能否覆盖树表、控制及新增时钟负载？

技能：A2 交叉条件 A6 规模扩展 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
目的集复用率、flit跳数、活动率、树表容量、时钟与静态功耗
条件性模型 · 编辑提炼
本站诊断模型（非作者公式）：净节能=减少的重复传输能量−树表及控制开销−额外时钟与静态能量；各项在相同吞吐和时延目标下测量。
交叉条件
目的集反复出现且共享路径较长时，树表建设与维护成本更容易摊薄。
最强反例
目的集每次变化且多播很少，表维护和额外硬件可能几乎没有可抵扣的流量收益。
生产验证
回放真实一致性流量，分别消融多播机制与功耗模型新增项，检查P99以及模型对RTL的误差。
跨领域迁移
评估chiplet或CXL互连时沿用完整成本方法，但重新建立链路与协议模型。

已核验来源与证据范围

  1. ORION 2.0: A Power-Area Simulator for Interconnection Networks

    Andrew B. Kahng, Bin Li, Li-Shiuan Peh, Kambiz Samadi · 2012-01（在线发表2011-03） · 论文全文；期刊pp.191–193，§I–II：时钟、链路、FIFO与分配器功耗模型。通过作者实验室取得6页期刊PDF正文，阅读§I–II并核对署名；首页前半为上一篇论文结尾，ORION正文从p.191下半开始。；证据：强：署名作者原始技术论文正文；用途：核验团队贡献、具体机制与适用边界。

  2. Virtual Circuit Tree Multicasting: A Case for On-Chip Hardware Multicast Support

    Natalie Enright Jerger, Li-Shiuan Peh, Mikko Lipasti · 2008 · 论文全文；§2–3，PDF pp.3–6：目的集复用、树构建与路由器微架构。通过网页检索工具取得12页PDF正文，阅读§2–3机制；本地直接下载未返回PDF，未声称本地副本有效。；证据：强：署名作者原始技术论文正文；用途：核验团队贡献、具体机制与适用边界。

保留的代表来源
  1. ORION 2.0: A Power-Area Simulator for Interconnection Networks期刊pp.191–193，§I–II：时钟、链路、FIFO与分配器功耗模型
  2. Virtual Circuit Tree Multicasting: A Case for On-Chip Hardware Multicast Support§2–3，PDF pp.3–6：目的集复用、树构建与路由器微架构
回到人物名单
311 · 从多播复用和数据编码两端减少片上通信的实际代价

Natalie Enright Jerger

主领域：网络、互连与通信 · 关联领域：存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

从多播复用和数据编码两端减少片上通信的实际代价。

最重要贡献

  • 作为VCTM第一作者与团队设计按需建立和复用多播树的路由器，避免一对多消息重复占用共同路径。
  • 作为LELC共同作者，研究以NRZI和低能耗线路编码减少链路翻转，同时计入编码后增加的flit与编解码成本。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

VCTM第一作者、LELC共同作者；前者与Peh及Lipasti合作，后者为Duke与Toronto联合团队工作。作者顺序不代表未披露的具体实施分工。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：减少逻辑消息与减少电气翻转是不同层次的优化，最后都要落到单位有用传输的能量与拥塞成本。

思维方式

  • 追踪逻辑消息到物理flit的放大。
  • 把节能与新增占用带宽放在一起比较。

可复用提问

  • 编码让每比特更省电，却多发一个flit时，系统仍然获益吗？

适用边界

LELC分析针对片上载荷和明确的链路假设，不自动适用于已压缩或加密流量；VCTM也需要目的集的时间复用。

建议诊断 · 编辑提炼

使用真实数据值和突发流量，测量每有效字节的能量、额外flit数、编解码延迟和尾延迟。

架构挑战者 · 区分减少消息数量与减少物理翻转

编码让每比特更省电，却多发一个flit时，系统仍然获益吗？

技能：A2 交叉条件 A5 排队与尾延迟 A7 PPA 与完整成本

变量与比较边界
编码率、原始数据分布、flit位宽、链路负载、编解码能量与延迟
条件性模型 · 编辑提炼
本站诊断模型（非作者公式）：每有效载荷能量=编码后的链路与路由能量+编解码能量；时延另计新增flit序列化和排队，不用每比特节能比例替代系统收益。
交叉条件
低负载、翻转成本高且编码扩张只跨越少量flit边界时更有利；接近饱和时额外带宽占用可反转结论。
最强反例
高熵数据在拥塞链路上编码，节省的翻转不足以抵消扩张和排队。
生产验证
按链路利用率扫描能量与P99，包含零值密集、随机及压缩后数据，并计入编解码电路。
跨领域迁移
可迁移到片上或片间数据表示选择，但不能忽略各物理接口已有编码。

已核验来源与证据范围

  1. Virtual Circuit Tree Multicasting: A Case for On-Chip Hardware Multicast Support

    Natalie Enright Jerger, Li-Shiuan Peh, Mikko Lipasti · 2008 · 论文全文；§2–3，PDF pp.3–6：目的集复用、树构建与路由器微架构。通过网页检索工具取得12页PDF正文，阅读§2–3机制；本地直接下载未返回PDF，未声称本地副本有效。；证据：强：署名作者原始技术论文正文；用途：核验团队贡献、具体机制与适用边界。

  2. Low-Energy Line Codes for On-Chip Networks

    Beyza Dabak, Major Glenn, Jingyang Liu, Alexander Buck, Siyi Yang, Robert Calderbank, Natalie Enright Jerger, Daniel J. Sorin · 2024-05-23 · 论文全文；§II–IV，PDF pp.2–4：载荷编码、flit离散扩张、NRZI及Flip-N-Write。已取得全文并阅读所列机制正文，核对首页作者署名。；证据：强：署名作者原始技术论文正文；用途：核验团队贡献、具体机制与适用边界。

保留的代表来源
  1. Virtual Circuit Tree Multicasting: A Case for On-Chip Hardware Multicast Support§2–3，PDF pp.3–6：目的集复用、树构建与路由器微架构
  2. Low-Energy Line Codes for On-Chip Networks§II–IV，PDF pp.2–4：载荷编码、flit离散扩张、NRZI及Flip-N-Write
回到人物名单
331 · 让训练作业跨过网络故障继续前进

Amin Tootoonchian

主领域：网络、互连与通信 · 关联领域：云、数据中心与基础设施经济性 ／ GPU、AI 与专用加速

将多路径、有限乱序状态和端点故障反馈联合设计，以减少同步训练被少数坏路径拖停的风险。

最重要贡献

  • 共同署名 MRC 协议论文：通过 EV 逐包选路、MPR 有界在途窗口、SACK/NACK 和端点路径健康信号，分离包送达与 RDMA 语义处理。
  • 共同署名 MRC/SRv6 部署论文：把多平面拓扑与静态源路由结合，让端点绕开坏路径，并以链路及交换机故障实验检验剩余路径上的持续进展。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

网络与分布式系统研究者；2026 两篇 MRC 原论文均列其为 OpenAI 作者。协议与部署论文是同一合作项目的不同技术作品，不是两套独立方案，也不是独立复现。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：训练网络的成功标准应包含故障中的有效进展；可绕路的物理冗余只有与传输语义、状态上界和故障反馈协同才有价值。

思维方式

  • 区分拥塞、乱序、端点背压和路径失效。
  • 同时考察尾部通信耗时、剩余容量与作业重启代价。

可复用提问

  • 某条路径失效后，传输能否局部恢复并继续训练，还是必须等待控制面收敛或重启作业？

适用边界

MRC 的不少效率/弹性原语是可选能力；RC 与 MRC 端点不可直接互通。路径冗余不能解决端点失效或共同故障域；部署故障结果依赖具体 NIC、拓扑和工作负载。

建议诊断 · 编辑提炼

在相同有效带宽下分别注入单链路、整平面和交换机故障；记录传输尾延迟、窗口停滞、重传量、恢复容量与训练步时，核查 NIC 可选功能和协议互操作要求。

架构挑战者 · 让训练作业跨过网络故障继续前进

某条路径失效后，传输能否局部恢复并继续训练，还是必须等待控制面收敛或重启作业？

技能：A2 交叉条件 A3 瓶颈识别 A5 排队与尾延迟 A6 规模扩展 A8 软硬件边界

变量与比较边界
可用路径数；共同故障域；MPR 大小；RTT；重传时间；接收端背压；训练步尾延迟；作业重启成本
条件性模型 · 编辑提炼
编辑条件模型：故障成本包含短时停顿、剩余带宽下降和重启损失；逐包分散与选择性恢复可限制局部损失，但乱序状态、窗口前进和共享故障域会限制扩展。
交叉条件
存在独立健康路径、端点状态有界且反馈及时，局部恢复更有利；所有路径共用失效组件或端点自身失败时须由更高层处理。
最强反例
多条逻辑路径共用同一供电或端口组，单次故障同时切断所有路径；增加 EV 数量并不增加真实冗余。
生产验证
在相同有效带宽下分别注入单链路、整平面和交换机故障；记录传输尾延迟、窗口停滞、重传量、恢复容量与训练步时，核查 NIC 可选功能和协议互操作要求。
跨领域迁移
把训练网络采购从标称速率提升到故障时进展、真实故障域和软硬件协议能力的联合验收。

已核验来源与证据范围

  1. The Multipath Reliable Connection (MRC) Transport

    Rip Sohan, Eric Spada, Eric Davis, Mark Handley, Idan Burstein, Tony Hurson, Jithin Jose, Vivek Kashyap, Rong Pan, Sayantan Sur 等；共同作者包括 Amin Tootoonchian（OpenAI OpCo LLC） · 2026-06-16 · 论文全文；§II-A–II-E、§III、Table I：EV、MPR、SACK/NACK、接收端背压、路径探测；署名与机构。已通过检索工具取得原始论文正文，读取作者署名及所列机制段；本地保留审阅摘记，不声称已下载完整 PDF。；证据：强：共同署名的一手技术正文；用途：与部署论文属于同项目的独立协议作品：核验线上原语、接收窗口和可靠性语义；不据署名推断个人负责哪个原语。

  2. Resilient AI Supercomputer Networking using MRC and SRv6

    Joao Araujo, Alex Chow, Mark Handley, Ryder Lewis, Christoph Paasch, Jitendra Padhye, Michael Papamichael, Greg Steinbrecher, Amin Tootoonchian, Lihua Yuan 等 OpenAI、Microsoft、AMD、Broadcom、NVIDIA 共同作者 · 2026 · 论文全文；§2.2–2.4、§3、§5.2.2–5.2.3，PDF pp.3–5、8–9：静态 SRv6、路径探测与故障实验；首页 OpenAI 署名组。已通过检索工具取得原始论文正文，读取作者署名及所列机制段；本地保留审阅摘记，不声称已下载完整 PDF。；证据：强：共同署名的一手技术正文；用途：与 MRC 协议论文属于同项目的独立部署作品：核验拓扑/源路由集成和生产故障实验，不视作独立复现。

保留的代表来源
  1. The Multipath Reliable Connection (MRC) Transport§II-A–II-E、§III、Table I：EV、MPR、SACK/NACK、接收端背压、路径探测；署名与机构
  2. Resilient AI Supercomputer Networking using MRC and SRv6§2.2–2.4、§3、§5.2.2–5.2.3，PDF pp.3–5、8–9：静态 SRv6、路径探测与故障实验；首页 OpenAI 署名组
回到人物名单
334 · 从拥塞信号到故障恢复的端到端传输设计

Mark Handley

主领域：网络、互连与通信 · 关联领域：云、数据中心与基础设施经济性 ／ HPC 与可扩展并行系统

从拥塞信号到故障恢复的端到端传输设计：将机制与可测量的系统代价连接。

最重要贡献

  • 共同提出 NDP：浅缓冲交换、裁剪 payload 保留 header，结合接收端节奏控制与逐包多路径。
  • 共同报告 MRC/SRv6：在多平面网络中喷洒数据包，用反馈调整路径并绕过故障，将静态源路由与端点恢复协同。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

NDP（2017）署名 UCL；MRC/SRv6（2026）列于 OpenAI 作者组及通讯作者。该日期明确的项目关联不等于未核验的具体职务。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：同步训练的最慢通信来自拥塞还是失效路径，协议能否区分并在应用重启前恢复？

思维方式

  • 区分拥塞裁剪与真实丢失的信号含义。
  • 将网络尾延迟和训练恢复成本一起评估。

可复用提问

  • 同步训练的最慢通信来自拥塞还是失效路径，协议能否区分并在应用重启前恢复？

适用边界

NDP 与 MRC 是不同系统，不能把 NDP 的接收端 PULL 当成 MRC 的全部控制方式。MRC 为多机构团队成果，依赖相应 NIC/交换机支持；故障绕行不能覆盖所有硬件失效。

建议诊断 · 编辑提炼

回放真实 collective 与 incast，注入链路/端口失效和拥塞；测通信 p99/p999、有效训练吞吐、恢复时间、误判及可观测性，检查乱序和重传正确性。

架构挑战者 · 从拥塞信号到故障恢复的端到端传输设计

同步训练的最慢通信来自拥塞还是失效路径，协议能否区分并在应用重启前恢复？

技能：A3 瓶颈识别 A5 排队与尾延迟 A6 规模扩展 A8 软硬件边界 A10 产品判断

变量与比较边界
路径冗余；ECN/裁剪/丢失信号；接收端容量；乱序窗口；重传时延；故障域；collective 尾部
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼）：T_step 受最慢参与者影响；比较暴露通信尾部、故障绕行时间与训练重启损失，不能只用平均链路利用率评价网络。
交叉条件
路径有冗余且端点可快速识别、绕过故障时，多路径恢复可减少中断；共享故障域或接收端瓶颈不会由更多路径自动消除。
最强反例
平均吞吐很高，但一条失效路径反复拖住 collective；或者各路径最终汇入同一拥塞接收端，喷洒不能扩展其入口容量。
生产验证
回放真实 collective 与 incast，注入链路/端口失效和拥塞；测通信 p99/p999、有效训练吞吐、恢复时间、误判及可观测性，检查乱序和重传正确性。
跨领域迁移
将 NIC 协议、交换机能力、拓扑冗余和训练可用性作为整体，而不是独立比较端口速率。

已核验来源与证据范围

  1. Re-architecting datacenter networks and stacks for low latency and high performance

    Mark Handley, Costin Raiciu, Alexandru Agache, Andrei Voinescu, Andrew W. Moore, Gianni Antichi, Marcin Wójcik · 2017 · 论文全文；§3.1–3.2.1：浅缓冲、packet trimming、接收端 PULL 与乱序。已取得并阅读署名及所列机制正文；PDF 留有本地副本与提取文字，网页留有审阅记录。；证据：强：作者署名一手技术正文；用途：核验贡献机制及适用边界；共同署名不证明个人独占设计。

  2. Resilient AI Supercomputer Networking using MRC and SRv6

    OpenAI、Microsoft、AMD、NVIDIA、Broadcom 多机构作者组；Mark Handley 列于 OpenAI 作者组并为通讯作者 · 2026-05 · 论文全文；署名页；§2.1–2.3（PDF pp.3–5）：EV、多路径、丢失/拥塞区分与静态 SRv6。已取得并阅读署名及所列机制正文；PDF 留有本地副本与提取文字，网页留有审阅记录。；证据：强：作者署名一手技术正文；用途：核验贡献机制及适用边界；共同署名不证明个人独占设计。

保留的代表来源
  1. Re-architecting datacenter networks and stacks for low latency and high performance§3.1–3.2.1：浅缓冲、packet trimming、接收端 PULL 与乱序
  2. Resilient AI Supercomputer Networking using MRC and SRv6署名页；§2.1–2.3（PDF pp.3–5）：EV、多路径、丢失/拥塞区分与静态 SRv6
回到人物名单
347 · 以调度机制实现数据中心带宽目标

Sachin Katti

主领域：网络、互连与通信

把带宽分配目标、包调度和拥塞控制分开设计，再检验收敛能否跟上流量变化。

最重要贡献

  • 作为共同作者参与 pFabric：用包优先级驱动小缓冲交换机的调度与丢弃，将流完成次序与发送速率控制解耦。
  • 作为共同作者参与 NUMFabric：以效用函数表达带宽目标，用 Swift 的加权 max-min 传输和 xWI 权重推断分层实现网络效用优化。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项技术作品分别发表于 SIGCOMM 2013 和 2016，属于其 Stanford 时期共同研究。OpenAI 算力策略职责另作角色背景，不将历史论文描述为 OpenAI 部署成果。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：提升利用率与兑现业务优先级是两个控制目标；只有收敛时间短于负载变化尺度，静态最优分配才有实际意义。

思维方式

  • 先写清业务效用函数，再选择传输控制参数。
  • 分别检查调度正确性、带宽利用率与动态收敛。

可复用提问

  • 网络控制器算出的优先级与公平份额，是否能在工作负载下一次变化前兑现？

适用边界

pFabric 涉及交换机和端系统修改；NUMFabric 依赖相应包调度能力。论文的仿真结果不是任意生产网络保证，NUMFabric 中 Swift 也不应与其他同名后续协议混同。

建议诊断 · 编辑提炼

先确定公平性或流完成时间目标，再测流到达变化下的收敛、缓冲、丢包及尾延迟，并核对目标交换机可实现的队列粒度。

架构挑战者 · 带宽分配是否在流消失前生效

网络控制器算出的优先级与公平份额，是否能在工作负载下一次变化前兑现？

技能：A1 假设挑战 A2 交叉条件 A3 瓶颈识别 A4 局部性推理 A6 规模扩展 A8 软硬件边界

变量与比较边界
控制收敛时间 Tc；流持续时间 Tf；负载变化尺度 Tw；RTT；队列能力；优先级误差；链路容量
条件性模型 · 编辑提炼
本站判据：Tc≪min(Tf,Tw) 时稳态效用优化较有解释力；反之应重点评价暂态完成时间与约束违例，而非只报告稳态吞吐。
交叉条件
短流、突发和频繁权重变化提高快速包调度的价值；稳定长流可能更能容忍较慢控制。
最强反例
稳态分配严格公平，但短流在控制收敛前结束，线上 p99 完成时间仍然恶化。
生产验证
在固定拓扑下扫描流大小分布、突发性和权重变更频率；同时报告短流尾延迟、长流吞吐、收敛时间及交换机实现成本。
跨领域迁移
用于 AI 集群训练通信与推理短流混部的网络评估，不把单一带宽数字当作服务质量保证。

已核验来源与证据范围

  1. pFabric: Minimal Near-Optimal Datacenter Transport

    Mohammad Alizadeh, Shuang Yang, Milad Sharif, Sachin Katti, Nick McKeown, Balaji Prabhakar, Scott Shenker · 2013-08 · 论文全文；p.1 署名与 §1 三项机制；p.2 仿真评估与部署边界。已读取署名及所列机制正文；审阅定位保存在本轮证据摘记。；证据：强：作者署名的一手技术作品正文。；用途：共同作者；不把团队全部机制独占归因于个人。。

  2. NUMFabric: Fast and Flexible Bandwidth Allocation in Datacenters

    Kanthi Nagaraj, Dinesh Bharadia, Hongzi Mao, Sandeep Chinchali, Mohammad Alizadeh, Sachin Katti · 2016-08 · 论文全文；p.1 署名；§2 效用函数；§4.1 Swift；§4.2 xWI。已读取署名及所列机制正文；审阅定位保存在本轮证据摘记。；证据：强：作者署名的一手技术作品正文。；用途：共同作者；不把团队全部机制独占归因于个人。。

保留的代表来源
  1. pFabric: Minimal Near-Optimal Datacenter Transportp.1 署名与 §1 三项机制；p.2 仿真评估与部署边界
  2. NUMFabric: Fast and Flexible Bandwidth Allocation in Datacentersp.1 署名；§2 效用函数；§4.1 Swift；§4.2 xWI
回到人物名单
349 · 以需求反馈和分布式搬运疏通片内供数

夏晶

主领域：网络、互连与通信 · 关联领域：CPU 微架构与工业实现 ／ 存储层次、缓存与数据局部性 ／ GPU、AI 与专用加速

从片上网络注入公平性与DMA分布式执行出发，将数据供应、资源分配和完成语义一起纳入算力设计。

最重要贡献

  • 作为CN109995633B共同发明人，披露以注入队列压力和实际注入带宽触发反馈，动态限制上游过路流量，以改善环状NoC节点的带宽分配。
  • 作为CN116710906A共同发明人，披露由DMA管理模块拆分任务、多个代理并行执行的机制，并将数据搬运与内存控制器或home agent协同。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

清华大学集成电路学院2022年官方活动报道明确其为海思鲲鹏处理器首席架构师兼昇腾AI处理器架构师。HPCA2022官方程序列Xia Jing（Huawei）为片上网络论文共同作者；此页不把2022职衔无条件外推为当前职衔。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：数据通路更宽不等于计算单元供数更及时；注入机会、集中搬运节点与完成汇聚都可能成为隐藏瓶颈。

思维方式

  • 先区分总带宽不足、注入饥饿与集中执行瓶颈。
  • 对反馈稳定性、地址转换与完成语义分别设验收条件。

可复用提问

  • 峰值带宽仍有余量时，哪些计算节点为什么会长期得不到注入机会，分布式DMA又是否只是把集中瓶颈转移到了内存控制器？

适用边界

收录依据是两个不同专利家族的机制披露，不是声称相应机制已经在某代鲲鹏或昇腾量产，也不将申请文本中的预期收益写成实测结果。环网方案依赖时间窗口和反馈；分布式DMA仍受地址翻译、内存带宽、互联和完成一致性约束。

建议诊断 · 编辑提炼

在环网中扫突发流量、节点位置和反馈窗口；在DMA模型中扫代理数、页大小和源/目的分布。记录最低节点带宽、尾延迟、NoC字节、缓存占用及完成顺序，校验数据与一致性。

架构挑战者 · 以需求反馈和分布式搬运疏通片内供数

峰值带宽仍有余量时，哪些计算节点为什么会长期得不到注入机会，分布式DMA又是否只是把集中瓶颈转移到了内存控制器？

技能：A2 交叉条件 A3 瓶颈识别 A4 局部性推理 A6 规模扩展 A8 软硬件边界 A9 工作负载先行

变量与比较边界
每节点注入队列；期望/实得带宽；反馈窗口；DMA代理数；页表开销；内存控制器带宽；完成汇聚延迟
条件性模型 · 编辑提炼
本站条件性模型：有效搬运率受代理总执行能力、互联和内存带宽中的最小值约束；公平性另以各节点服务下限与最长等待衡量，不能由总吞吐推断。
交叉条件
集中DMA或注入竞争主导时，分散执行与需求反馈更有利；已被DRAM饱和、反馈滞后或地址翻译限制时，增加代理可能无收益。
最强反例
增加DMA代理提高并发，却使同一内存控制器队列拥塞；总NoC利用率很高，同时某个中间节点仍因缺空slot而饥饿。
生产验证
在环网中扫突发流量、节点位置和反馈窗口；在DMA模型中扫代理数、页大小和源/目的分布。记录最低节点带宽、尾延迟、NoC字节、缓存占用及完成顺序，校验数据与一致性。
跨领域迁移
用于CPU/NPU平台的片内互联、内存通路及异构数据搬运评审，把公平性、吞吐与可验证完成语义同时纳入。

已核验来源与证据范围

  1. 一种芯片及相关设备（CN109995633B）

    郑乔石、吴小文、夏晶、宗雯 · 2021-10-01（授权公告） · 专利说明书全文；权利要求1–10；说明书[0002]–[0023]及具体实施方式，图1–2：注入队列、时间窗、带宽请求与动态节流。已通过公开专利正文读取中文具名发明人、权利要求与所列说明书机制；原始专利PDF链接亦已打开。；证据：强：具名共同发明人的公开专利说明书；证明披露机制，不证明产品采用或实测收益；用途：核验共同发明贡献；专利家族仅计一次，不推断个人独占发明或量产映射。

  2. 一种集成芯片及数据搬运方法（CN116710906A）

    曾红义、信恒超、夏晶 · 2023-09-05（申请公开） · 专利说明书全文；说明书背景、发明内容及示例一至四：DMA管理/代理、逐级任务拆分、地址转换、home agent/内存控制器协同及完成汇聚。已通过公开专利正文读取中文具名发明人、权利要求与所列说明书机制；原始专利PDF链接亦已打开。；证据：强：具名共同发明人的公开专利说明书；证明披露机制，不证明产品采用或实测收益；用途：核验共同发明贡献；专利家族仅计一次，不推断个人独占发明或量产映射。

保留的代表来源
  1. 一种芯片及相关设备（CN109995633B）权利要求1–10；说明书[0002]–[0023]及具体实施方式，图1–2：注入队列、时间窗、带宽请求与动态节流
  2. 一种集成芯片及数据搬运方法（CN116710906A）说明书背景、发明内容及示例一至四：DMA管理/代理、逐级任务拆分、地址转换、home agent/内存控制器协同及完成汇聚
  3. 清华官方：芯启航海思鲲鹏活动报道2022-01-27正文，姓名、历史角色与1998级电子系校友身份
  4. HPCA2022官方程序Application Defined On-Chip Networks for Heterogeneous Chiplets 作者 Xia Jing（Huawei）；论文正文未取得，不计两作品门槛
回到人物名单

云、数据中心与基础设施经济性 41 位

服务、系统重组、运营与资源约束；把性能连接到有效产出、部署和完整成本。

查看本领域名单
184 · 仓库级计算、服务与计算经济性

Luiz André Barroso

主领域：云、数据中心与基础设施经济性 · 关联领域：物理实现、能效与能源边界

共同建立仓库级计算的部分负载能效与尾延迟设计视角

最重要贡献

  • 仓库级计算专著把活跃空闲功耗和随负载变化的功耗曲线列为设计目标，区分理想能耗曲线、历史测量与模型预测。
  • 与 Dean 合著的尾延迟文章以 hedged/tied requests 说明冗余执行与及时取消如何应对短时排队及服务时间波动。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本轮以两项署名原始技术作品定位选定贡献；以下机制归属论文作者团队，人物卡不等同于个人独自完成全部设计。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：采购时同时看常见利用率下的整机能耗和满足尾延迟后的可交付吞吐，而不只看满载峰值。

思维方式

  • 当局部指标不能解释服务表现时，扩大比较边界到整个部署系统。
  • 先观察真实利用率分布，再评价峰值效率。
  • 将硬件资源、软件组织和运行成本放到同一个模型中。
  • 检查空闲及部分负载成本，而不只检查满载成本。

可复用提问

  • 最便宜的服务器是否组成最便宜的服务？
  • 系统最常运行在哪个负载区间，那里是否高效？
  • 局部节省是否被网络、存储或额外副本抵消？

适用边界

功耗比例性不是 CPU TDP 的同义词；尾延迟技术也并非免费。书籍为三人合著，尾延迟文章为两人合著，不能把整座数据中心设计归为个人成果。

建议诊断 · 编辑提炼

按实际负载分布测量系统功率和合格请求数，比较整合、低功耗状态与容量余量对每单位服务成本的净影响。

架构挑战者 · 仓库级合格服务

最便宜的服务器是否组成最便宜的服务？

技能：A5 排队与尾延迟 A7 PPA 与完整成本 A10 产品判断

变量与比较边界
P(u)：利用率相关功率；G：合格请求/s；C：观察周期内完整成本；Q：与 C 同一周期内的合格请求数。
条件性模型 · 编辑提炼
编辑条件模型：比较 P/G 与 C/Q，按生产负载分布积分而非只测满载。
交叉条件
整合减少资源成本且不破坏余量、尾部与可用性才有效。
最强反例
高利用率提高平均效率，却增加相关拥塞和违约。
生产验证
按实际负载分布测量系统功率和合格请求数，比较整合、低功耗状态与容量余量对每单位服务成本的净影响。
跨领域迁移
迁移到 GPU fleet 或 memory pooling。

已核验来源与证据范围

  1. The Datacenter as a Computer: Designing Warehouse-Scale Machines, Third Edition

    Luiz André Barroso; Urs Hölzle; Parthasarathy Ranganathan · 2018 · 技术专著全文；§5.3–5.3.2，pp.110–113：部分负载、功耗比例性与效率曲线。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

  2. The Tail at Scale

    Jeffrey Dean; Luiz André Barroso · 2013 · 论文全文；pp.77–78：Within Request Short-Term Adaptations、hedged/tied requests。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

保留的代表来源
  1. The Datacenter as a Computer2009 · 与 Urs Hölzle 合著
  2. The Case for Energy-Proportional Computing2007 · 与 Urs Hölzle 合作论文
  3. The Datacenter as a Computer: Designing Warehouse-Scale Machines, Third Edition2018 · §5.3–5.3.2，pp.110–113：部分负载、功耗比例性与效率曲线
  4. The Tail at Scale2013 · pp.77–78：Within Request Short-Term Adaptations、hedged/tied requests

相关短文：兆瓦约束与有效产出 从 GPU 小时到交付服务

回到人物名单
185 · 数据中心经济性、可靠性与运营

James Hamilton

主领域：云、数据中心与基础设施经济性 · 关联领域：物理实现、能效与能源边界

总结可运维服务设计，并共同分析数据中心网络如何影响资源利用率

最重要贡献

  • Hamilton 的服务设计论文要求预先设计降级与准入控制，在恢复时逐步放量，并以客户端退避避免再次压垮服务。
  • Cost of a Cloud 把资源闲置与网络约束相联系，提出位置独立地址、统一带宽/延迟以及安全和性能隔离等设计目标。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本轮以两项署名原始技术作品定位选定贡献；以下机制归属论文作者团队，人物卡不等同于个人独自完成全部设计。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：运维友好性要在服务接口和资源调度中设计；故障恢复速度、容量可迁移性与采购单价应一起评估。

思维方式

  • 从可交付服务而非设备规格定义目标。
  • 把自动化、故障处理和部署纳入架构。
  • 追踪成本是否转移到其他层。
  • 规模增加后重新检查运营复杂度。

可复用提问

  • 设备节省被哪些系统开销抵消？
  • 设计是否依赖持续人工干预？
  • 一个故障会影响多少有效服务？

适用边界

2007 文本是本人对团队运营实践的总结，不等于所有机制均由本人发明；2009 文本为四人联合研究议程而非完整已部署网络的性能证明。历史成本占比不可直接套用今天。

建议诊断 · 编辑提炼

匹配服务质量与 SLO，归因硬件、供电冷却、网络及运营成本；记录故障影响范围、恢复时间与自动化失败。

架构挑战者 · 系统经济性挑战

服务器采购价更低，但设施功率和恢复成本更高：怎样证明它减少的是有效服务成本，而非局部账单？

技能：A3 瓶颈识别 A6 规模扩展 A7 PPA 与完整成本 A10 产品判断

变量与比较边界
C：同一核算周期的完整成本；Q：满足质量、SLO 与可用性要求的有效请求数。
条件性模型 · 编辑提炼
成本边界：C_A / Q_A < C_B / Q_B。C 同时核算设施、网络、软件与运营，避免重复记账。
交叉条件
A 的成本比必须低于其有效输出比：C_A/C_B < Q_A/Q_B；同时通过可用性硬门槛。
最强反例
低采购价伴随更低利用率、更大故障域或更多人工操作，导致单位有效请求成本上升。
生产验证
做匹配 SLO 的灰度 A/B；记录合格吞吐、设施功率、故障影响及恢复，并对价格和利用率做敏感性分析。
跨领域迁移
将同一核算边界迁移到 CPU 平台采购或共享内存池。

已核验来源与证据范围

  1. On Designing and Deploying Internet-Scale Services

    James Hamilton · 2007 · 论文全文；pp.231–233、241：整体原则、Graceful Degradation and Admission Control。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：单作者技术总结；Hamilton 汇总 MSN/Windows Live 团队运营经验，不能据此认定其独自发明全部机制。

  2. The Cost of a Cloud: Research Problems in Data Center Networks

    Albert Greenberg; James Hamilton; David A. Maltz; Parveen Patel · 2009 · 作者技术文章；§2.1、§3.2：资源碎片、位置独立寻址和网络设计目标。已核验全文机制；原文注明 editorial note，未经同行评审；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

保留的代表来源
  1. On Designing and Deploying Internet-Scale Services2007 · 本人论文；服务与运营设计
  2. Where Does the Power Go in High-Scale Data Centers?2009 · 本人主题演讲
  3. On Designing and Deploying Internet-Scale Services2007 · pp.231–233、241：整体原则、Graceful Degradation and Admission Control
  4. The Cost of a Cloud: Research Problems in Data Center Networks2009 · §2.1、§3.2：资源碎片、位置独立寻址和网络设计目标

相关短文：稀缺兆瓦与有效输出 服务而非设备小时

回到人物名单
186 · 仓库级计算、能效与运营协同

Urs Hölzle

主领域：云、数据中心与基础设施经济性 · 关联领域：物理实现、能效与能源边界

共同建立仓库级能效框架，并参与 Google 数据中心网络演进研究

最重要贡献

  • 仓库级计算专著要求把活跃空闲功耗、部分负载效率和整个系统的能耗曲线纳入架构目标。
  • Jupiter Rising 报告多代网络采用商品交换芯片的 Clos 拓扑；其 Firepath 以集中链路状态和交换机本地转发表计算结合控制与恢复。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本轮以两项署名原始技术作品定位选定贡献；以下机制归属论文作者团队，人物卡不等同于个人独自完成全部设计。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：仓库级效率取决于常态利用率和可调度性；把网络控制、故障恢复与服务器能效放进同一服务容量模型。

思维方式

  • 扩大边界到完整服务与设施。
  • 检查低利用率时的资源成本。
  • 共同设计硬件、网络与软件组织。
  • 将可靠性与运营放进扩展模型。

可复用提问

  • 闲置资源消耗了多少电力和资本？
  • 峰值效率能否代表真实负载分布？
  • 哪个系统接口阻止服务协同？

适用边界

书籍和网络论文均为共同作品；不能仅凭领导职位或作者署名归因全部硬件与控制软件。网络正文中的收敛指标针对当时特定 fabric，不推广为所有 Google 网络保证。

建议诊断 · 编辑提炼

测量服务负载分布、节点功率曲线及设施开销；扫描合并和调度策略，观察 qualified throughput、尾延迟和故障影响。

架构挑战者 · 利用率与能量比例挑战

把服务器利用率从低水平提高，单位有效请求能耗一定会下降吗？

技能：A3 瓶颈识别 A5 排队与尾延迟 A6 规模扩展 A7 PPA 与完整成本

变量与比较边界
P(u)：利用率 u 下的实测系统功率；q_good(u)：同一质量/SLO 下的每秒有效请求数。
条件性模型 · 编辑提炼
单位有效请求能量 E(u)=P(u)/q_good(u)，单位 J/request；不能以总完成数替代合格请求数。
交叉条件
只有 q_good 的相对增长超过 P 的相对增长，能量效率才改善；尾部失守可能使边界反转。
最强反例
合并减少空闲功率，却造成共享干扰和 P99 超标。
生产验证
扫描负载、合并和突发程度，拟合实测功率曲线，计算 SLO 合格请求而非仅平均吞吐。
跨领域迁移
迁移到 GPU 共享、内存池或电力封顶。

已核验来源与证据范围

  1. The Datacenter as a Computer: Designing Warehouse-Scale Machines, Third Edition

    Luiz André Barroso; Urs Hölzle; Parthasarathy Ranganathan · 2018 · 技术专著全文；§5.3–5.3.2，pp.110–113：部分负载、功耗比例性与效率曲线。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

  2. Jupiter Rising: A Decade of Clos Topologies and Centralized Control in Google’s Datacenter Network

    Arjun Singh; Joon Ong; Amit Agarwal; Glen Anderson; Ashby Armistead; Roy Bannon; Seb Boving; Gaurav Desai; Bob Felderman; Paulie Germano; Anand Kanagala; Jeff Provost; Jason Simmons; Eiichi Tanda; Jim Wanderer; Urs Hölzle; Stephen Stuart; Amin Vahdat · 2015 · 论文全文；§5.1–5.2.3，pp.192–193：邻居发现、Firepath、集中状态与本地转发表计算。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

保留的代表来源
  1. Google：Hölzle 出版记录仓库级计算、能效与网络合作研究入口
  2. The Case for Energy-Proportional Computing2007 · Barroso 与 Hölzle 合作论文
  3. The Datacenter as a Computer: Designing Warehouse-Scale Machines, Third Edition2018 · §5.3–5.3.2，pp.110–113：部分负载、功耗比例性与效率曲线
  4. Jupiter Rising: A Decade of Clos Topologies and Centralized Control in Google’s Datacenter Network2015 · §5.1–5.2.3，pp.192–193：邻居发现、Firepath、集中状态与本地转发表计算

相关短文：设施电力约束 共享与尾部

回到人物名单
187 · 分布式系统抽象、工作负载与尾延迟

Jeff Dean

主领域：云、数据中心与基础设施经济性 · 关联领域：网络、互连与通信

共同构建 MapReduce 的容错执行，并总结大规模服务尾延迟治理

最重要贡献

  • MapReduce 由运行时管理任务分区和调度；丢失本地 map 输出时重执行，接近完成时为慢任务启动备份执行。
  • The Tail at Scale 区分延后发出的 hedged requests 和开始执行即跨服务器取消副本的 tied requests，用额外工作预算降低尾延迟。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本轮以两项署名原始技术作品定位选定贡献；以下机制归属论文作者团队，人物卡不等同于个人独自完成全部设计。

来源事实 · 与编辑解读分列

  • MapReduce 由运行时管理任务分区和调度；丢失本地 map 输出时重执行，接近完成时为慢任务启动备份执行。 MapReduce: Simplified Data Processing on Large Clusters
  • The Tail at Scale 区分延后发出的 hedged requests 和开始执行即跨服务器取消副本的 tied requests，用额外工作预算降低尾延迟。 The Tail at Scale

机制与核心论证 · 编辑解读

编辑解读：平均性能不能代表扇出请求完成时间；把慢任务恢复和短请求冗余分别计入容量、正确性与尾延迟预算。

思维方式

  • 从真实任务和用户响应目标开始。
  • 用软件抽象组织并行计算。
  • 将部件波动与整体服务区分。
  • 核算缓解尾延迟所增加的资源工作。

可复用提问

  • 扇出后部件尾部怎样变成请求尾部？
  • 抽象隐藏了哪些重要成本？
  • 减少等待是否增加了重复工作和干扰？

适用边界

MapReduce 的故障语义依赖用户函数是否确定；复制请求需评估额外负载、取消时机和操作语义。两篇均为合著，不能把整个 Google 分布式体系归于 Dean 一人。

建议诊断 · 编辑提炼

保留请求扇出及相关性，分解服务延迟；对照不同调度与冗余策略，测量 P99、有效吞吐与额外资源成本。

架构挑战者 · 扇出与尾部挑战

单个子请求 P99 很好，为什么一百路扇出的整体请求仍可能不达标？

技能：A3 瓶颈识别 A5 排队与尾延迟 A6 规模扩展 A9 工作负载先行

变量与比较边界
k：必须完成的子请求数；F(t)：子请求在 t 时间内完成的概率。
条件性模型 · 编辑提炼
仅在独立同分布且全部子请求都必须完成时：P(T_request ≤ t)=F(t)^k。真实请求还需加入相关性、调度与其他路径。
交叉条件
满足整体完成概率 p 需要 F(t) ≥ p^(1/k)；扇出增加会提高对单路分布的要求。
最强反例
共用交换机、存储或功率域导致相关慢请求，不能用独立模型外推。
生产验证
采集完整扇出 trace 和共同瓶颈，比较预测与实测分位数；评估冗余的额外工作与干扰。
跨领域迁移
将完成概率问题迁移到 MoE 关键专家或分布式恢复。

已核验来源与证据范围

  1. MapReduce: Simplified Data Processing on Large Clusters

    Jeffrey Dean; Sanjay Ghemawat · 2004 · 论文全文；§3.1–3.3、§3.6：执行、失败重执行与 backup tasks。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

  2. The Tail at Scale

    Jeffrey Dean; Luiz André Barroso · 2013 · 论文全文；pp.77–78：Within Request Short-Term Adaptations、hedged/tied requests。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

保留的代表来源
  1. The Tail at Scale2013 · Dean 与 Barroso 合作论文
  2. Evolution and Future Directions of Large-scale Storage and Computation Systems at Google2010 · 本人主题演讲
  3. MapReduce: Simplified Data Processing on Large Clusters2004 · §3.1–3.3、§3.6：执行、失败重执行与 backup tasks
  4. The Tail at Scale2013 · pp.77–78：Within Request Short-Term Adaptations、hedged/tied requests

相关短文：共享尾延迟 会话与调度边界

回到人物名单
188 · 工作负载驱动的系统重组

Parthasarathy “Partha” Ranganathan

主领域：云、数据中心与基础设施经济性 · 关联领域：存储层次、缓存与数据局部性 ／ GPU、AI 与专用加速

共同研究仓库级能效并参与视频转码加速器的系统协同设计

最重要贡献

  • 仓库级计算专著把低利用率时的整机能效视为关键设计问题，要求考察功耗曲线而非仅满载能效。
  • VCU 论文将稳定且计算昂贵的编码数据通路固化为硬件，用足够的解码、NoC 和 DRAM 带宽维持编码器利用率，并支持多输出转码。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本轮以两项署名原始技术作品定位选定贡献；以下机制归属论文作者团队，人物卡不等同于个人独自完成全部设计。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：专用硬件的价值要在输入分布、共享数据流和整机平衡下核算；单个核峰值不能替代业务吞吐与成本。

思维方式

  • 先识别工作负载中的数据行为。
  • 比较多种系统组织而非单部件。
  • 同时核算服务效率与实现成本。
  • 检查新组织的部署和软件代价。

可复用提问

  • 重组系统节省的资源是否覆盖新增搬运与软件成本？
  • 哪些负载需要不同的系统形态？
  • 改变边界后瓶颈移到哪里？

适用边界

VCU 是大团队协作并有部署报告；仅据署名不能界定 Ranganathan 独自负责的 RTL 或模块。转码性能与质量、编码格式、输入分布及系统平衡相关，不推广至任意视频或 AI。

建议诊断 · 编辑提炼

按负载类别比较匹配服务的 goodput、流量、功率及完整成本；消融放置和系统组织。

架构挑战者 · 系统重组挑战

重组系统节省的资源是否覆盖新增搬运与软件成本？

技能：A1 假设挑战 A3 瓶颈识别 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
C：同周期完整成本；Q：合格服务量。
条件性模型 · 编辑提炼
比较 C_A/Q_A 与 C_B/Q_B，并标记软件和迁移成本。
交叉条件
C_A/C_B < Q_A/Q_B，且正确性与部署约束通过。
最强反例
单项硬件节省被远端访问和软件重构抵消。
生产验证
按负载类别比较匹配服务的 goodput、流量、功率及完整成本；消融放置和系统组织。
跨领域迁移
迁移到内存解耦或 chiplet 平台。

已核验来源与证据范围

  1. The Datacenter as a Computer: Designing Warehouse-Scale Machines, Third Edition

    Luiz André Barroso; Urs Hölzle; Parthasarathy Ranganathan · 2018 · 技术专著全文；§5.3–5.3.2，pp.110–113：部分负载、功耗比例性与效率曲线。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

  2. Warehouse-Scale Video Acceleration: Co-design and Deployment in the Wild

    Parthasarathy Ranganathan; Daniel Stodolsky; Jeff Calow; Jeremy Dorfman; Marisabel Guevara; Clinton Wills Smullen IV; Aki Kuusela; 等论文署名团队 · 2021 · 论文全文；§3.1–3.3：系统级设计、编码器、供应与系统平衡；首页完整署名。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

保留的代表来源
  1. Google：本人出版记录代表性原始资料 · 阅读核对 2026-10-05
  2. The Datacenter as a Computer: Designing Warehouse-Scale Machines, Third Edition2018 · §5.3–5.3.2，pp.110–113：部分负载、功耗比例性与效率曲线
  3. Warehouse-Scale Video Acceleration: Co-design and Deployment in the Wild2021 · §3.1–3.3：系统级设计、编码器、供应与系统平衡；首页完整署名

相关短文：核心与有效吞吐 服务价值与比较单位

回到人物名单
189 · 内存持久性、能效与微秒级服务

Thomas Wenisch

主领域：云、数据中心与基础设施经济性 · 关联领域：CPU 微架构与工业实现 ／ 存储层次、缓存与数据局部性 ／ 物理实现、能效与能源边界

共同研究时序与空间访问模式驱动的共享内存预取

最重要贡献

  • Temporal Streaming 在提交时记录共享读 miss 的地址序列，目录保存历史指针；请求方从历史消费者取得地址流，以一致性读获取数据并放入独立 SVB。
  • Spatial Memory Streaming 使用触发指令 PC 与区域内偏移关联空间模式，以活动代收集位图，再由模式历史表预测同一区域应提前读取的块。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本轮以两项署名原始技术作品定位选定贡献；以下机制归属论文作者团队，人物卡不等同于个人独自完成全部设计。

来源事实 · 与编辑解读分列

  • Temporal Streaming 在提交时记录共享读 miss 的地址序列，目录保存历史指针；请求方从历史消费者取得地址流，以一致性读获取数据并放入独立 SVB。 Temporal Streaming of Shared Memory
  • Spatial Memory Streaming 使用触发指令 PC 与区域内偏移关联空间模式，以活动代收集位图，再由模式历史表预测同一区域应提前读取的块。 Spatial Memory Streaming

机制与核心论证 · 编辑解读

编辑解读：把“地址可预测”拆成跨时间序列和区域内布局两种证据；比较收益时同步计算元数据读取、错误预取和污染成本。

思维方式

  • 编辑提炼：先区分共享读的时间重复性与区域内空间模式。
  • 同时核算历史元数据、错误预取和一致性流量。
  • 将覆盖率、准确率与及时性分别检验。

可复用提问

  • 共享读序列在不同消费者之间是否重复？
  • 历史地址流的存储与传输成本是否抵消等待节省？
  • 错误预取会增加多少一致性流量和缓存污染？

适用边界

两项机制为论文设计及模拟评价；收益依赖模式重复性、提前量、元数据容量和额外流量。不能据此宣称两人独自发明所有硬件预取，也不将模拟结果当作现售处理器测量。

建议诊断 · 编辑提炼

编辑建议（未执行）：回放共享读 trace，消融时序历史、空间位图和提前量，测有用预取、带宽、元数据访问与服务时间。

架构挑战者 · 共享访问流预取

提前得到地址序列之后，收益是否足以支付元数据与错误读取成本？

技能：A1 假设挑战 A3 瓶颈识别 A6 规模扩展

变量与比较边界
S：预取消除的关键路径等待；H：元数据、额外排队及污染引入的关键路径等待。二者在匹配负载下按同一时间单位计量。
条件性模型 · 编辑提炼
编辑条件模型：只有 S > H 时才预期净延迟获益；重叠等待不能重复累计。
交叉条件
历史访问模式稳定且提前量足够，带宽和缓冲容量尚未被额外流量挤满。
最强反例
高覆盖率预取因错误流量或太晚到达而增加尾延迟。
生产验证
编辑建议（未执行）：回放共享读 trace，消融时序历史、空间位图和提前量，测有用预取、带宽、元数据访问与服务时间。
跨领域迁移
可用于评估依赖历史访问的服务器预取器；不据此宣称论文覆盖当代 Transformer 预取。

已核验来源与证据范围

  1. Temporal Streaming of Shared Memory

    Thomas F. Wenisch; Stephen Somogyi; Nikolaos Hardavellas; Jangwoo Kim; Anastassia Ailamaki; Babak Falsafi · 2005 · 论文全文；§3.1–3.3：CMOB、directory 指针、stream engine 与 SVB。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

  2. Spatial Memory Streaming

    Stephen Somogyi; Thomas F. Wenisch; Anastassia Ailamaki; Babak Falsafi; Andreas Moshovos · 2006 · 论文全文；§2.2、§3.1–3.2：触发 PC+offset、活动代和模式历史表。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

保留的代表来源
  1. ACM SIGARCH Maurice Wilkes Award：2021 贡献说明代表性公开来源 · 2026-10-05 核对
  2. Michigan：微服务时代的数据中心架构报告代表性原始资料 · 阅读核对 2026-10-05
  3. Temporal Streaming of Shared Memory2005 · §3.1–3.3：CMOB、directory 指针、stream engine 与 SVB
  4. Spatial Memory Streaming2006 · §2.2、§3.1–3.2：触发 PC+offset、活动代和模式历史表

相关短文：共享与尾延迟 局部加速与完整服务

回到人物名单
190 · 能源灵活性与云计算

Andrew Chien

主领域：云、数据中心与基础设施经济性 · 关联领域：物理实现、能效与能源边界

把数据中心优化从平均PUE推进到随时间、地点和服务约束变化的碳排放。

最重要贡献

  • Beyond PUE 指出平均成本和PUE遗漏时变电网条件，提出柔性容量、负载与资源管理协同。
  • 生成式AI推理研究建立请求与响应模型，用地理调度比较低碳区域选择和容量约束。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两篇作品署名Andrew A. Chien与芝加哥大学合作者；论文预测不是实际云平台碳排放审计。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：同一单位电量在不同时间地点碳强度不同，调度价值取决于延迟容忍和可用容量。

思维方式

  • 同一单位电量在不同时间地点碳强度不同，调度价值取决于延迟容忍和可用容量。
  • 建议验证（尚未执行）：用小时级电网数据与真实请求回放，对齐延迟SLO，计入容量、迁移及制造排放。

可复用提问

  • 低碳区域的剩余容量和网络延迟，是否允许迁移这批推理？
  • 新增冗余的制造碳是否抵消运行减排？

适用边界

2023请求量、硬件功率和2035增长均包含模型假设；不能将预测减排百分比当实际ChatGPT数据。

建议诊断 · 编辑提炼

建议验证（尚未执行）：用小时级电网数据与真实请求回放，对齐延迟SLO，计入容量、迁移及制造排放。

架构挑战者 · 把数据中心优化从平均PUE推进到随时间、地点和服务约束变化的碳排放。

低碳区域的剩余容量和网络延迟，是否允许迁移这批推理？

技能：A1 假设挑战 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
E(t)：电量；I(t)：碳强度；D：延迟预算
条件性模型 · 编辑提炼
本站条件性诊断模型（非作者公式）：运行排放按时地求和ΣE(t)I(t)，再加制造与迁移排放。
交叉条件
移位减排大于额外能耗、容量和制造代价且SLO成立。
最强反例
最清洁区域已满载，排队破坏用户延迟。
生产验证
建议验证（尚未执行）：用小时级电网数据与真实请求回放，对齐延迟SLO，计入容量、迁移及制造排放。
跨领域迁移
AI推理部署与机房能源规划。

已核验来源与证据范围

  1. Beyond PUE: Flexible Datacenters Empowering the Cloud to Decarbonize

    Andrew A. Chien; Chaojie Zhang; Liuzixuan Lin; Varsha Rao · 2022 · 论文全文；§3–4，PDF p.3。已取得正文并核验所列位置；只对已阅读部分作结论；证据：一手技术作品；署名与机制可核对；用途：本人署名/讲述；合著或产品设计按团队归属，不独占团队成果。

  2. Reducing the Carbon Impact of Generative AI Inference (today and in 2035)

    Andrew A. Chien; Liuzixuan Lin; Hai Nguyen; Varsha Rao; Tristan Sharma; Rajini Wijayawardana · 2023 · 论文全文；§3–4.1，PDF pp.2–3。已取得正文并核验所列位置；只对已阅读部分作结论；证据：一手技术作品；署名与机制可核对；用途：本人署名/讲述；合著或产品设计按团队归属，不独占团队成果。

保留的代表来源
  1. 本人 Zero-Carbon Cloud 项目代表性原始资料 · 阅读核对 2026-10-05
  2. Beyond PUE: Flexible Datacenters Empowering the Cloud to Decarbonize§3–4，PDF p.3；已取得正文并核验所列位置；只对已阅读部分作结论
  3. Reducing the Carbon Impact of Generative AI Inference (today and in 2035)§3–4.1，PDF pp.2–3；已取得正文并核验所列位置；只对已阅读部分作结论

相关短文：设施电力约束 状态与恢复

回到人物名单
191 · 系统与平台战略、计算经济性

Jensen Huang · 黄仁勋

主领域：云、数据中心与基础设施经济性 · 关联领域：GPU、AI 与专用加速

以跨产品的软件平台和完整训练推理系统，推动GPU从图形加速走向通用AI计算。

最重要贡献

  • 2016年署名文章把性能、CUDA可编程性及可获得性作为新计算平台的三个共同条件。
  • 另一篇署名技术阐述把训练、推理与边缘设备纳入同一平台，并说明TensorRT通过融合和精度选择减少执行代价。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两份均为Jensen Huang本人署名的NVIDIA文章；核验的是平台方向与本人技术论述，不把CUDA、NVLink或TensorRT的发明归其个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：平台收益来自硬件、软件和部署路径共同可用，局部算力只有转成开发者可复用的执行能力才有价值。

思维方式

  • 平台收益来自硬件、软件和部署路径共同可用，局部算力只有转成开发者可复用的执行能力才有价值。
  • 建议验证（尚未执行）：固定模型、精度门槛和服务SLO，分别消融融合、精度与软件路径，测端到端时间和迁移工作量。

可复用提问

  • 硬件算力领先能否转化为同模型质量下可部署的端到端收益？
  • 融合和降精度在目标模型上是否仍满足质量约束？

适用边界

供应商文章兼具推广性质；不采用其速度倍数或未来预测作为独立证据，量化与机制实现仍需技术论文和实测。

建议诊断 · 编辑提炼

建议验证（尚未执行）：固定模型、精度门槛和服务SLO，分别消融融合、精度与软件路径，测端到端时间和迁移工作量。

架构挑战者 · 以跨产品的软件平台和完整训练推理系统，推动GPU从图形加速走向通用AI计算。

硬件算力领先能否转化为同模型质量下可部署的端到端收益？

技能：A1 假设挑战 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
T_kernel：核心计算；T_other：其他路径；C_port：迁移成本
条件性模型 · 编辑提炼
本站条件性诊断模型（非作者公式）：总时间按真实路径分解；平台收益须覆盖软件迁移且保持质量。
交叉条件
核心加速可在完整流程显现且可复用到实际部署。
最强反例
峰值算力高，但模型回落、搬运或编译问题主导服务。
生产验证
建议验证（尚未执行）：固定模型、精度门槛和服务SLO，分别消融融合、精度与软件路径，测端到端时间和迁移工作量。
跨领域迁移
AI平台选型与软硬件路线。

已核验来源与证据范围

  1. Accelerating AI with GPUs: A New Computing Model

    Jensen Huang · 2016-01-12 · 本人署名技术文章；A New Computing Platform for a New Software Model。已取得正文并核验所列位置；只对已阅读部分作结论；证据：一手技术作品；署名与机制可核对；用途：本人署名/讲述；合著或产品设计按团队归属，不独占团队成果。

  2. The Intelligent Industrial Revolution

    Jensen Huang · 2016-10-24 · 本人署名技术文章；An End-to-End Platform for a New Computing Model，TensorRT段。已取得正文并核验所列位置；只对已阅读部分作结论；证据：一手技术作品；署名与机制可核对；用途：本人署名/讲述；合著或产品设计按团队归属，不独占团队成果。

保留的代表来源
  1. COMPUTEX 2024 演讲官方摘要2024 · 公开演讲摘要
  2. Accelerating AI with GPUs: A New Computing ModelA New Computing Platform for a New Software Model；已取得正文并核验所列位置；只对已阅读部分作结论
  3. The Intelligent Industrial RevolutionAn End-to-End Platform for a New Computing Model，TensorRT段；已取得正文并核验所列位置；只对已阅读部分作结论

相关短文：昂贵的兆瓦与便宜的加速器 GPU 小时与交付服务

回到人物名单
192 · 持久内存语义、微架构支持与架构方法

Wei Wang (William Wang)

主领域：云、数据中心与基础设施经济性 · 关联领域：存储层次、缓存与数据局部性 ／ GPU、AI 与专用加速 ／ 物理实现、能效与能源边界

区分并发可见性与崩溃后持久性，研究如何通过指令、依赖跟踪和持久域设计降低正确持久化的代价。

最重要贡献

  • 与 Stephan Diestelhorst 共同提出持久原子操作提案，针对 CAS 已可见而尚未持久化造成的跨线程恢复不一致。
  • 参与 StrandWeaver 共同研究，以 strand 原语、依赖跟踪及语言模型映射减少不必要的持久化排序。
  • 参与 BBB 共同研究，以电池后备缓冲及一致性协议约束提供严格持久化，减少显式 flush/fence 负担。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Wei Wang 亦以 William Wang 发表论文，曾在 Arm Research 从事内存系统研究。姓名同一性由本人说明，并由其William Wang主页链接的Wei Wang署名Arm专利交叉支持；三篇论文首页均可核对William Wang及发表时的Arm归属。论文未提供个人模块分工，本条按共同研究归属，不把团队成果独归个人。下列五段式思维方式、问题和成本挑战沿用本站Architecture Notes，是单独的编辑方法提炼，不作为这三篇论文的实验结论。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：三项共同研究分别改变指令语义、持久化排序和持久域边界，提供了不同的软硬件分工方案。应先固定恢复契约，再比较排序等待、元数据、缓冲停顿与备用电能；本站原有五段式框架及完整服务成本问题用于进一步提问，不能代替这些机制的正确性证明。

思维方式

  • 第一段：找继承假设。说明旧机制为何曾经合理，区分必须保持的语义和可以替换的策略。
  • 第二段：找变化条件。定位工作负载、拓扑、资源价格或约束的变化，用可辩护的数值对比暴露旧假设的反转。
  • 第三段：建因果与交叉模型。给出同任务、同质量、同 SLO 的比较边界，计算节省、新增成本、重叠及转嫁给其他工作的代价。
  • 第四段：移动策略边界。比较硬件、接口、编译器、运行时、调度与采购的替代方案，让有完整信息的一层做选择。
  • 第五段：给证伪诊断与行动。记录实际路径和被拒绝路径的反事实，测瓶颈与尾部，给出何时采用、何时反转以及是否值得交付。

可复用提问

  • 这个优化减少了完整服务的成本，还是只把代价转嫁给另一资源、请求或租户？
  • 哪个变化使旧策略失去优势；在同一契约下，收益在哪个交叉点反转？
  • 哪一层能看见完整代价，哪个反事实实验会证明我们应该换另一条合法路径？

适用边界

SPAA2019为研究提案，不宣称这些指令已被Arm ISA采纳或量产，文中硬件成本评估尚属未来工作。Strand persistency原则已有Pelley等前人工作，StrandWeaver是此文的原语与实现研究；其ADR前提和同地址顺序约束不能省略。StrandWeaver与BBB的性能结果来自特定gem5配置；BBB的排空能量和电池体积是模型估算，依赖足够备用电能，并不取消上层事务失效原子性或恢复代码。五段式是组织论证的方法，不是每个问题都必然发生反转。语义、质量、安全与 SLO 是门槛；排队、重叠和相关故障须按实际模型处理。不要从局部均值直接外推 fleet 节省；无法建立可靠交叉条件时，结论应是先测量。

建议诊断 · 编辑提炼

做受控 A/B 与路径消融：固定工作负载、质量、正确性和 SLO，记录路径选择、暴露等待、搬运字节、重做、功率、合格输出及共租户损失；用采样回放校准被拒绝路径的反事实。在关键变量扫描中寻找结论反转；若局部指标改善但完整 C/W 不降或保证失败，即否定降本主张。

架构挑战者 · 架构反转与完整成本

一个方案降低了局部成本，却增加共享资源的竞争。你如何证明它让同一契约下的完整服务更便宜，而不是把代价转嫁出去？

技能：A1 假设挑战 A2 交叉条件 A3 瓶颈识别 A7 PPA 与完整成本 A8 软硬件边界 A9 工作负载先行 A10 产品判断

变量与比较边界
C：同周期完整成本（美元）；W：相同质量、正确性与 SLO 下的合格任务数。局部分析中的 C_saved、C_added、C_external 必须使用同单位且不重复计费。
条件性模型 · 编辑提炼
最终比较 C_A/W_A 与 C_B/W_B。固定合格工作量时，净收益要求 C_saved>C_added+C_external。练习采用 E14 的纯示例：A=$2/h、100 合格请求/s；B=$3/h、200 合格请求/s，仅租金每百万合格请求分别约 $5.56 与 $4.17；还须补网络、状态与闲置成本。
交叉条件
B 更便宜当且仅当 W_B/W_A>C_B/C_A。示例中若 A 保持100请求/s、费用口径仅为租金，B 须超过150合格请求/s；语义、质量与 SLO 任一失败均不得作为可比方案。
最强反例
KV 命中率上升或 kernel 更快，却因共享链路、临时内存或共租户干扰降低合格输出；小时价格更低却买到更少有用工作。反转结论也可能不成立：数据已在本地且资源充足时，传统复用仍是最好策略。
生产验证
以匹配契约的 A/B、关键变量扫描和拒绝路径回放验证；记录合格输出、完整成本与被转嫁的干扰。若 C/W 的可信范围不支持改善，或保证/尾部违约，则拒绝降本结论。
跨领域迁移
先用 KV fetch/recompute/route 建模，再迁移到 clean-shared 的 peer/DRAM 选择，最后迁移到 GPU SKU 在固定 MW 下的采购。每次重建状态权威性、共享瓶颈与成本口径，不直接套用数字。

已核验来源与证据范围

  1. Brief Announcement: Persistent Atomics for Implementing Durable Lock-Free Data Structures for Non-Volatile Memory

    William Wang; Stephan Diestelhorst · 2019 · 论文全文；pp.309–310，§2及Figure 1–2，§3.2–3.3及Listing 2，§4。取得三页原论文全文；核验首页Arm Research署名、CAS与持久化间隙示例、指令提案与未来工作边界；证据：实质一手正文；Brief Announcement形式；用途：两位署名作者之一；支持共同提出问题及持久原子操作提案，不据第一作者顺序分配独占实施责任。。

  2. Relaxed Persist Ordering Using Strand Persistency

    Vaibhav Gogte; William Wang; Stephan Diestelhorst; Peter M. Chen; Satish Narayanasamy; Thomas F. Wenisch · 2020 · 论文全文；署名 p.652；§III p.655；§IV pp.656–658；§V pp.658–660；§VI pp.660–662。已取得作者主页链接PDF，并核验署名、原语定义、硬件实现和评估方法正文；证据：实质一手论文正文；用途：六位共同作者之一，发表时归属 Arm Research；正文未分配个人模块责任，不据作者顺序独占团队成果。

  3. BBB: Simplifying Persistent Programming using Battery-Backed Buffers

    Mohammad Alshboul; Prakash Ramrakhyani; William Wang; James Tuck; Yan Solihin · 2021 · 论文全文；署名p.111；§III pp.114–117；§IV–V pp.117–121；§VI p.123。全文已取得；核验署名、§III系统设计、§IV方法、§V评估及§VI失效原子性边界；证据：实质一手论文正文；用途：五人合著中的共同作者；原文未提供CRediT或个人工作分配，不将bbPB/coherence/仿真设计独归William Wang。。

  4. William Wang — personal research homepage

    William Wang · 核验于2026-10-06；任职介绍为历史资料 · 本人主页；Selected Publications及Selected Patents中的US10445238B1链接。已读取所列身份记录；不计实质技术作品门槛；证据：姓名与历史任职辅助证据；用途：主页将William Wang署名论文与Wei Wang署名专利连接；旧Arm介绍不能当作当前任职。。

  5. US10445238B1 — Robust transactional memory

    Stephan Diestelhorst; Wei Wang · 2019-10-15 · 专利身份记录；Inventor与Original Assignee记录；由本人主页链接进入。已读取所列身份记录；不计实质技术作品门槛；证据：姓名与历史任职辅助证据；用途：仅核对Wei Wang与Arm的署名、主页关联，不以本次读取元数据宣称另完成专利技术核验。。

  6. William Wang — Arm-ECS Research Centre

    Arm–University of Southampton Research Centre · 核验于2026-10-06；历史人物介绍 · 机构人物档案；人物简介及Related Publications。已读取所列身份记录；不计实质技术作品门槛；证据：姓名与历史任职辅助证据；用途：支持Arm时期内存系统研究经历；页面现在时表述不用于断言当前任职。。

保留的代表来源
  1. E01：MI Is Correctness, ESF&OD Is Economics本站已发表短文 · 方法依据
  2. E02：Fetching a KV Prefix vs Recomputing本站已发表短文 · 方法依据
  3. E05：The Megawatt Constraint本站已发表短文 · 方法依据
  4. E14：The GPU Hour Is the Wrong Unit of Compute本站已发表短文 · 方法依据
  5. Brief Announcement: Persistent Atomics for Implementing Durable Lock-Free Data Structures for Non-Volatile Memory2019 · pp.309–310，§2及Figure 1–2，§3.2–3.3及Listing 2，§4
  6. Relaxed Persist Ordering Using Strand Persistency2020 · 署名 p.652；§III p.655；§IV pp.656–658；§V pp.658–660；§VI pp.660–662
  7. BBB: Simplifying Persistent Programming using Battery-Backed Buffers2021 · 署名p.111；§III pp.114–117；§IV–V pp.117–121；§VI p.123
  8. William Wang — personal research homepage核验于2026-10-06；任职介绍为历史资料 · Selected Publications及Selected Patents中的US10445238B1链接
  9. US10445238B1 — Robust transactional memory2019-10-15 · Inventor与Original Assignee记录；由本人主页链接进入
  10. William Wang — Arm-ECS Research Centre核验于2026-10-06；历史人物介绍 · 人物简介及Related Publications

相关短文：合法供应路径与经济性 KV 取回、重算与就近执行 设施 MW 与有效容量 资源小时与服务价值

回到人物名单
193 · 资源效率与服务约束

Christos Kozyrakis

主领域：云、数据中心与基础设施经济性 · 关联领域：并发语义、验证与可靠性 ／ 存储层次、缓存与数据局部性

与 Christina Delimitrou 共同把性能约束、异构与干扰建模接入集群调度

最重要贡献

  • Paragon 以有限画像和协同过滤估计异构适配及干扰，放置时同时检查新任务和已有任务能否容忍对方造成的干扰。
  • Quasar 将用户性能约束转成资源数量与放置决策，扩展分类至 scale-up、scale-out，并用运行期反馈调整资源。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本轮以两项署名原始技术作品定位选定贡献；以下机制归属论文作者团队，人物卡不等同于个人独自完成全部设计。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：采购机型和运行期资源分配应共用性能目标，但要区分资源“给多少”与“放哪里”，并对错误预测保留反馈通路。

思维方式

  • 用服务质量约束指导资源共享和硬件软件协同。
  • 先固定任务、正确性与资源边界，再判断 资源效率与服务约束 的收益。
  • 把新增负担显式放入比较：平均利用率增加来自排队、重试或低价值工作。

可复用提问

  • 混部提高利用率，却降低合格吞吐：如何选择共享强度？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

两个系统为共同研究；Paragon 明确是在线贪心策略，不保证全局最优。画像代表性、工作负载变化和反馈延迟会限制服务质量保证。

建议诊断 · 编辑提炼

扫混部强度，记录服务分布、干扰和有效请求；相同 SLO 下验证成本。

架构挑战者 · 资源效率与服务约束挑战

混部提高利用率，却降低合格吞吐：如何选择共享强度？

技能：A5 排队与尾延迟 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
Q：SLO 合格请求/s；C：同周期完整成本；u：共享强度；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
比较 C(u)/Q(u)，并以延迟和隔离为硬约束。
交叉条件
利用率改善只有在 Q/C 上升且 SLO 通过时才有价值。
最强反例
平均利用率增加来自排队、重试或低价值工作。
生产验证
扫混部强度，记录服务分布、干扰和有效请求；相同 SLO 下验证成本。
跨领域迁移
迁移到共享 GPU 与内存池租户管理。

已核验来源与证据范围

  1. Paragon: QoS-Aware Scheduling for Heterogeneous Datacenters

    Christina Delimitrou; Christos Kozyrakis · 2013 · 论文全文；§2.2–2.3、§3.1–3.3：异构/干扰分类与双向容忍调度。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

  2. Quasar: Resource-Efficient and QoS-Aware Cluster Management

    Christina Delimitrou; Christos Kozyrakis · 2014 · 论文全文；§3.1–3.4：性能约束、分类、资源分配与放置。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

保留的代表来源
  1. ACM SIGARCH Maurice Wilkes Award：贡献说明代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. Paragon: QoS-Aware Scheduling for Heterogeneous Datacenters2013 · §2.2–2.3、§3.1–3.3：异构/干扰分类与双向容忍调度
  3. Quasar: Resource-Efficient and QoS-Aware Cluster Management2014 · §3.1–3.4：性能约束、分类、资源分配与放置

相关短文：服务产出与完整成本

回到人物名单
194 · 虚拟化与资源解耦

Mendel Rosenblum

主领域：云、数据中心与基础设施经济性 · 关联领域：并发语义、验证与可靠性 ／ 存储层次、缓存与数据局部性

共同研究日志结构文件系统与面向 NUMA 的虚拟机监控器

最重要贡献

  • Sprite LFS 将修改顺序写入日志，以索引定位文件；segment cleaner 识别并迁移存活块，为后续顺序写入回收连续空间。
  • Disco 在虚拟机监控器中处理虚拟 CPU 和内存映射，并把代码复制及主要数据局部化，以帮助商品操作系统使用可扩展 NUMA 硬件。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本轮以两项署名原始技术作品定位选定贡献；以下机制归属论文作者团队，人物卡不等同于个人独自完成全部设计。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：把兼容性边界下移后，仍需给清理、地址翻译和跨节点访问记账；抽象层隐藏复杂性不意味着消灭成本。

思维方式

  • 用稳定的机器抽象解耦工作负载和物理部署，再管理隔离与迁移成本。
  • 先固定任务、正确性与资源边界，再判断 虚拟化与资源解耦 的收益。
  • 把新增负担显式放入比较：超售带来的排队和抖动使高利用率降低有效产出。

可复用提问

  • 虚拟化提高整合率，但二级地址转换和干扰增加：何时减少单位服务成本？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

LFS 性能受清理和存活数据比例影响；Disco 的机器与客户 OS 假设来自 1997 论文，不能把该评价直接当作当代虚拟化开销。两项均明确共同作者。

建议诊断 · 编辑提炼

相同 SLO 下比较裸机与 VM，独立测 CPU、内存及 I/O 虚拟化路径。

架构挑战者 · 虚拟化与资源解耦挑战

虚拟化提高整合率，但二级地址转换和干扰增加：何时减少单位服务成本？

技能：A1 假设挑战 A5 排队与尾延迟 A8 软硬件边界

变量与比较边界
C：平台成本/周期；Q：SLO 合格任务/周期；H：虚拟化开销；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
比较 C_virtual/Q_virtual 与 C_native/Q_native；Q 包含隔离和可用性要求。
交叉条件
整合节省需超过转换、干扰、管理和迁移开销。
最强反例
超售带来的排队和抖动使高利用率降低有效产出。
生产验证
相同 SLO 下比较裸机与 VM，独立测 CPU、内存及 I/O 虚拟化路径。
跨领域迁移
迁移到 GPU 虚拟化与容器隔离。

已核验来源与证据范围

  1. The Design and Implementation of a Log-Structured File System

    Mendel Rosenblum; John K. Ousterhout · 1992 · 论文全文；§3.1–3.3：inode map、segment 与 segment cleaning。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

  2. Disco: Running Commodity Operating Systems on Scalable Multiprocessors

    Edouard Bugnion; Scott Devine; Kinshuk Govil; Mendel Rosenblum · 1997 · 论文全文；§4.2–4.3：虚拟 CPU、内存映射、NUMA 与客户 OS；TOCS 扩展版。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

保留的代表来源
  1. Stanford：Mendel Rosenblum代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. The Design and Implementation of a Log-Structured File System1992 · §3.1–3.3：inode map、segment 与 segment cleaning
  3. Disco: Running Commodity Operating Systems on Scalable Multiprocessors1997 · §4.2–4.3：虚拟 CPU、内存映射、NUMA 与客户 OS；TOCS 扩展版

相关短文：服务产出与完整成本

回到人物名单
195 · 平台而非部件的产品价值

David Perlmutter

主领域：云、数据中心与基础设施经济性 · 关联领域：并发语义、验证与可靠性 ／ 存储层次、缓存与数据局部性

从移动计算的功耗约束出发，阐述共享微架构和整个平台的能效设计。

最重要贡献

  • 2005 IDF技术讲解说明共享SmartCache按双核负载分配，以及跨移动、桌面和服务器的共同微架构。
  • 2006技术讲解说明降低总线频率及让芯片组识别空缓存，减少深睡眠CPU被无效探测唤醒。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Intel官方逐字稿明确讲者David Perlmutter；属于技术方向讲解与团队成果，不能据此认定其独立发明缓存或电源机制。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：能效取决于有用执行与不必要唤醒，平台状态信息可避免CPU局部优化被系统抵消。

思维方式

  • 能效取决于有用执行与不必要唤醒，平台状态信息可避免CPU局部优化被系统抵消。
  • 建议验证（尚未执行）：记录空闲驻留、唤醒原因与整机能耗，控制相同工作量比较缓存与电源策略。

可复用提问

  • 空缓存已可知时，为什么仍唤醒CPU回应探测？
  • 共享缓存收益是否被双核干扰抵消？

适用边界

发布会性能说法不是独立基准；转录包含听写错误，本文不采用含混的频率/功耗数字。

建议诊断 · 编辑提炼

建议验证（尚未执行）：记录空闲驻留、唤醒原因与整机能耗，控制相同工作量比较缓存与电源策略。

架构挑战者 · 从移动计算的功耗约束出发，阐述共享微架构和整个平台的能效设计。

空缓存已可知时，为什么仍唤醒CPU回应探测？

技能：A1 假设挑战 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
E_active：执行能量；E_wake：唤醒能量；N：无效唤醒次数
条件性模型 · 编辑提炼
本站条件性诊断模型（非作者公式）：E_total=E_active+N×E_wake+其他平台能量。
交叉条件
避免唤醒的节省超过状态追踪与恢复开销。
最强反例
CPU更省电但总线或外围频繁把它唤醒。
生产验证
建议验证（尚未执行）：记录空闲驻留、唤醒原因与整机能耗，控制相同工作量比较缓存与电源策略。
跨领域迁移
服务器空闲状态、缓存探测与平台电源管理。

已核验来源与证据范围

  1. IDF 2005 Sean Maloney / David Perlmutter keynote transcript

    Sean Maloney; David Perlmutter · 2005-08-23 · 官方技术演讲逐字稿；PDF pp.30–35；David Perlmutter讲解段。已取得正文并核验所列位置；只对已阅读部分作结论；证据：一手技术作品；署名与机制可核对；用途：本人署名/讲述；合著或产品设计按团队归属，不独占团队成果。

  2. Dadi Perlmutter Keynote — IDF Fall 2006

    David Perlmutter · 2006 · 官方技术演讲逐字稿；PDF pp.11–13；Santa Rosa、Super LFM、Enhanced Deeper Sleep。已取得正文并核验所列位置；只对已阅读部分作结论；证据：一手技术作品；署名与机制可核对；用途：本人署名/讲述；合著或产品设计按团队归属，不独占团队成果。

保留的代表来源
  1. David Perlmutter：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. IDF 2005 Sean Maloney / David Perlmutter keynote transcriptPDF pp.30–35；David Perlmutter讲解段；已取得正文并核验所列位置；只对已阅读部分作结论
  3. Dadi Perlmutter Keynote — IDF Fall 2006PDF pp.11–13；Santa Rosa、Super LFM、Enhanced Deeper Sleep；已取得正文并核验所列位置；只对已阅读部分作结论

相关短文：服务产出与完整成本

回到人物名单
196 · 吞吐核心与负载匹配

Don Soltis

主领域：云、数据中心与基础设施经济性 · 关联领域：并发语义、验证与可靠性 ／ 存储层次、缓存与数据局部性

从 Itanium 2 到高密度 Xeon，按目标负载平衡核心、存储与平台资源。

最重要贡献

  • 合著 Itanium 2 微架构说明：显式并行支持顺序六发射，预验证标签缩短缓存命中路径，但与 TLB 容量及缺失紧密耦合。
  • 作为 Sierra Forest 首席架构师阐述 E-core 吞吐定位：与 P-core 产品共享平台，而在服务器层面匹配不同工作负载。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2003 论文署名 Hewlett-Packard，2023 Intel 官方采访确认为 Sierra Forest 首席架构师；产品成果为团队设计，不将全部微架构细节归为个人发明。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：核心复杂度和密度要与服务需求匹配；平台复用降低部署分裂，但不能消除单线程性能与吞吐密度的取舍。

思维方式

  • 核心复杂度和密度要与服务需求匹配；平台复用降低部署分裂，但不能消除单线程性能与吞吐密度的取舍。
  • 建议验证（尚未执行）：固定服务质量，比较每插槽吞吐、尾延迟、内存带宽及功耗，而不只比较核心数。

可复用提问

  • 目标服务依赖单线程速度还是大量独立请求？
  • 减少核心复杂度后，内存与 I/O 是否先成为共享瓶颈？

适用边界

2003 机制不能直接外推现代核心；2023 文中产品性能是发布前预估，不在此作为实测结论。

建议诊断 · 编辑提炼

建议验证（尚未执行）：固定服务质量，比较每插槽吞吐、尾延迟、内存带宽及功耗，而不只比较核心数。

架构挑战者 · 从 Itanium 2 到高密度 Xeon，按目标负载平衡核心、存储与平台资源。

目标服务依赖单线程速度还是大量独立请求？

技能：A7 PPA 与完整成本 A9 工作负载先行 A10 产品判断

变量与比较边界
N：核心数；q：每核合格吞吐；B：共享带宽
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：总吞吐受 N×q 与共享资源上限共同限制。
交叉条件
密度收益覆盖每核性能损失且满足延迟目标。
最强反例
请求串行路径很长，增加小核心不能补偿单请求变慢。
生产验证
建议验证（尚未执行）：固定服务质量，比较每插槽吞吐、尾延迟、内存带宽及功耗，而不只比较核心数。
跨领域迁移
云服务 CPU 与平台组合选择。

已核验来源与证据范围

  1. Itanium 2 Processor Microarchitecture

    Cameron McNairy, Don Soltis · 2003 · 论文全文；论文页 44–45，Microarchitecture overview、Prevalidated-tag cache design。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

  2. Tackling Throughput Computing with Sierra Forest

    Intel Newsroom；采访 Don Soltis · 2023-09-27 · 官方技术采访正文；采访全文，E-core/P-core 与平台兼容说明。已取得正文并核验所列章节；证据：本人谈话及官方产品角色；不作为独立性能验证；用途：关键贡献及机制。

保留的代表来源
  1. Don Soltis：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Itanium 2 Processor Microarchitecture论文页 44–45，Microarchitecture overview、Prevalidated-tag cache design；已取得正文并核验所列章节
  3. Tackling Throughput Computing with Sierra Forest采访全文，E-core/P-core 与平台兼容说明；已取得正文并核验所列章节

相关短文：服务产出与完整成本

回到人物名单
197 · 分时资源与交互响应

Fernando J. Corbató

主领域：云、数据中心与基础设施经济性 · 关联领域：并发语义、验证与可靠性 ／ 存储层次、缓存与数据局部性

领导 CTSS 与 Multics，将共享大型计算机推进为可交互、可保护、可演进的计算服务。

最重要贡献

  • Multics 把持续服务、受控信息共享与可扩展容量作为统一目标，以分段分页、动态链接及分层文件管理支撑多用户。
  • 七年实践总结强调模块责任分离和持续重设计：复杂系统必须通过运行反馈修订接口与次要功能。

ACM A.M. Turing Award · 1990：组织核心概念并领导 CTSS、Multics 这类通用大型分时与资源共享系统的开发。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

1990 ACM A.M. Turing Award 官方理由表彰其概念组织与 CTSS、Multics 开发领导。论文明确 MIT、Bell Labs、GE/Honeywell 的共同工作，具体子机制不归其单独发明。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：共享服务必须同时解决访问、保护及维护；稳定的模块边界与可在线演进设计，比一次把规格写全更能支撑长期系统。

思维方式

  • 共享服务必须同时解决访问、保护及维护；稳定的模块边界与可在线演进设计，比一次把规格写全更能支撑长期系统。
  • 建议验证（尚未执行）：画模块职责和故障边界，追踪在线更新与恢复流程，检查局部改动是否要求全系统停机。

可复用提问

  • 一个可共享资源系统，如何使保护、命名和物理资源管理各自演进？
  • 次要功能是否造成超过其价值的接口复杂度？

适用边界

1965 为设计目标，1972 为实际回顾，两者不可混为当年已实现；早期系统仍有故障、调优与研发成本。

建议诊断 · 编辑提炼

建议验证（尚未执行）：画模块职责和故障边界，追踪在线更新与恢复流程，检查局部改动是否要求全系统停机。

架构挑战者 · 领导 CTSS 与 Multics，将共享大型计算机推进为可交互、可保护、可演进的计算服务。

一个可共享资源系统，如何使保护、命名和物理资源管理各自演进？

技能：A8 软硬件边界 A10 产品判断 A1 假设挑战

变量与比较边界
M：修改涉及模块数；R：恢复时间；A：服务可用性
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：收益取决于隔离边界减少的跨模块影响及停机；不以模块数量本身衡量可维护性。
交叉条件
新增功能的用户价值超过接口和运维复杂度才保留。
最强反例
名义模块化却共享隐含状态，局部更新仍破坏全局。
生产验证
建议验证（尚未执行）：画模块职责和故障边界，追踪在线更新与恢复流程，检查局部改动是否要求全系统停机。
跨领域迁移
多租户平台与长期基础设施演进。

已核验来源与证据范围

  1. Introduction and Overview of the Multics System

    F. J. Corbató, V. A. Vyssotsky · 1965 · 论文全文；Introduction、系统设计目标及概览。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

  2. Multics—The First Seven Years

    F. J. Corbató, J. H. Saltzer, C. T. Clingen · 1972 · 论文全文；History of the Development、Modular Division of Responsibility、Conclusions。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

  3. ACM A.M. Turing Award — Fernando J. Corbató recipient citation

    ACM A.M. Turing Award 颁奖机构 · 1990（获奖年份） · 官方获奖理由；Fernando J. Corbató recipient citation；中文为转述。研究组核验官方获奖理由；仅用于贡献定位，不替代机制正文；证据：强：奖项身份与官方贡献定位；用途：获奖身份、年份与贡献主线。

保留的代表来源
  1. Fernando J. Corbató：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Introduction and Overview of the Multics SystemIntroduction、系统设计目标及概览；已取得正文并核验所列章节
  3. Multics—The First Seven YearsHistory of the Development、Modular Division of Responsibility、Conclusions；已取得正文并核验所列章节
  4. ACM A.M. Turing Award 1990官方理由中文转述

相关短文：服务产出与完整成本

回到人物名单
198 · 分区期间的显式策略

Eric Brewer

主领域：云、数据中心与基础设施经济性 · 关联领域：并发语义、验证与可靠性 ／ 存储层次、缓存与数据局部性

共同提出 harvest/yield 视角，并澄清分区期间的一致性与可用性设计

最重要贡献

  • Fox 与 Brewer 区分请求完成概率 yield 和响应包含的数据比例 harvest，讨论通过功能降级和子系统分解提升整体服务可用性。
  • Brewer 的 CAP 回顾说明静态三选二过于粗略，要求显式检测分区、进入限制操作的分区模式，并在恢复时修复状态与业务不变量。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本轮以两项署名原始技术作品定位选定贡献；以下机制归属论文作者团队，人物卡不等同于个人独自完成全部设计。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：先按业务不变量定义分区期间哪些操作可继续，再写恢复与补偿协议；仅给数据库贴 CP/AP 标签无法完成设计。

思维方式

  • 把分区状态中的语义与可用性写清楚，再设计检测和恢复。
  • 固定 F：分区集合；I：业务不变量；C_rec：恢复成本 的定义，按完整任务比较。
  • 先测试最强反例：两个分区分别合法，合并后超售同一资源。

可复用提问

  • 分区期间继续接受写入，恢复后怎样确保业务不变量？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

可降级结果并不适合所有应用；CAP 的权衡与网络分区情形相关，不能解读为任何时刻必须放弃三项中的一项。这里核验本人阐释，不冒称完成 CAP 数学证明。

建议诊断 · 编辑提炼

注入分区并回放写入，检查合并、幂等性与数据丢失；另测恢复尾部。

架构挑战者 · 分区期间的显式策略挑战

分区期间继续接受写入，恢复后怎样确保业务不变量？

技能：A1 假设挑战 A5 排队与尾延迟 A8 软硬件边界

变量与比较边界
F：分区集合；I：业务不变量；C_rec：恢复成本；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
先检查每种 F 中允许的操作与 I；C_rec 只在可合法恢复的方案中计费。
交叉条件
需要显式拒绝、降级或冲突处理，不能同时保证矛盾要求。
最强反例
两个分区分别合法，合并后超售同一资源。
生产验证
注入分区并回放写入，检查合并、幂等性与数据丢失；另测恢复尾部。
跨领域迁移
迁移到跨区服务和分布式 KV。

已核验来源与证据范围

  1. Harvest, Yield, and Scalable Tolerant Systems

    Armando Fox; Eric A. Brewer · 1999 · 论文全文；§3–5：harvest/yield、概率可用性与应用分解。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

  2. CAP Twelve Years Later: How the Rules Have Changed

    Eric Brewer · 2012 · 作者技术文章；Why 2 of 3 is misleading；Managing partitions；Which operations should proceed?。已取得 InfoQ 与 IEEE Computer Society 合作转载全文，核验作者及所列章节；证据：作者本人实质技术正文；用途：Brewer 对 CAP 设计边界的技术阐释；不将合作者定理证明归为本人独占。

保留的代表来源
  1. Eric Brewer：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Harvest, Yield, and Scalable Tolerant Systems1999 · §3–5：harvest/yield、概率可用性与应用分解
  3. CAP Twelve Years Later: How the Rules Have Changed2012 · Why 2 of 3 is misleading；Managing partitions；Which operations should proceed?

相关短文：服务产出与完整成本

回到人物名单
199 · 数据局部性与故障常态化

Sanjay Ghemawat

主领域：云、数据中心与基础设施经济性 · 关联领域：并发语义、验证与可靠性 ／ 存储层次、缓存与数据局部性

共同设计 GFS 与 MapReduce，使存储语义和失败重执行配合

最重要贡献

  • GFS 以主副本租约确定 chunk 修改顺序；record append 提供至少一次的原子记录追加，允许重复，需要应用配合识别记录。
  • MapReduce 对失效 worker 的本地 map 输出重新计算，完成的 reduce 输出因存入全局文件系统通常无需重算，并用备份任务处理 straggler。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本轮以两项署名原始技术作品定位选定贡献；以下机制归属论文作者团队，人物卡不等同于个人独自完成全部设计。

来源事实 · 与编辑解读分列

  • GFS 以主副本租约确定 chunk 修改顺序；record append 提供至少一次的原子记录追加，允许重复，需要应用配合识别记录。 The Google File System
  • MapReduce 对失效 worker 的本地 map 输出重新计算，完成的 reduce 输出因存入全局文件系统通常无需重算，并用备份任务处理 straggler。 MapReduce: Simplified Data Processing on Large Clusters

机制与核心论证 · 编辑解读

编辑解读：先决定允许重做和重复的单位，再设计存储与计算容错接口；系统简单性来自明确的语义约束。

思维方式

  • 把数据放置、任务重试和规模调度纳入计算模型。
  • 固定 W：工作；P：并行度；D：关键路径；H：shuffle/调度暴露秒 的定义，按完整任务比较。
  • 先测试最强反例：倾斜数据与重复执行造成网络拥塞或副作用错误。

可复用提问

  • 更多任务分片减少计算时间，却增加 shuffle 与尾部重试，如何取舍？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

GFS 不是任意并发 POSIX 写入的完全替代；追加重复与非确定性计算都需要应用理解。GFS 与 Gobioff、Leung 合作，MapReduce 与 Dean 合作。

建议诊断 · 编辑提炼

扫分片大小与数据偏斜，注入节点失败，检查结果和完成时间分位数。

架构挑战者 · 数据局部性与故障常态化挑战

更多任务分片减少计算时间，却增加 shuffle 与尾部重试，如何取舍？

技能：A4 局部性推理 A5 排队与尾延迟 A6 规模扩展

变量与比较边界
W：工作；P：并行度；D：关键路径；H：shuffle/调度暴露秒；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
T≥max(W/P,D)，实际加入实测暴露 H 与重试。
交叉条件
并行节省必须超过粒度、shuffle 和慢任务新增开销。
最强反例
倾斜数据与重复执行造成网络拥塞或副作用错误。
生产验证
扫分片大小与数据偏斜，注入节点失败，检查结果和完成时间分位数。
跨领域迁移
迁移到训练数据管线与 agent DAG。

已核验来源与证据范围

  1. The Google File System

    Sanjay Ghemawat; Howard Gobioff; Shun-Tak Leung · 2003 · 论文全文；§2.7、§3.1、§3.3：一致性、租约写入顺序与原子追加。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

  2. MapReduce: Simplified Data Processing on Large Clusters

    Jeffrey Dean; Sanjay Ghemawat · 2004 · 论文全文；§3.1–3.3、§3.6：执行、失败重执行与 backup tasks。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

保留的代表来源
  1. Sanjay Ghemawat：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. The Google File System2003 · §2.7、§3.1、§3.3：一致性、租约写入顺序与原子追加
  3. MapReduce: Simplified Data Processing on Large Clusters2004 · §3.1–3.3、§3.6：执行、失败重执行与 backup tasks

相关短文：服务产出与完整成本

回到人物名单
200 · 事务语义与数据移动经济性

Jim Gray

主领域：云、数据中心与基础设施经济性 · 关联领域：并发语义、验证与可靠性 ／ 存储层次、缓存与数据局部性

共同澄清事务提交容错与异步复制的协调边界

最重要贡献

  • Paxos Commit 为每个资源管理者的 prepare/abort 决策运行独立共识实例，仅当全部实例选择 Prepared 才提交，避免把单一协调者作为唯一决定点。
  • 两层复制区分移动节点的 tentative transaction 与连接节点的 base transaction；重连后在主版本重执行，并检查可接受结果条件。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本轮以两项署名原始技术作品定位选定贡献；以下机制归属论文作者团队，人物卡不等同于个人独自完成全部设计。

来源事实 · 与编辑解读分列

  • Paxos Commit 为每个资源管理者的 prepare/abort 决策运行独立共识实例，仅当全部实例选择 Prepared 才提交，避免把单一协调者作为唯一决定点。 Consensus on Transaction Commit
  • 两层复制区分移动节点的 tentative transaction 与连接节点的 base transaction；重连后在主版本重执行，并检查可接受结果条件。 The Dangers of Replication and a Solution

机制与核心论证 · 编辑解读

编辑解读：复制与提交分别要回答谁有最终决定权、何时允许暂定结果，以及断连或协调者失效后的进展条件。

思维方式

  • 编辑提炼：分别证明安全性与满足故障条件时的进展。
  • 区分离线暂定结果与主版本最终结果。
  • 把日志、消息和恢复成本纳入协议选择。

可复用提问

  • 协调者失效后，哪些节点足以形成最终提交决定？
  • 离线暂定更新在重连后是否可拒绝或改变结果？
  • 业务可接受条件由谁定义和验证？

适用边界

Paxos Commit 的进展依赖多数可工作和稳定领导等条件；两层复制的暂定结果可能变化或被拒绝。不能把该方案写为任意离线更新自动无冲突。

建议诊断 · 编辑提炼

编辑建议（未执行）：注入协调者故障和网络分区，记录提交安全性、恢复进展及暂定交易的接受/拒绝结果；分开报告日志、消息与延迟成本。

架构挑战者 · 事务提交与暂定复制

协调者失效后，哪些节点足以形成最终提交决定？

技能：A6 规模扩展 A8 软硬件边界 A9 工作负载先行

变量与比较边界
F：允许故障的协调 acceptor 数；N：资源管理者数；接受条件由业务定义。
条件性模型 · 编辑提炼
来源机制：Paxos Commit 使用 2F+1 个 acceptor；每个 RM 独立共识，只有全部选择 Prepared 才提交。此为协议条件，不是性能预测式。
交叉条件
选择容错提交须支付额外消息成本；复制的暂定结果只有通过业务接受条件才能成为最终结果。
最强反例
多数 acceptor 不可达时不保证进展；重连后的暂定更新可能被拒绝。
生产验证
编辑建议（未执行）：注入协调者故障和网络分区，记录提交安全性、恢复进展及暂定交易的接受/拒绝结果；分开报告日志、消息与延迟成本。
跨领域迁移
编辑迁移：用于审查跨分区事务与离线同步的最终决定权。

已核验来源与证据范围

  1. Consensus on Transaction Commit

    Jim Gray; Leslie Lamport · 2006 · 论文全文；§3–4.2：两阶段提交、Paxos 和每个 RM 的独立共识实例。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

  2. The Dangers of Replication and a Solution

    Jim Gray; Pat Helland; Patrick O’Neil; Dennis Shasha · 1996 · 论文全文；§7 Two-Tier Replication：mobile/base nodes、tentative/base transactions 与 acceptance criteria。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

保留的代表来源
  1. Jim Gray：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Consensus on Transaction Commit2006 · §3–4.2：两阶段提交、Paxos 和每个 RM 的独立共识实例
  3. The Dangers of Replication and a Solution1996 · §7 Two-Tier Replication：mobile/base nodes、tentative/base transactions 与 acceptance criteria

相关短文：服务产出与完整成本

回到人物名单
201 · 工作负载驱动的数据系统特化

Michael Stonebraker

主领域：云、数据中心与基础设施经济性 · 关联领域：并发语义、验证与可靠性 ／ 存储层次、缓存与数据局部性

共同推动面向分析与事务负载分别优化的数据库架构

最重要贡献

  • C-Store 用重叠的列式 projection 和压缩减少查询搬运，区分写优化 WS 与读优化 RS，并用快照隔离支持只读查询。
  • H-Store 原型把数据分区到内存站点，每个逻辑站点单线程执行预定义事务，并力求使事务单站点完成以降低协调开销。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本轮以两项署名原始技术作品定位选定贡献；以下机制归属论文作者团队，人物卡不等同于个人独自完成全部设计。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：先按读写比例、数据驻留与跨分区事务比例定义业务，再选择存储布局和协调机制；专用化收益伴随适用域收缩。

思维方式

  • 按数据访问与更新结构选择系统，特化需要核算运维及迁移。
  • 固定 T_q：查询秒；C_sync：同步成本；K：迁移管理投入 的定义，按完整任务比较。
  • 先测试最强反例：负载混合或变化使两个系统都要维护完整功能。

可复用提问

  • 专用分析系统快很多，但同步事务数据昂贵，如何选择？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

两篇均为团队作品；C-Store 当时是初步性能数据，H-Store 是特定事务和分区条件下的原型评价。不能由这些结果推断所有通用数据库都应重写。

建议诊断 · 编辑提炼

回放读写混合与数据变化，检查新鲜度、恢复和完整任务成本。

架构挑战者 · 工作负载驱动的数据系统特化挑战

专用分析系统快很多，但同步事务数据昂贵，如何选择？

技能：A4 局部性推理 A9 工作负载先行 A10 产品判断

变量与比较边界
T_q：查询秒；C_sync：同步成本；K：迁移管理投入；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
比较同语义任务组合的成本与延迟，加入 C_sync 和 K。
交叉条件
特化收益覆盖同步、数据新鲜度与生命周期管理负担。
最强反例
负载混合或变化使两个系统都要维护完整功能。
生产验证
回放读写混合与数据变化，检查新鲜度、恢复和完整任务成本。
跨领域迁移
迁移到 AI 特化存储与在线特征系统。

已核验来源与证据范围

  1. C-Store: A Column-oriented DBMS

    Mike Stonebraker; Daniel J. Abadi; Adam Batkin; Xuedong Chen; Mitch Cherniack; Miguel Ferreira; Edmond Lau; Amerson Lin; Sam Madden; Elizabeth O’Neil; Pat O’Neil; Alex Rasin; Nga Tran; Stan Zdonik · 2005 · 论文全文；§2–3、§5–6：projection、压缩、读写存储与事务。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

  2. The End of an Architectural Era (It’s Time for a Complete Rewrite)

    Michael Stonebraker; Samuel Madden; Daniel J. Abadi; Stavros Harizopoulos; Nabil Hachem; Pat Helland · 2007 · 论文全文；§4.1–4.4：H-Store 架构、查询执行和事务设计；§5 评价边界。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

保留的代表来源
  1. Michael Stonebraker：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. C-Store: A Column-oriented DBMS2005 · §2–3、§5–6：projection、压缩、读写存储与事务
  3. The End of an Architectural Era (It’s Time for a Complete Rewrite)2007 · §4.1–4.4：H-Store 架构、查询执行和事务设计；§5 评价边界

相关短文：服务产出与完整成本

回到人物名单
202 · 云原生服务器与内存停顿

Babak Falsafi

主领域：云、数据中心与基础设施经济性 · 关联领域：并发语义、验证与可靠性 ／ 存储层次、缓存与数据局部性

共同研究时序与空间访问模式驱动的共享内存预取

最重要贡献

  • Temporal Streaming 在提交时记录共享读 miss 的地址序列，目录保存历史指针；请求方从历史消费者取得地址流，以一致性读获取数据并放入独立 SVB。
  • Spatial Memory Streaming 使用触发指令 PC 与区域内偏移关联空间模式，以活动代收集位图，再由模式历史表预测同一区域应提前读取的块。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本轮以两项署名原始技术作品定位选定贡献；以下机制归属论文作者团队，人物卡不等同于个人独自完成全部设计。

来源事实 · 与编辑解读分列

  • Temporal Streaming 在提交时记录共享读 miss 的地址序列，目录保存历史指针；请求方从历史消费者取得地址流，以一致性读获取数据并放入独立 SVB。 Temporal Streaming of Shared Memory
  • Spatial Memory Streaming 使用触发指令 PC 与区域内偏移关联空间模式，以活动代收集位图，再由模式历史表预测同一区域应提前读取的块。 Spatial Memory Streaming

机制与核心论证 · 编辑解读

编辑解读：把“地址可预测”拆成跨时间序列和区域内布局两种证据；比较收益时同步计算元数据读取、错误预取和污染成本。

思维方式

  • 编辑提炼：分别识别时序相关与空间相关。
  • 核算模式历史容量、元数据流量和及时性。
  • 以消融实验区分延迟隐藏与带宽浪费。

可复用提问

  • 访问重复性来自时间序列，还是区域内布局？
  • PC 与区域偏移是否足以区分访问模式？
  • 元数据容量、提前量和带宽中哪项最先限制收益？

适用边界

两项机制为论文设计及模拟评价；收益依赖模式重复性、提前量、元数据容量和额外流量。不能据此宣称两人独自发明所有硬件预取，也不将模拟结果当作现售处理器测量。

建议诊断 · 编辑提炼

编辑建议（未执行）：分别消融时序流与空间模式，改变区域大小和历史容量；测覆盖率、准确率、及时性及额外一致性流量。

架构挑战者 · 访问模式与预取成本

访问重复性来自时间序列，还是区域内布局？

技能：A1 假设挑战 A3 瓶颈识别 A6 规模扩展

变量与比较边界
S：有用预取消除的关键路径等待；H：元数据与额外流量新增的关键路径等待，同单位计量。
条件性模型 · 编辑提炼
编辑条件模型：S > H 才预期净延迟收益，需避免重复计算重叠等待。
交叉条件
重复访问模式、及时性和带宽余量同时成立。
最强反例
模式覆盖率很高，但数据到达太晚或额外流量使服务尾延迟恶化。
生产验证
编辑建议（未执行）：分别消融时序流与空间模式，改变区域大小和历史容量；测覆盖率、准确率、及时性及额外一致性流量。
跨领域迁移
编辑迁移：用于服务器地址相关预取评估，不代替目标平台实验。

已核验来源与证据范围

  1. Temporal Streaming of Shared Memory

    Thomas F. Wenisch; Stephen Somogyi; Nikolaos Hardavellas; Jangwoo Kim; Anastassia Ailamaki; Babak Falsafi · 2005 · 论文全文；§3.1–3.3：CMOB、directory 指针、stream engine 与 SVB。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

  2. Spatial Memory Streaming

    Stephen Somogyi; Thomas F. Wenisch; Anastassia Ailamaki; Babak Falsafi; Andreas Moshovos · 2006 · 论文全文；§2.2、§3.1–3.2：触发 PC+offset、活动代和模式历史表。已取得全文，核验署名和所列机制章节；证据：实质一手技术正文；用途：共同作者作品；不据署名推断个人独占机制或模块责任。

保留的代表来源
  1. VCEW 2026 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. EPFL：Babak Falsafi 的研究与贡献[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Temporal Streaming of Shared Memory2005 · §3.1–3.3：CMOB、directory 指针、stream engine 与 SVB
  4. Spatial Memory Streaming2006 · §2.2、§3.1–3.2：触发 PC+offset、活动代和模式历史表

相关短文：服务产出与完整成本

回到人物名单
203 · 辅助微线程与推测预计算

Rob Chappell

主领域：CPU 微架构与工业实现 · 关联领域：存储层次、缓存与数据局部性 ／ 并发语义、验证与可靠性

共同研究用从属微线程改善主线程性能，并约束推测工作的资源负担。

最重要贡献

  • SSMT 以微代码从属线程补充分支预测等优化，用独立重命名上下文在既有乱序执行资源上运行。
  • 后续预计算微线程研究限制控制流、live-out与上下文，允许丢弃推测结果，降低支持复杂度。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

论文使用Robert S. Chappell署名及robc邮箱；研究为Chappell与Patt、Stark、Tseng等团队共同成果，不能将其等同于现代微软芯片公开实现。 HPS机构校友名录列Robert Chappell为Michigan 2004年博士，并列Microsoft的robc邮箱，进一步连接论文署名、研究组经历和Microsoft身份；该名录仅作背景证据。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：帮助主线程的工作也会争夺执行资源；必须限制无用推测，并将收益归因到主线程。

思维方式

  • 帮助主线程的工作也会争夺执行资源；必须限制无用推测，并将收益归因到主线程。
  • 建议验证（尚未执行）：扫触发率、提前距离和资源上限，比较主线程完成时间、错误推测与缓存污染。

可复用提问

  • helper提前多少才有用，超过何种资源占用后会拖慢主线程？
  • 可以丢弃的推测结果是否误触架构可见状态？

适用边界

两篇为研究机制和评估；不声称现代商业CPU部署，也不将所有预计算或helper-thread思想归为其首创。

建议诊断 · 编辑提炼

建议验证（尚未执行）：扫触发率、提前距离和资源上限，比较主线程完成时间、错误推测与缓存污染。

架构挑战者 · 共同研究用从属微线程改善主线程性能，并约束推测工作的资源负担。

helper提前多少才有用，超过何种资源占用后会拖慢主线程？

技能：A1 假设挑战 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
T_saved：被隐藏等待；T_interfere：竞争；T_spawn：启动成本
条件性模型 · 编辑提炼
本站条件性诊断模型（非作者公式）：收益需T_saved>T_interfere+T_spawn。
交叉条件
及时且有用的辅助工作超过新增资源竞争。
最强反例
微线程过迟或错误仍持续消耗带宽。
生产验证
建议验证（尚未执行）：扫触发率、提前距离和资源上限，比较主线程完成时间、错误推测与缓存污染。
跨领域迁移
CPU预取、分支辅助与推测执行。

已核验来源与证据范围

  1. Simultaneous Subordinate Microthreading (SSMT)

    Robert S. Chappell; Jared Stark; Sangwook P. Kim; Steven K. Reinhardt; Yale N. Patt · 1999 · 论文全文；§3.1，PDF pp.2–3。已取得正文并核验所列位置；只对已阅读部分作结论；证据：一手技术作品；署名与机制可核对；用途：本人署名/讲述；合著或产品设计按团队归属，不独占团队成果。

  2. Microarchitectural Support for Precomputation Microthreads

    Robert S. Chappell; Francis Tseng; Adi Yoaz; Yale N. Patt · 2002 · 论文全文；§3–4.1，PDF pp.2–3。已取得正文并核验所列位置；只对已阅读部分作结论；证据：一手技术作品；署名与机制可核对；用途：本人署名/讲述；合著或产品设计按团队归属，不独占团队成果。

  3. HPS Research Group — Michigan Alumni

    University of Texas at Austin HPS Research Group · 2026-05-05（页面更新） · 机构校友名录；Michigan Alumni：Robert Chappell, PhD, 2004；robc@microsoft.com。已读取名单正文；仅身份桥接，不计技术作品；证据：机构一手身份记录；用途：连接Robert Chappell、Michigan研究经历与Microsoft邮箱；不用于推定产品贡献。

保留的代表来源
  1. VCEW 2025 preliminary program：计划安排[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. VCEW 2026 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Simultaneous Subordinate Microthreading (SSMT)§3.1，PDF pp.2–3；已取得正文并核验所列位置；只对已阅读部分作结论
  4. Microarchitectural Support for Precomputation Microthreads§3–4.1，PDF pp.2–3；已取得正文并核验所列位置；只对已阅读部分作结论
  5. HPS Research Group — Michigan AlumniMichigan Alumni：Robert Chappell, PhD, 2004；robc@microsoft.com；仅背景

相关短文：服务产出与完整成本

回到人物名单
204 · 可预测扩展与基础设施

Trevor Cai

主领域：云、数据中心与基础设施经济性 · 关联领域：并发语义、验证与可靠性 ／ 存储层次、缓存与数据局部性

参与计算预算驱动的大模型训练，并在 GPT-4 项目承担吞吐和执行领导职责。

最重要贡献

  • 作为 Chinchilla 合著者，参与证明固定训练计算预算下模型规模与训练 token 应共同优化，较小但训练更充分的模型可优于欠训练大模型。
  • GPT-4 报告明确列为 Throughput lead 与 Execution lead；团队建立可预测扩展的训练基础设施，用较小实验预测部分大规模训练结果。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Chinchilla 为 DeepMind 团队作品；GPT-4 正文和贡献表区分团队技术结论与个人项目职责，不把缩放定律归其独创。

来源事实 · 与编辑解读分列

  • 作为 Chinchilla 合著者，参与证明固定训练计算预算下模型规模与训练 token 应共同优化，较小但训练更充分的模型可优于欠训练大模型。 Training Compute-Optimal Large Language Models
  • GPT-4 报告明确列为 Throughput lead 与 Execution lead；团队建立可预测扩展的训练基础设施，用较小实验预测部分大规模训练结果。 GPT-4 Technical Report

机制与核心论证 · 编辑解读

编辑提炼：先约束计算预算和数据质量，再选择模型与训练长度；稳定的扩展行为减少大训练无法反复调参的风险。

思维方式

  • 先约束计算预算和数据质量，再选择模型与训练长度；稳定的扩展行为减少大训练无法反复调参的风险。
  • 建议验证（尚未执行）：以相同数据质量扫模型规模和 token，保留学习率日程，验证外推误差及训练吞吐稳定性。

可复用提问

  • 固定算力下，增加参数还是延长训练带来更大质量改善？
  • 小规模损失预测在更大并行度与不同数据上是否失准？

适用边界

Chinchilla 的经验关系依赖数据、优化和模型族；GPT-4 未披露硬件、参数规模及具体吞吐实现，不能补写秘密架构。

建议诊断 · 编辑提炼

建议验证（尚未执行）：以相同数据质量扫模型规模和 token，保留学习率日程，验证外推误差及训练吞吐稳定性。

架构挑战者 · 参与计算预算驱动的大模型训练，并在 GPT-4 项目承担吞吐和执行领导职责。

固定算力下，增加参数还是延长训练带来更大质量改善？

技能：A1 假设挑战 A8 软硬件边界 A9 工作负载先行

变量与比较边界
N：参数；D：训练 token；C：计算预算；L：验证损失
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：在 C 固定下选择使 L(N,D) 最低的组合；外推需独立验证。
交叉条件
训练更充分的较小模型达到同等质量时可降低后续推理成本。
最强反例
数据重复、质量变化或模型族变化使原经验比例失效。
生产验证
建议验证（尚未执行）：以相同数据质量扫模型规模和 token，保留学习率日程，验证外推误差及训练吞吐稳定性。
跨领域迁移
AI 集群预算与训练计划评审。

已核验来源与证据范围

  1. Training Compute-Optimal Large Language Models

    Jordan Hoffmann, Sebastian Borgeaud, Arthur Mensch, Elena Buchatskaya, Trevor Cai 等 · 2022 · 论文全文；第 2–3 节，PDF 页 3–4，表 1。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

  2. GPT-4 Technical Report

    OpenAI；贡献表列 Trevor Cai · 2023 · 论文全文；第 2–3 节，PDF 页 2–3；贡献表 PDF 页 15。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

保留的代表来源
  1. Hot Chips 2024 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Training Compute-Optimal Large Language Models第 2–3 节，PDF 页 3–4，表 1；已取得正文并核验所列章节
  3. GPT-4 Technical Report第 2–3 节，PDF 页 2–3；贡献表 PDF 页 15；已取得正文并核验所列章节

相关短文：服务产出与完整成本

回到人物名单
205 · 真实 AI 工作流的端到端效率

Carole-Jean Wu

主领域：云、数据中心与基础设施经济性 · 关联领域：并发语义、验证与可靠性 ／ 存储层次、缓存与数据局部性

把机器学习架构优化扩展到效率、规模与全生命周期可持续性。

最重要贡献

  • 将产业 AI 的训练、推理与硬件制造共同纳入碳足迹，揭示运行节能不等于总碳减排。
  • 进一步讨论生成式 AI、通信、硬件更新和维修周期：设计优化应比较完整生命周期而非单设备每瓦性能。

ACM SIGARCH Maurice Wilkes Award · 2025：在支持高效、可扩展且可持续机器学习的计算机体系结构研究上作出开创性贡献。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2025 ACM SIGARCH Maurice Wilkes Award 官方理由肯定其高效、可扩展及可持续机器学习架构研究。两篇署名首位作者；Facebook/Meta 多人共同研究，数据及部署改进归团队。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：清洁电力减少运行排放后，制造排放更显著；换代的额外制造碳只有被余下寿命的运行减排覆盖才值得。

思维方式

  • 清洁电力减少运行排放后，制造排放更显著；换代的额外制造碳只有被余下寿命的运行减排覆盖才值得。
  • 建议验证（尚未执行）：固定任务质量，列出制造、运行、寿命和利用率假设，扫电网碳强度及换代周期。

可复用提问

  • 新加速器的运行节能需要多久才能抵消新增制造碳？
  • 单位任务效率提高时，总需求增长是否仍推高总排放？

适用边界

制造排放含估算与代理数据；负载、电网和设备寿命变化会改变分界，不能将论文特定比例当普适常数。

建议诊断 · 编辑提炼

建议验证（尚未执行）：固定任务质量，列出制造、运行、寿命和利用率假设，扫电网碳强度及换代周期。

架构挑战者 · 把机器学习架构优化扩展到效率、规模与全生命周期可持续性。

新加速器的运行节能需要多久才能抵消新增制造碳？

技能：A7 PPA 与完整成本 A2 交叉条件 A9 工作负载先行

变量与比较边界
C_emb：制造碳；E：运行能量；I：电网碳强度；L：寿命
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：C_life=C_emb+Σ(E_t×I_t)，换代比较剩余服务期同产出。
交叉条件
新制造碳小于余下周期可避免的运行碳时才有净减排。
最强反例
低碳电网下频繁换代提高制造碳而节能收益很小。
生产验证
建议验证（尚未执行）：固定任务质量，列出制造、运行、寿命和利用率假设，扫电网碳强度及换代周期。
跨领域迁移
AI 平台更新与机架全生命周期评估。

已核验来源与证据范围

  1. Sustainable AI: Environmental Implications, Challenges and Opportunities

    Carole-Jean Wu, Ramya Raghavendra, Udit Gupta 等 · 2022 · 论文全文；第 III 节，PDF 页 4–5，图 4–7。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

  2. Beyond Efficiency: Scaling AI Sustainably

    Carole-Jean Wu, Bilge Acun, Ramya Raghavendra, Kim Hazelwood · 2024 · 论文全文；第 III–IV 节，PDF 页 4–5。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

  3. ACM SIGARCH Maurice Wilkes Award — Carole-Jean Wu recipient citation

    ACM SIGARCH Maurice Wilkes Award 颁奖机构 · 2025（获奖年份） · 官方获奖理由；Carole-Jean Wu recipient citation；中文为转述。研究组核验官方获奖理由；仅用于贡献定位，不替代机制正文；证据：强：奖项身份与官方贡献定位；用途：获奖身份、年份与贡献主线。

保留的代表来源
  1. ACM SIGARCH Maurice Wilkes Award：2025 贡献说明代表性公开来源 · 2026-10-05 核对
  2. Hot Chips 2021 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Sustainable AI: Environmental Implications, Challenges and Opportunities第 III 节，PDF 页 4–5，图 4–7；已取得正文并核验所列章节
  4. Beyond Efficiency: Scaling AI Sustainably第 III–IV 节，PDF 页 4–5；已取得正文并核验所列章节
  5. ACM SIGARCH Maurice Wilkes Award 2025官方理由中文转述

相关短文：服务产出与完整成本

回到人物名单
206 · 机器学习评测的代表性

David Kanter

主领域：云、数据中心与基础设施经济性 · 关联领域：并发语义、验证与可靠性 ／ 存储层次、缓存与数据局部性

共同建立以质量门槛、负载场景和软件路径为约束的 MLPerf 推理评测。

最重要贡献

  • 参与 MLPerf Inference：把离线吞吐与受延迟约束的服务能力分开，避免用单一峰值指标替代部署表现。
  • 共同提出 MLPerf Mobile：把模型、数据、精度和实际软件执行路径放进可复现的移动 AI 比较。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两篇论文分别列为 Real World Insights 与 MLCommons 作者；Mobile 论文列为通讯作者。规范由跨机构共同制定，不把所有规则归为其个人发明。

来源事实 · 与编辑解读分列

  • 参与 MLPerf Inference：把离线吞吐与受延迟约束的服务能力分开，避免用单一峰值指标替代部署表现。 MLPerf Inference Benchmark
  • 共同提出 MLPerf Mobile：把模型、数据、精度和实际软件执行路径放进可复现的移动 AI 比较。 MLPerf Mobile Inference Benchmark

机制与核心论证 · 编辑解读

编辑提炼：架构中立不等于执行同一二进制；固定任务与质量，允许等价优化，再用 LoadGen 场景约束可比较输出。

思维方式

  • 架构中立不等于执行同一二进制；固定任务与质量，允许等价优化，再用 LoadGen 场景约束可比较输出。
  • 建议验证（尚未执行）：固定模型与精度，分别回放离线与随机到达，保留运行路径、延迟分布和重复测量。

可复用提问

  • 同一模型的离线领先系统，在随机到达和尾延迟门槛下仍领先吗？
  • 提交路径与应用实际调用的 SDK/框架相同吗？

适用边界

规则和模型对应所读版本；榜单不能直接外推用户负载；两篇均为集体成果。

建议诊断 · 编辑提炼

建议验证（尚未执行）：固定模型与精度，分别回放离线与随机到达，保留运行路径、延迟分布和重复测量。

架构挑战者 · 共同建立以质量门槛、负载场景和软件路径为约束的 MLPerf 推理评测。

同一模型的离线领先系统，在随机到达和尾延迟门槛下仍领先吗？

技能：A1 假设挑战 A5 排队与尾延迟 A9 工作负载先行

变量与比较边界
Q：质量；D：延迟门槛；λ：到达率；q：合格请求数
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：先检验 Q≥Q_min、尾延迟≤D，再比较 q/时间。
交叉条件
场景、质量与软件路径相同时比较吞吐。
最强反例
高吞吐大批次造成在线排队超时。
生产验证
建议验证（尚未执行）：固定模型与精度，分别回放离线与随机到达，保留运行路径、延迟分布和重复测量。
跨领域迁移
将公开榜单转成采购场景约束。

已核验来源与证据范围

  1. MLPerf Inference Benchmark

    Vijay Janapa Reddi, Christine Cheng, David Kanter, Peter Mattson, Carole-Jean Wu, Tom St. John 等 · 2020 · 论文全文；第 III 节，PDF 页 4–6，表 I–IV。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

  2. MLPerf Mobile Inference Benchmark

    Vijay Janapa Reddi, David Kanter, Peter Mattson, Tom St. John 等 · 2022 · 论文全文；第 1–3 节，PDF 页 1–5。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

保留的代表来源
  1. VCEW 2021 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2021 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. MLPerf Inference Benchmark第 III 节，PDF 页 4–6，表 I–IV；已取得正文并核验所列章节
  4. MLPerf Mobile Inference Benchmark第 1–3 节，PDF 页 1–5；已取得正文并核验所列章节

相关短文：服务产出与完整成本

回到人物名单
207 · 数据中心之外的 AI 能效评测

Vijay Janapa Reddi

主领域：云、数据中心与基础设施经济性 · 关联领域：并发语义、验证与可靠性 ／ 存储层次、缓存与数据局部性

以 MLPerf 推理与移动评测，把 AI 芯片比较推进到可复现的真实部署场景。

最重要贡献

  • MLPerf Inference 共同设计代表任务、准确率门槛和四类请求场景，让性能比较包含服务约束。
  • MLPerf Mobile 第一作者与通讯作者：针对移动软硬件碎片化，用统一应用与公开路径解释终端 AI 性能。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Harvard 署名研究者；两篇论文首位作者，Mobile 同列通讯作者；均明确跨公司与学术团队共同完成。

来源事实 · 与编辑解读分列

  • MLPerf Inference 共同设计代表任务、准确率门槛和四类请求场景，让性能比较包含服务约束。 MLPerf Inference Benchmark
  • MLPerf Mobile 第一作者与通讯作者：针对移动软硬件碎片化，用统一应用与公开路径解释终端 AI 性能。 MLPerf Mobile Inference Benchmark

机制与核心论证 · 编辑解读

编辑提炼：移动 SoC 的加速器数量不能预测应用速度；框架和厂商 SDK 选择改变实际路径，评测必须同时暴露硬件与软件。

思维方式

  • 移动 SoC 的加速器数量不能预测应用速度；框架和厂商 SDK 选择改变实际路径，评测必须同时暴露硬件与软件。
  • 建议验证（尚未执行）：在同终端比较 SDK 与通用框架，固定输入和精度，记录算子落点、热状态及场景延迟。

可复用提问

  • 相同 SoC 使用不同推理框架时，排名变化来自算力还是路径？
  • 质量合格后，单流响应和离线吞吐是否需要分别选型？

适用边界

所读版本模型不能代表全部新兴 AI；共同制定标准不等于个人拥有全部贡献。

建议诊断 · 编辑提炼

建议验证（尚未执行）：在同终端比较 SDK 与通用框架，固定输入和精度，记录算子落点、热状态及场景延迟。

架构挑战者 · 以 MLPerf 推理与移动评测，把 AI 芯片比较推进到可复现的真实部署场景。

相同 SoC 使用不同推理框架时，排名变化来自算力还是路径？

技能：A8 软硬件边界 A9 工作负载先行 A1 假设挑战

变量与比较边界
T_hw：计算时间；T_sw：软件与调度时间；Q：质量
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T_total 按真实依赖路径计量，先固定 Q 和负载场景，不能用峰值 TOPS 代替。
交叉条件
软件路径可复现且质量合格后，硬件加速才可归因。
最强反例
快速 NPU 因框架不支持算子而回落 CPU。
生产验证
建议验证（尚未执行）：在同终端比较 SDK 与通用框架，固定输入和精度，记录算子落点、热状态及场景延迟。
跨领域迁移
移动与边缘 AI 部署选型。

已核验来源与证据范围

  1. MLPerf Inference Benchmark

    Vijay Janapa Reddi, Christine Cheng, David Kanter, Peter Mattson, Carole-Jean Wu, Tom St. John 等 · 2020 · 论文全文；第 III 节，PDF 页 4–6，表 I–IV。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

  2. MLPerf Mobile Inference Benchmark

    Vijay Janapa Reddi, David Kanter, Peter Mattson, Tom St. John 等 · 2022 · 论文全文；第 1–3 节，PDF 页 1–5。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

保留的代表来源
  1. VCEW 2023 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. VCEW 2024 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Harvard：Vijay Janapa Reddi[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  4. MLPerf Inference Benchmark第 III 节，PDF 页 4–6，表 I–IV；已取得正文并核验所列章节
  5. MLPerf Mobile Inference Benchmark第 1–3 节，PDF 页 1–5；已取得正文并核验所列章节

相关短文：服务产出与完整成本

回到人物名单
208 · 推理工作流与异构执行

Tom St. John

主领域：云、数据中心与基础设施经济性 · 关联领域：并发语义、验证与可靠性 ／ 存储层次、缓存与数据局部性

参与跨平台 MLPerf 推理与移动基准，推动按请求场景验证 AI 系统表现。

最重要贡献

  • 作为 MLPerf Inference 合著者，参与以质量和延迟约束替代孤立算力指标的跨平台评测。
  • 作为 MLPerf Mobile 合著者，参与覆盖移动软硬件执行路径的透明评测方法。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Inference 论文署名 Tesla，Mobile 署名 Cruise，提供公开身份与技术工作连续性。合著只证明共同贡献，不据此推定其独立设计具体条款。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：吞吐优化依赖批量与到达模式；移动环境还依赖实际框架与算子落点，因此必须把运行场景作为结果的一部分。

思维方式

  • 吞吐优化依赖批量与到达模式；移动环境还依赖实际框架与算子落点，因此必须把运行场景作为结果的一部分。
  • 建议验证（尚未执行）：同模型精度下扫批次及请求间隔，比较软件路径与延迟分位数。

可复用提问

  • 离线批量收益能否保持在单流或随机在线到达下？
  • 应用实际框架是否与提交评测时一致？

适用边界

没有取得其 Hot Chips 教程正文，不据议程归纳推理教程内容；所选贡献严格限定于两篇共同作品。

建议诊断 · 编辑提炼

建议验证（尚未执行）：同模型精度下扫批次及请求间隔，比较软件路径与延迟分位数。

架构挑战者 · 参与跨平台 MLPerf 推理与移动基准，推动按请求场景验证 AI 系统表现。

离线批量收益能否保持在单流或随机在线到达下？

技能：A5 排队与尾延迟 A8 软硬件边界 A9 工作负载先行

变量与比较边界
B：批量；λ：到达率；D：延迟约束
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：批量收益仅在等待凑批时间加执行时间满足 D 时成立。
交叉条件
批次提高效率的收益超过排队与路径切换代价。
最强反例
离线吞吐最高的设备在单流响应落后。
生产验证
建议验证（尚未执行）：同模型精度下扫批次及请求间隔，比较软件路径与延迟分位数。
跨领域迁移
车载与在线推理的场景化验收。

已核验来源与证据范围

  1. MLPerf Inference Benchmark

    Vijay Janapa Reddi, Christine Cheng, David Kanter, Peter Mattson, Carole-Jean Wu, Tom St. John 等 · 2020 · 论文全文；第 III 节，PDF 页 4–6，表 I–IV。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

  2. MLPerf Mobile Inference Benchmark

    Vijay Janapa Reddi, David Kanter, Peter Mattson, Tom St. John 等 · 2022 · 论文全文；第 1–3 节，PDF 页 1–5。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

保留的代表来源
  1. Hot Chips 2023 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. VCEW 2024 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. VCEW 2025 preliminary program：计划安排[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  4. VCEW 2026 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  5. MLPerf Inference Benchmark第 III 节，PDF 页 4–6，表 I–IV；已取得正文并核验所列章节
  6. MLPerf Mobile Inference Benchmark第 1–3 节，PDF 页 1–5；已取得正文并核验所列章节

相关短文：服务产出与完整成本

回到人物名单
209 · 可扩展系统与数据流

Greg Papadopoulos

主领域：云、数据中心与基础设施经济性 · 关联领域：并发语义、验证与可靠性 ／ 存储层次、缓存与数据局部性

共同研究显式token存储与细粒度多线程，降低数据流同步和延迟容忍的实现成本。

最重要贡献

  • Monsoon以显式activation frame及presence bits实现操作数匹配，编译器分配槽位以减少动态匹配硬件。
  • *T研究将数据流和传统处理器的经验结合，以消息处理及多线程组织应对大规模并行节点的长通信延迟。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Monsoon与David Culler合著，*T与Rishiyur Nikhil、Arvind合著；不将数据流或多线程首创归个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：用显式存储约定减少动态硬件复杂度，但把帧分配和并行性暴露要求交给编译器。

思维方式

  • 用显式存储约定减少动态硬件复杂度，但把帧分配和并行性暴露要求交给编译器。
  • 建议验证（尚未执行）：构造不同粒度与依赖深度的任务图，测帧占用、消息率、关键路径及完成时间。

可复用提问

  • 显式帧和token可否减少同步成本，还是把压力转到帧管理与通信？
  • 程序缺乏并行性时，延迟容忍机制还有收益吗？

适用边界

*T本轮只核验封面、目录和引言，不宣称读完实现章节；Monsoon已核验§2机制。研究年代的结果不代表当代GPU或CPU实测。

建议诊断 · 编辑提炼

建议验证（尚未执行）：构造不同粒度与依赖深度的任务图，测帧占用、消息率、关键路径及完成时间。

架构挑战者 · 共同研究显式token存储与细粒度多线程，降低数据流同步和延迟容忍的实现成本。

显式帧和token可否减少同步成本，还是把压力转到帧管理与通信？

技能：A1 假设挑战 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
W：总工作；D：关键路径；p：并行资源；H：控制开销
条件性模型 · 编辑提炼
本站条件性诊断模型（非作者公式）：T≥max(W/p,D)，实现还需支付消息和帧管理开销。
交叉条件
隐藏等待大于同步、存储和消息处理代价。
最强反例
细粒度任务使token流量主导执行。
生产验证
建议验证（尚未执行）：构造不同粒度与依赖深度的任务图，测帧占用、消息率、关键路径及完成时间。
跨领域迁移
并行运行时与数据流加速器。

已核验来源与证据范围

  1. Monsoon: an Explicit Token-Store Architecture

    Gregory M. Papadopoulos; David E. Culler · 1990 · 论文全文；§2 ETS Architecture；扫描版pp.1–4，已查看首页并读取OCR正文。已取得正文并核验所列位置；只对已阅读部分作结论；证据：一手技术作品；署名与机制可核对；用途：本人署名/讲述；合著或产品设计按团队归属，不独占团队成果。

  2. *T: A Multithreaded Massively Parallel Architecture

    Rishiyur S. Nikhil; Gregory M. Papadopoulos; Arvind · 1991-11 · 论文全文；封面、目录与§1 Introduction；扫描版PDF pp.1–5。已取得正文并核验所列位置；只对已阅读部分作结论；证据：一手技术作品；署名与机制可核对；用途：本人署名/讲述；合著或产品设计按团队归属，不独占团队成果。

保留的代表来源
  1. Stanford：Greg Papadopoulos 研究经历[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2025 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Monsoon: an Explicit Token-Store Architecture§2 ETS Architecture；扫描版pp.1–4，已查看首页并读取OCR正文；已取得正文并核验所列位置；只对已阅读部分作结论
  4. *T: A Multithreaded Massively Parallel Architecture封面、目录与§1 Introduction；扫描版PDF pp.1–5；已取得正文并核验所列位置；只对已阅读部分作结论

相关短文：服务产出与完整成本

回到人物名单
287 · 参与将 FPGA 从单机附属设备变成网络可达的云级加速资源

Eric Chung

主领域：云、数据中心与基础设施经济性

参与将 FPGA 从单机附属设备变成网络可达的云级加速资源，并用于低延迟 AI 服务。

最重要贡献

  • Configurable Cloud 把 FPGA 放在网卡与交换网络之间，同时支持本地计算、网络处理和远程资源池。
  • Brainwave 将模型映射为硬件微服务，结合片上权重与可配置 NPU 支持无批处理推理。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Eric S. Chung 为两篇微软论文署名作者；本页描述共同架构贡献，不把 Catapult 或 Brainwave 的全部成果归于个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：直接 FPGA 网络通信与资源管理解耦 CPU/加速器配比；片上权重减少推理时外存搬运。

思维方式

  • 先证明基础设施在多类服务中有价值。
  • 把故障恢复作为架构的一部分。

可复用提问

  • 池化节省的闲置加速器，是否足以支付网络延迟及固定 Shell 成本？

适用边界

远程池化仍需支付网络与部署管理开销；Shell 占用 FPGA 面积，网路旁路和失效恢复是生产必需。

建议诊断 · 编辑提炼

以真实到达率比较本地/远程加速的 p99 延迟、利用率与故障恢复。

架构挑战者 · 参与将 FPGA 从单机附属设备变成网络可达的云级加速资源，并用于低延迟 AI 服务。

池化节省的闲置加速器，是否足以支付网络延迟及固定 Shell 成本？

技能：A5 排队与尾延迟 A6 规模扩展 A10 产品判断

变量与比较边界
远程时延；池利用率；Shell 面积；请求分布
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：池化净收益=减少闲置资源成本−网络与控制成本，且端到端尾延迟不超 SLA。
交叉条件
远程池化仍需支付网络与部署管理开销；Shell 占用 FPGA 面积，网路旁路和失效恢复是生产必需。
最强反例
远程池化仍需支付网络与部署管理开销；Shell 占用 FPGA 面积，网路旁路和失效恢复是生产必需。
生产验证
以真实到达率比较本地/远程加速的 p99 延迟、利用率与故障恢复。
跨领域迁移
直接 FPGA 网络通信与资源管理解耦 CPU/加速器配比；片上权重减少推理时外存搬运。

已核验来源与证据范围

  1. A Cloud-Scale Acceleration Architecture

    Adrian Caulfield, Eric Chung, Andrew Putnam 等（含 Jeremy Fowers） · 2016-10 · 论文全文；§I–III、V；PDF pp.1–6、8–10。已取得正文并核验所列章节；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  2. A Configurable Cloud-Scale DNN Processor for Real-Time AI

    Jeremy Fowers, Kalin Ovtcharov, Michael Papamichael 等（含 Eric S. Chung） · 2018-06 · 论文全文；§II–V；PDF pp.2–8；§VII。已取得正文并核验所列章节；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

保留的代表来源
  1. A Cloud-Scale Acceleration Architecture§I–III、V；PDF pp.1–6、8–10
  2. A Configurable Cloud-Scale DNN Processor for Real-Time AI§II–V；PDF pp.2–8；§VII
回到人物名单
276 · 持久数据抽象与分层内存资源配置

Pankaj Mehra

主领域：云、数据中心与基础设施经济性

共同研究以数据对象与负载特征为中心的持久内存和分层内存系统。

最重要贡献

  • Twizzler 以持久对象及跨对象指针减少进程间、重启后反复序列化与显式 I/O，内核保留隔离和资源管理。
  • TMC 联合配置快慢内存比例和末级缓存容量，用少量参考配置及数据结构访问特征寻找成本与性能的合适组合。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Twizzler 与 TMC 均有公开 Pankaj Mehra 合著署名，与 UCSC 等团队合作；本文限定其合著贡献，不把系统全部机制归为个人独创。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：数据寿命不必等于进程寿命；容量成本也不能脱离缓存和访问强度计算。先改变数据抽象，再按工作负载衡量资源配置。

思维方式

  • 数据寿命不必等于进程寿命；容量成本也不能脱离缓存和访问强度计算。先改变数据抽象，再按工作负载衡量资源配置。
  • 建议验证（尚未执行）：检查崩溃一致性及对象权限；对分层内存固定负载，测参考配置、访问率、缓存曲线和尾延迟。

可复用提问

  • 持久数据为什么仍需重建指针和序列化？
  • 便宜慢内存导致的执行延长是否超过容量节省？

适用边界

Twizzler 是研究 OS，迁移和兼容有成本；TMC 需数据结构标记与分析，论文的吞吐成本转换假设不直接适用于严格尾延迟服务。

建议诊断 · 编辑提炼

建议验证（尚未执行）：检查崩溃一致性及对象权限；对分层内存固定负载，测参考配置、访问率、缓存曲线和尾延迟。

架构挑战者 · 共同研究以数据对象与负载特征为中心的持久内存和分层内存系统。

持久数据为什么仍需重建指针和序列化？

技能：A4 局部性推理 A8 软硬件边界 A7 PPA 与完整成本

变量与比较边界
r：慢内存比例；c：LLC 容量；T：执行时间；P：资源价格
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：同产出成本取决于资源单价与执行时间；在服务约束下联合选择 r、c。
交叉条件
容量节省大于变慢造成的额外计算资源成本。
最强反例
访问密集数据落入慢层，便宜容量反而抬高服务总成本。
生产验证
建议验证（尚未执行）：检查崩溃一致性及对象权限；对分层内存固定负载，测参考配置、访问率、缓存曲线和尾延迟。
跨领域迁移
CXL 分层内存及持久数据平台。

已核验来源与证据范围

  1. Twizzler: a Data-Centric OS for Non-Volatile Memory

    Daniel Bittman, Peter Alvaro, Pankaj Mehra, Darrell D. E. Long, Ethan L. Miller · 2020 · 论文全文；第 3 节，PDF 页 3–5。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

  2. TMC: Near-Optimal Resource Allocation for Tiered-Memory Systems

    Yuanjiang Ni, Pankaj Mehra, Ethan Miller, Heiner Litz · 2023 · 论文全文；第 2–3 节，PDF 页 3–5。已取得正文并核验所列章节；证据：强：作者原始技术作品；合著贡献按团队归属；用途：关键贡献及机制。

保留的代表来源
  1. Twizzler: a Data-Centric OS for Non-Volatile Memory第 3 节，PDF 页 3–5；已取得正文并核验所列章节
  2. TMC: Near-Optimal Resource Allocation for Tiered-Memory Systems第 2–3 节，PDF 页 3–5；已取得正文并核验所列章节
回到人物名单
278 · 路由查找与软硬件协同

Will Eatherton

主领域：云、数据中心与基础设施经济性

把路由查找算法与内存组织、在线更新及可编程处理器一同设计。

最重要贡献

  • Tree Bitmap 用分离的内部前缀/外部子节点位图表示多位trie，平衡查找、存储密度与增量更新。
  • QFP 报告说明C软件环境、现成ISA、消息协处理器和专用功能加速的分工。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Tree Bitmap论文与QFP报告均明确Will Eatherton署名；共同作者分别包括Varghese、Dittia和Cisco团队。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：只优化静态查找不够；表更新、内存突发宽度与其他功能共享带宽会改变最优结构。

思维方式

  • 只优化静态查找不够；表更新、内存突发宽度与其他功能共享带宽会改变最优结构。
  • 建议验证（尚未执行）：用路由表插删与数据包并发回放，测最坏更新量、查找停顿、内存访问和整机功能吞吐。

可复用提问

  • 压缩表节省容量后，在线路由更新最坏需要改多少节点？
  • 查找加速是否占用了其他功能需要的存储带宽？

适用边界

旧内存技术的数值不可直接外推当前芯片；论文与产品报告不证明任何软件实现自动线速。

建议诊断 · 编辑提炼

建议验证（尚未执行）：用路由表插删与数据包并发回放，测最坏更新量、查找停顿、内存访问和整机功能吞吐。

架构挑战者 · 把路由查找算法与内存组织、在线更新及可编程处理器一同设计。

压缩表节省容量后，在线路由更新最坏需要改多少节点？

技能：A1 假设挑战 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
L：查找访问；U：更新访问；B：存储预算
条件性模型 · 编辑提炼
本站条件性诊断模型（非作者公式）：查找与更新共享预算，R_lookup×L+R_update×U≤B。
交叉条件
压缩收益不以全表重写或过大更新停顿为代价。
最强反例
静态查找很快，但频繁路由变更使转发停顿。
生产验证
建议验证（尚未执行）：用路由表插删与数据包并发回放，测最坏更新量、查找停顿、内存访问和整机功能吞吐。
跨领域迁移
转发表、索引结构与网络加速器。

已核验来源与证据范围

  1. Tree Bitmap: Hardware/Software IP Lookups with Incremental Updates

    Will Eatherton; George Varghese; Zubin Dittia · 2004 · 论文全文；§4，PDF pp.14–15；署名p.1。已取得正文并核验所列位置；只对已阅读部分作结论；证据：一手技术作品；署名与机制可核对；用途：本人署名/讲述；合著或产品设计按团队归属，不独占团队成果。

  2. The QFP Packet Processing Chip Set

    Will Eatherton; Don Steiss; James Markevitch · 2008（Hot Chips 20；模板版权2006不是报告年份） · 作者会议报告；slides 6–8：Architecture and Implementation Tradeoffs。已取得正文并核验所列位置；只对已阅读部分作结论；证据：一手技术作品；署名与机制可核对；用途：本人署名/讲述；合著或产品设计按团队归属，不独占团队成果。

保留的代表来源
  1. Tree Bitmap: Hardware/Software IP Lookups with Incremental Updates§4，PDF pp.14–15；署名p.1；已取得正文并核验所列位置；只对已阅读部分作结论
  2. The QFP Packet Processing Chip Setslides 6–8：Architecture and Implementation Tradeoffs；已取得正文并核验所列位置；只对已阅读部分作结论
回到人物名单
279 · 可编程网络处理与存储带宽

James Markevitch

主领域：云、数据中心与基础设施经济性

共同设计以可编程多线程和专用加速器配合的网络处理器。

最重要贡献

  • QFP 公开报告说明采用现成ISA及C环境，同时用定制微架构、消息传递和弱内存顺序满足数据路径要求。
  • 400Gbps NPU 报告说明每包run-to-completion、逐周期线程切换、查表加速器及外部随机访问存储的分工。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两份Cisco技术报告均列名；2017第3页明确归功跨七地团队。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：网络处理能力由每包特性、随机访存和保序共同限制，核心数不能独立说明线速。

思维方式

  • 网络处理能力由每包特性、随机访存和保序共同限制，核心数不能独立说明线速。
  • 建议验证（尚未执行）：扫包长与功能组合，记录随机访问率、线程占用、保序等待和丢包。

可复用提问

  • 加入ACL、QoS和统计后，随机访存还是指令预算先限制线速？
  • run-to-completion如何避免复杂包拖累保序出口？

适用边界

400Gbps为该代芯片目标/披露，不是所有包长、功能组合均达线速的独立实测。

建议诊断 · 编辑提炼

建议验证（尚未执行）：扫包长与功能组合，记录随机访问率、线程占用、保序等待和丢包。

架构挑战者 · 共同设计以可编程多线程和专用加速器配合的网络处理器。

加入ACL、QoS和统计后，随机访存还是指令预算先限制线速？

技能：A1 假设挑战 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
R：包率；i：每包指令；m：每包内存访问
条件性模型 · 编辑提炼
本站条件性诊断模型（非作者公式）：R≤min(指令预算/i，内存访问预算/m)，还需检验保序及排队。
交叉条件
各共享资源均覆盖目标最坏包流。
最强反例
最小包携带复杂功能，带宽未满而包率或查表饱和。
生产验证
建议验证（尚未执行）：扫包长与功能组合，记录随机访问率、线程占用、保序等待和丢包。
跨领域迁移
SmartNIC、DPU和软件定义网络选型。

已核验来源与证据范围

  1. The QFP Packet Processing Chip Set

    Will Eatherton; Don Steiss; James Markevitch · 2008（Hot Chips 20；模板版权2006不是报告年份） · 作者会议报告；slides 6–8：Architecture and Implementation Tradeoffs。已取得正文并核验所列位置；只对已阅读部分作结论；证据：一手技术作品；署名与机制可核对；用途：本人署名/讲述；合著或产品设计按团队归属，不独占团队成果。

  2. A 400Gbps Multi-Core Network Processor

    James Markevitch; Srinivasa Malladi · 2017-08-22 · 作者会议报告；slides 6–17：Processing Model、Core、Memory。已取得正文并核验所列位置；只对已阅读部分作结论；证据：一手技术作品；署名与机制可核对；用途：本人署名/讲述；合著或产品设计按团队归属，不独占团队成果。

保留的代表来源
  1. The QFP Packet Processing Chip Setslides 6–8：Architecture and Implementation Tradeoffs；已取得正文并核验所列位置；只对已阅读部分作结论
  2. A 400Gbps Multi-Core Network Processorslides 6–17：Processing Model、Core、Memory；已取得正文并核验所列位置；只对已阅读部分作结论
回到人物名单
321 · 以端到端尾延迟约束资源分配

Christina Delimitrou

主领域：云、数据中心与基础设施经济性 · 关联领域：物理实现、能效与能源边界

将共享节点干扰与微服务依赖纳入资源控制，在满足服务 QoS 的条件下减少过度配置。

最重要贡献

  • 与 Shuang Chen、José F. Martínez 共同提出 PARTIES，利用资源可替代性及尾延迟余量在线调整多个交互服务的资源分区。
  • 参与 Sinan：结合 CNN 短期尾延迟预测与 Boosted Trees 较远期违约预测，为相互依赖的微服务选择资源配置。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

云系统与计算机体系结构研究者；本页选取其共同署名的 PARTIES、Sinan，前者侧重单节点多服务，后者侧重微服务依赖和预测控制。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：CPU 利用率不是资源优化目标本身；应问释放一单位资源后，端到端尾延迟还有多少可靠余量。

思维方式

  • 区分当前瓶颈与削减资源后才出现的排队积压。
  • 把资源敏感性与共置干扰分开测量。

可复用提问

  • 当前 p99 达标时，削减 CPU 是否会在几个控制周期后积累队列，使下游一起违约？

适用边界

PARTIES 的资源可替代性随服务与负载变化，网络带宽在其研究中表现为阈值条件；Sinan 的学习模型须面对流量和调用图漂移。论文收益不直接作为新平台承诺。

建议诊断 · 编辑提炼

固定端到端 SLO，回放突发和稳态流量；记录每层排队、p99、CPU/缓存/内存分配和控制开销；与静态配置及单资源控制比较，并测试模型失配时回退。

架构挑战者 · 以端到端尾延迟约束资源分配

当前 p99 达标时，削减 CPU 是否会在几个控制周期后积累队列，使下游一起违约？

技能：A3 瓶颈识别 A5 排队与尾延迟 A7 PPA 与完整成本 A9 工作负载先行 A10 产品判断

变量与比较边界
请求到达率；调用依赖；队列积压；尾延迟余量；资源分区；控制周期；预测误差
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：在每个服务或端到端尾延迟约束满足时最小化资源成本；所需安全余量应覆盖预测误差、控制延迟及队列累积。
交叉条件
资源之间存在替代空间且监控能及时反映变化时，动态配置可提高效率；变化快于控制响应或资源已无余量时应增加保留量、扩容或迁移。
最强反例
所有服务 CPU 平均利用率很低，但同步 fan-out 和短时突发使共享缓存、网络或下游队列饱和；继续回收 CPU 会恶化 p99。
生产验证
固定端到端 SLO，回放突发和稳态流量；记录每层排队、p99、CPU/缓存/内存分配和控制开销；与静态配置及单资源控制比较，并测试模型失配时回退。
跨领域迁移
将 CPU SKU 比较从单机吞吐推进到固定 SLO 下可承载服务量和集群总成本。

已核验来源与证据范围

  1. PARTIES: QoS-Aware Resource Partitioning for Multiple Interactive Services

    Shuang Chen, Christina Delimitrou, José F. Martínez · 2019-04 · 论文全文；§3.4 资源可替代性；§4.1–4.3 / Algorithms 1–4：slack、资源调整和迁移；PDF pp.6–9。已取得作者托管 PDF，阅读所列机制正文并核对署名；本地保留 PDF、提取文字和审阅摘记。；证据：强：作者署名原始技术论文；机制与历史版本边界可核对；用途：核验共同研究的机制、贡献及适用边界；不据作者排序推断个人独占贡献。

  2. Sinan: ML-Based and QoS-Aware Resource Management for Cloud Microservices

    Yanqi Zhang, Weizhe Hua, Zhuangzhuang Zhou, G. Edward Suh, Christina Delimitrou · 2021-04 · 论文全文；§3.1–3.2：CNN 短期预测、Boosted Trees 违约预测；§4.1 调度器与监控。已取得作者托管 PDF，阅读所列机制正文并核对署名；本地保留 PDF、提取文字和审阅摘记。；证据：强：作者署名原始技术论文；机制与历史版本边界可核对；用途：核验共同研究的机制、贡献及适用边界；不据作者排序推断个人独占贡献。

保留的代表来源
  1. PARTIES: QoS-Aware Resource Partitioning for Multiple Interactive Services§3.4 资源可替代性；§4.1–4.3 / Algorithms 1–4：slack、资源调整和迁移；PDF pp.6–9
  2. Sinan: ML-Based and QoS-Aware Resource Management for Cloud Microservices§3.1–3.2：CNN 短期预测、Boosted Trees 违约预测；§4.1 调度器与监控
回到人物名单
327 · 用共享状态解除请求与执行节点的绑定

Weiran He

主领域：云、数据中心与基础设施经济性 · 关联领域：存储层次、缓存与数据局部性 ／ 网络、互连与通信 ／ GPU、AI 与专用加速

以全局KV状态支撑缓存复用和细粒度请求调度，同时区分在线服务SLO与同步训练长尾这两种优化目标。

最重要贡献

  • 作为 Mooncake 共同作者，参与以KVCache为中心的分离式服务架构：用分布式缓存减少prefill重算，按NUMA/PCIe拓扑选择RDMA路径。
  • 作为 Seer 共同作者，参与同步RL的分块rollout机制：依托全局KV池重新调度未完成请求，并借助同提示词组的长度信号提前安排长任务。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Moonshot AI系统研究相关共同作者；Mooncake和Seer的一手署名均明确其机构为Moonshot AI。本页不推断其为公司整体infra负责人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：缓存的价值不止是少算一次；可访问的状态还能让调度器移动工作，但必须支付状态迁移成本并保留服务或训练约束。

思维方式

  • 把状态容量、传输带宽与计算节省放在同一个预算中。
  • 分别定义在线服务达标吞吐和离线同步迭代完成时间。

可复用提问

  • 增加共享KV容量和请求迁移后，节省的重算与长尾空闲是否超过传输、排队和调度成本？

适用边界

Mooncake的收益依赖可复用前缀与有效传输带宽；Seer针对同步、分组rollout，不能把离线最长任务优先策略直接用于有逐请求SLO的在线服务。Seer复用了Mooncake的KV池，但分块rollout和组内上下文调度是不同技术作品中的新增研究。

建议诊断 · 编辑提炼

固定模型、提示词、采样设置与训练策略，联合改变缓存命中率、网络争用、分块大小和组内长度相关性；在线服务测TTFT/TBT达标goodput，离线rollout测整轮完成时间、迁移字节及重算量。

架构挑战者 · 用共享状态解除请求与执行节点的绑定

增加共享KV容量和请求迁移后，节省的重算与长尾空闲是否超过传输、排队和调度成本？

技能：A2 交叉条件 A3 瓶颈识别 A4 局部性推理 A5 排队与尾延迟 A6 规模扩展 A9 工作负载先行

变量与比较边界
前缀复用率；KV字节；有效网络/主机设备带宽；队列等待；请求长度分布；分块大小；组内长度相关性
条件性模型 · 编辑提炼
本站条件性模型：共享状态的净收益≈减少的prefill重算＋减少的长尾空闲−状态传输与调度开销。在线目标附加TTFT/TBT约束，离线目标附加同一策略版本与整轮完成约束。
交叉条件
缓存复用高、路径带宽足且长度差异显著时，跨节点状态共享更有价值；低复用、拥塞网络或组内长度不可预测时，迁移和预测成本可能压过收益。
最强反例
全局KV命中率上升，但跨NUMA和网络热点导致TTFT恶化；或者长任务优先改善离线整轮时间，却使在线短请求排队违约。
生产验证
固定模型、提示词、采样设置与训练策略，联合改变缓存命中率、网络争用、分块大小和组内长度相关性；在线服务测TTFT/TBT达标goodput，离线rollout测整轮完成时间、迁移字节及重算量。
跨领域迁移
把CPU内存、NIC与SSD纳入推理和RL平台选型，检查扩容后的目标是否仍由GPU算力决定。

已核验来源与证据范围

  1. Mooncake: Trading More Storage for Less Computation — A KVCache-centric Architecture for Serving LLM Chatbot

    Ruoyu Qin, Zheming Li, Weiran He, Jialei Cui, Feng Ren, Mingxing Zhang, Yongwei Wu, Weimin Zheng, Xinran Xu · 2025-02 · 论文全文；§2.2–3.2.3；期刊pp.157–160：缓存复用成本、分离架构、拓扑感知传输。已通过网页工具取得 USENIX PDF 可检索正文并阅读所列机制；本地直接下载返回403，未声称保有本地PDF。；证据：强：署名原始技术论文，机制正文可核对；用途：核验共同技术贡献与适用边界；不推断个人独占发明。

  2. Seer: Online Context Learning for Fast Synchronous LLM Reinforcement Learning

    Ruoyu Qin, Weiran He, Weixiao Huang, Yangkun Zhang, Yikai Zhao, Bo Pang, Xinran Xu, Yingdi Shan, Yongwei Wu, Mingxing Zhang · 2025-11-18（v1） · 论文全文；§3.2、§4.1–4.3 / Algorithm 1；PDF pp.5–7：分块rollout、全局KV池、组内长度预测和调度。已取得本地 PDF 并提取文字，核对署名和所列机制正文。；证据：强：署名原始技术论文，机制正文可核对；用途：核验共同技术贡献与适用边界；不推断个人独占发明。

保留的代表来源
  1. Mooncake: Trading More Storage for Less Computation — A KVCache-centric Architecture for Serving LLM Chatbot§2.2–3.2.3；期刊pp.157–160：缓存复用成本、分离架构、拓扑感知传输
  2. Seer: Online Context Learning for Fast Synchronous LLM Reinforcement Learning§3.2、§4.1–4.3 / Algorithm 1；PDF pp.5–7：分块rollout、全局KV池、组内长度预测和调度
  3. USENIX FAST25 Mooncake 作者机构明确Weiran He为Moonshot AI；身份辅助
回到人物名单
332 · 控制面与训练流水线的规模边界

Christopher Berner

主领域：云、数据中心与基础设施经济性 · 关联领域：编译器、运行时与并行编程 ／ GPU、AI 与专用加速

控制面与训练流水线的规模边界：将机制与可测量的系统代价连接。

最重要贡献

  • 署名复盘 Kubernetes 扩至 2,500 节点时的 etcd 延迟、监控放大、镜像拉取及 ARP 容量问题。
  • 共同参与 OpenAI Five 分布式训练系统：CPU rollout、GPU 推理、同步优化器及参数控制器协同，并控制样本陈旧性。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

OpenAI 历史工程贡献人物：2018 集群复盘的署名作者，OpenAI Five 论文共同作者；不据历史作品声明当前职位。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：增加 GPU 之后，有效学习进度是否仍被控制面、样本生产或参数更新延迟限制？

思维方式

  • 扩容前查找资源数量增长会放大的元数据操作。
  • 把学习闭环延迟与每秒处理量同时测量。

可复用提问

  • 增加 GPU 之后，有效学习进度是否仍被控制面、样本生产或参数更新延迟限制？

适用边界

2018 Kubernetes 配置属于历史环境，不能原样用于当前生产；OpenAI Five 机制属于团队，不能按字母署名顺序推断主导者。

建议诊断 · 编辑提炼

固定学习目标与数据语义，逐级扩容；记录任务启动 p99、控制面请求/写延迟、样本队列、参数版本滞后和达到目标质量的时间；注入控制面故障检验自动化保护。

架构挑战者 · 控制面与训练流水线的规模边界

增加 GPU 之后，有效学习进度是否仍被控制面、样本生产或参数更新延迟限制？

技能：A3 瓶颈识别 A5 排队与尾延迟 A6 规模扩展 A8 软硬件边界 A9 工作负载先行

变量与比较边界
rollout 速率；推理吞吐；优化器消耗率；参数版本滞后；控制面请求率；恢复时间
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼）：有效样本处理率受 rollout、推理、优化器中最慢阶段约束；另外监控参数版本滞后与故障恢复损失，不用 GPU 峰值代替学习进度。
交叉条件
均衡各阶段能提高有效吞吐；若新增生产能力只增加排队和陈旧样本，应优先降低闭环延迟。
最强反例
计算资源翻倍，但状态服务写延迟和监控请求率恶化，任务无法及时启动，训练收益低于预期。
生产验证
固定学习目标与数据语义，逐级扩容；记录任务启动 p99、控制面请求/写延迟、样本队列、参数版本滞后和达到目标质量的时间；注入控制面故障检验自动化保护。
跨领域迁移
将 RL、agent rollout 的 CPU/GPU 配比和控制面成本纳入集群采购与容量规划。

已核验来源与证据范围

  1. Scaling Kubernetes to 2,500 nodes

    Christopher Berner · 2018-01-18 · 本人署名技术文章；etcd、Kube masters、Docker image pulls、Networking、ARP cache 各节及作者栏。已取得并阅读署名及所列机制正文；PDF 留有本地副本与提取文字，网页留有审阅记录。；证据：强：作者署名一手技术正文；用途：核验贡献机制及适用边界；共同署名不证明个人独占设计。

  2. Dota 2 with Large Scale Deep Reinforcement Learning

    OpenAI 团队（Christopher Berner、Greg Brockman、Brooke Chan、Vicki Cheung 等；全文按字母顺序署名） · 2019-12-13；所读 PDF 扉页标注 2021-03-10 · 论文全文；§3.2、Figure 2（PDF pp.5–7），§4.4 Data Quality（staleness）：rollout、推理、优化器和控制器。已取得并阅读署名及所列机制正文；PDF 留有本地副本与提取文字，网页留有审阅记录。；证据：强：作者署名一手技术正文；用途：核验贡献机制及适用边界；共同署名不证明个人独占设计。

保留的代表来源
  1. Scaling Kubernetes to 2,500 nodesetcd、Kube masters、Docker image pulls、Networking、ARP cache 各节及作者栏
  2. Dota 2 with Large Scale Deep Reinforcement Learning§3.2、Figure 2（PDF pp.5–7），§4.4 Data Quality（staleness）：rollout、推理、优化器和控制器
回到人物名单
336 · 以有效批量约束训练并行规模

Sam McCandlish

主领域：云、数据中心与基础设施经济性 · 关联领域：GPU、AI 与专用加速 ／ HPC 与可扩展并行系统

把训练到目标质量的时间与计算量一起优化；能分发更多数据不意味着能获得同比例的学习进展。

最重要贡献

  • 共同提出大批量训练经验模型：利用梯度噪声尺度估计有效批量范围，描述达到固定目标时优化步数与样本量之间的折中。
  • Scaling Laws 贡献说明明确其与 Jared Kaplan 共同领导研究；将模型规模、训练步数、关键批量与计算预算结合形成经验分配关系。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Anthropic 公司领导页面于 2026-10-07 读取时列其为联合创始人及 Chief Architect。这里核验的两项技术工作均来自此前 OpenAI 时期，不能改写为 Anthropic 的历史成果。

来源事实 · 与编辑解读分列

  • 共同提出大批量训练经验模型：利用梯度噪声尺度估计有效批量范围，描述达到固定目标时优化步数与样本量之间的折中。 An Empirical Model of Large-Batch Training
  • Scaling Laws 贡献说明明确其与 Jared Kaplan 共同领导研究；将模型规模、训练步数、关键批量与计算预算结合形成经验分配关系。 Scaling Laws for Neural Language Models

机制与核心论证 · 编辑解读

编辑提炼：把训练到目标质量的时间与计算量一起优化；能分发更多数据不意味着能获得同比例的学习进展。

思维方式

  • 固定目标质量比较训练成本，而不是固定步数比较吞吐。
  • 将算法可并行程度与硬件通信扩展性分别建模。

可复用提问

  • 集群规模翻倍后，达到同一验证损失所需 GPU 小时是否反而上升？

适用边界

噪声尺度是带假设的近似预测，依赖优化器、学习率和训练阶段；2020 年扩展拟合不是恒定自然定律，不直接用于新架构、超长上下文或新数据分布的预算承诺。

建议诊断 · 编辑提炼

在固定数据、目标验证损失和质量要求下扫描 batch、学习率及 GPU 数；测梯度噪声、优化步数、样本量、通信及 GPU 小时，并跨训练阶段复测。

架构挑战者 · 以有效批量约束训练并行规模

集群规模翻倍后，达到同一验证损失所需 GPU 小时是否反而上升？

技能：A1 假设挑战 A2 交叉条件 A6 规模扩展 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
batch B；设备数 P；目标损失 L*；噪声尺度；学习率；步数；每步耗时；样本效率
条件性模型 · 编辑提炼
本站诊断模型：T_target ≈ S(B,L*)×T_step(B,P)，GPU 时间成本约为 P×T_target；先测 Bcrit(L*) 的范围，再联合优化 batch B 与设备数 P。论文的样本/步数折中不自动包含网络及设备效率。
交叉条件
B 低于有效批量范围且通信可控时，增加并行度较可能缩短时间；接近或超过关键批量后，应检验额外样本计算是否值得换取更小的时间收益。
最强反例
每步吞吐增加，但学习率未重调、大 batch 使达到同一验证损失所需样本更多；以 tokens/s 判断会高估集群收益。
生产验证
在固定数据、目标验证损失和质量要求下扫描 batch、学习率及 GPU 数；测梯度噪声、优化步数、样本量、通信及 GPU 小时，并跨训练阶段复测。
跨领域迁移
用于确定一个训练任务的经济集群规模，并比较增加数据并行、改进通信或提高单卡效率的边际价值。

已核验来源与证据范围

  1. An Empirical Model of Large-Batch Training

    Sam McCandlish, Jared Kaplan, Dario Amodei, OpenAI Dota Team · 2018-12-14 · 论文全文；署名页；§2.2 Eqs.2.8–2.10 梯度噪声；§2.3 Eqs.2.11–2.12 时间/样本折中；§2.4 限制（pp.6–8）。已取得并读取所列机制正文及署名/贡献说明；正文范围见定位。；证据：强：原始作者技术作品，贡献归属按原文核验。；用途：核验技术机制与共同贡献；不将团队成果归为个人独占发明。。

  2. Scaling Laws for Neural Language Models

    Jared Kaplan, Sam McCandlish, Tom Henighan, Tom B. Brown, Benjamin Chess, Rewon Child, Scott Gray, Alec Radford, Jeffrey Wu, Dario Amodei · 2020-01-23 · 论文全文；p.1 Contributions；§5.1–5.2 关键批量与损失拟合；§6 计算预算分配；Appendix C 外推边界（pp.22–23）。已取得并读取所列机制正文及署名/贡献说明；正文范围见定位。；证据：强：原始作者技术作品，贡献归属按原文核验。；用途：核验技术机制与共同贡献；不将团队成果归为个人独占发明。。

保留的代表来源
  1. An Empirical Model of Large-Batch Training署名页；§2.2 Eqs.2.8–2.10 梯度噪声；§2.3 Eqs.2.11–2.12 时间/样本折中；§2.4 限制（pp.6–8）
  2. Scaling Laws for Neural Language Modelsp.1 Contributions；§5.1–5.2 关键批量与损失拟合；§6 计算预算分配；Appendix C 外推边界（pp.22–23）
  3. Anthropic leadership2026-10-07读取：Sam McCandlish，职务与职责；仅身份背景，不计技术作品。
回到人物名单
337 · 让模型预算与训练执行共同满足容量约束

Tom Brown

主领域：云、数据中心与基础设施经济性 · 关联领域：GPU、AI 与专用加速 ／ 编译器、运行时与并行编程

模型规模、批量与并行划分必须一起选择；一个理论上划算的训练方案还需要能装入设备并有效执行。

最重要贡献

  • Scaling Laws 贡献说明明确其与 Rewon Child、Scott Gray、Alec Radford 共同开发优化的 Transformer 实现，为规模与预算研究提供执行基础。
  • GPT-3 贡献说明明确其与多位同事共同实现大模型、训练基础设施和模型并行策略；§2.3 将矩阵内及跨层并行组合，并以梯度噪声指导批量选择。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Anthropic 公司领导页面于 2026-10-07 读取时列其为联合创始人及 Chief Compute Officer。本文技术证据来自其 OpenAI 时期论文；现任职责与历史实现贡献分开记录。

来源事实 · 与编辑解读分列

  • Scaling Laws 贡献说明明确其与 Rewon Child、Scott Gray、Alec Radford 共同开发优化的 Transformer 实现，为规模与预算研究提供执行基础。 Scaling Laws for Neural Language Models
  • GPT-3 贡献说明明确其与多位同事共同实现大模型、训练基础设施和模型并行策略；§2.3 将矩阵内及跨层并行组合，并以梯度噪声指导批量选择。 Language Models are Few-Shot Learners

机制与核心论证 · 编辑解读

编辑提炼：模型规模、批量与并行划分必须一起选择；一个理论上划算的训练方案还需要能装入设备并有效执行。

思维方式

  • 先验证理论方案在目标硬件上的内存和通信可行性。
  • 将模型收益预测与可持续端到端效率联合评估。

可复用提问

  • 损失预测最优的模型规模，是否因内存、跨层等待或通信而不再是固定交付时间下的最优方案？

适用边界

共同贡献表支持训练系统实现参与，不支持将所有底层组件归为其独创。2020 年模型预算拟合受数据及训练范围限制；训练 compute-efficient 与全生命周期成本最优并不相同。

建议诊断 · 编辑提炼

先在目标硬件测多组模型大小与并行布局的内存峰值、通信、有效吞吐及损失进展，再用相同数据和预算约束外推；用小规模实跑检验预测误差。

架构挑战者 · 让模型预算与训练执行共同满足容量约束

损失预测最优的模型规模，是否因内存、跨层等待或通信而不再是固定交付时间下的最优方案？

技能：A2 交叉条件 A3 瓶颈识别 A6 规模扩展 A7 PPA 与完整成本 A8 软硬件边界 A10 产品判断

变量与比较边界
参数规模；训练 token；batch；设备内存；并行布局；有效吞吐；目标质量；截止时间
条件性模型 · 编辑提炼
本站条件模型：在内存容量和截止时间约束下最小化达到质量门槛的总成本；T_train≈所需有效计算/(设备数×单设备可持续算力×端到端效率)，其中效率随模型、batch 及并行划分变化，不能视为常数。
交叉条件
更大模型的样本收益超过内存分片、通信与调度代价时可能有利；设备不足或并行效率急降时，应回到较小模型、不同 batch 或训练时长重新比较。
最强反例
按照理论 FLOPs 选择大模型，部署后权重和激活迫使更多跨节点划分，训练超过截止日期；较小模型反而先达到业务质量门槛。
生产验证
先在目标硬件测多组模型大小与并行布局的内存峰值、通信、有效吞吐及损失进展，再用相同数据和预算约束外推；用小规模实跑检验预测误差。
跨领域迁移
把模型团队的计算需求转为可执行的集群容量及交付时间方案，检验采购更多 GPU、增加带宽或调整模型规模的收益。

已核验来源与证据范围

  1. Scaling Laws for Neural Language Models

    Jared Kaplan, Sam McCandlish, Tom Henighan, Tom B. Brown, Benjamin Chess, Rewon Child, Scott Gray, Alec Radford, Jeffrey Wu, Dario Amodei · 2020-01-23 · 论文全文；p.1 Contributions；§5.1–5.2 关键批量与损失拟合；§6 计算预算分配；Appendix C 外推边界（pp.22–23）。已取得并读取所列机制正文及署名/贡献说明；正文范围见定位。；证据：强：原始作者技术作品，贡献归属按原文核验。；用途：核验技术机制与共同贡献；不将团队成果归为个人独占发明。。

  2. Language Models are Few-Shot Learners

    Tom B. Brown, Benjamin Mann, Nick Ryder, Melanie Subbiah et al. · 2020-07-22（v4） · 论文全文；§2.3 Training Process（p.9）；Contributions（p.42）：Tom Brown 等共同实现模型、训练基建及模型并行策略。已取得并读取所列机制正文及署名/贡献说明；正文范围见定位。；证据：强：原始作者技术作品，贡献归属按原文核验。；用途：核验技术机制与共同贡献；不将团队成果归为个人独占发明。。

保留的代表来源
  1. Scaling Laws for Neural Language Modelsp.1 Contributions；§5.1–5.2 关键批量与损失拟合；§6 计算预算分配；Appendix C 外推边界（pp.22–23）
  2. Language Models are Few-Shot Learners§2.3 Training Process（p.9）；Contributions（p.42）：Tom Brown 等共同实现模型、训练基建及模型并行策略
  3. Anthropic leadership2026-10-07读取：Tom Brown，职务与职责；仅身份背景，不计技术作品。
回到人物名单
338 · 按瓶颈层级共同设计模型和互连

Chenggang Zhao

主领域：云、数据中心与基础设施经济性 · 关联领域：网络、互连与通信 ／ GPU、AI 与专用加速

将数据搬运路径、模型路由和GPU通信资源共同纳入设计，而非只提高标称网络带宽。

最重要贡献

  • 作为Fire-Flyer AI-HPC共同作者，参与HFReduce所体现的CPU辅助归约设计：梯度经PCIe到主存，用CPU向量运算归约，跨节点采用双二叉树通信，再送回GPU。
  • 共同撰写DeepSeek-V3硬件架构分析，说明节点受限专家路由怎样利用NVLink转发对IB流量去重，并分析通信占用SM及未来硬件卸载需求。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

DeepSeek-AI两项论文的共同作者。ISCA25论文明确按名字母排序；本站不把排列第一解释为主要贡献排序，也不将其描述为整个公司infra负责人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：便宜的部件组合能否支撑模型，取决于实际数据路径及算子/通信争用，不能由GPU型号或网卡带宽独立判断。

思维方式

  • 按消息经过的内存层级画出完整路径。
  • 区分已实现的软件机制与论文提出的未来硬件建议。

可复用提问

  • 模型并行与路由策略是否把拥塞从一条链路转移到了CPU内存、PCIe或通信SM上？

适用边界

HFReduce针对论文中PCIe型A100集群的层次结构，不能照搬到任意NVSwitch平台；节点受限路由须同时验证模型质量与负载均衡。两篇均是团队贡献；硬件卸载建议不等于已实现功能。

建议诊断 · 编辑提炼

固定模型质量、token负载和硬件，分解CPU内存、PCIe、NVLink、NIC传输及SM占用；比较不同路由节点上限与归约路径，测端到端迭代时间、TPOT和有效吞吐。

架构挑战者 · 按瓶颈层级共同设计模型和互连

模型并行与路由策略是否把拥塞从一条链路转移到了CPU内存、PCIe或通信SM上？

技能：A2 交叉条件 A3 瓶颈识别 A4 局部性推理 A6 规模扩展 A8 软硬件边界

变量与比较边界
每token跨节点目标数；PCIe/主存/NIC有效带宽；SM通信占用；专家偏斜；路由质量约束
条件性模型 · 编辑提炼
编辑条件模型：端到端时间受关键路径计算与各级搬运的最大瓶颈约束；重叠必须扣除共享SM、内存和链路争用。流量去重的收益还需减去转发与归约开销。
交叉条件
当跨节点链路弱于节点内互连且专家可集中放置时，路由限制和节点内转发更有利；转发或CPU归约已饱和时，应重新选择路径。
最强反例
IB字节下降而SM转发占用和内存争用上升，网络仪表看似更好，实际token吞吐下降。
生产验证
固定模型质量、token负载和硬件，分解CPU内存、PCIe、NVLink、NIC传输及SM占用；比较不同路由节点上限与归约路径，测端到端迭代时间、TPOT和有效吞吐。
跨领域迁移
用于AI集群采购：把GPU、CPU、内存和互连作为可组合系统测量，并把模型质量约束纳入平台定制。

已核验来源与证据范围

  1. Fire-Flyer AI-HPC: A Cost-Effective Software-Hardware Co-Design for Deep Learning

    Wei An, Xiao Bi, Guanting Chen, Chenggang Zhao 等52位团队作者 · 2024-08-31（v2；SC24） · 论文全文；HFReduce Algorithm Steps及Advantages：CPU归约、D2H/H2D、双二叉树与NVLink变体。已取得本地 PDF 并提取文字，核对署名和所列机制正文。；证据：强：署名原始技术论文，机制正文可核对；用途：核验共同技术贡献与适用边界；不推断个人独占发明。

  2. Insights into DeepSeek-V3: Scaling Challenges and Reflections on Hardware for AI Architectures

    Chenggang Zhao, Chengqi Deng, Chong Ruan, Damai Dai, Huazuo Gao, Jiashi Li, Liyue Zhang, Panpan Huang, Shangyan Zhou, Shirong Ma, Wenfeng Liang, Ying He, Yuqing Wang, Yuxuan Liu, Y.X. Wei · 2025-05-14（v1；ISCA25） · 论文全文；§4.2–4.4：硬件感知并行、node-limited routing、IB/NVLink流量去重；首页脚注作者按名字母排序。已取得本地 PDF 并提取文字，核对署名和所列机制正文。；证据：强：署名原始技术论文，机制正文可核对；用途：核验共同技术贡献与适用边界；不推断个人独占发明。

保留的代表来源
  1. Fire-Flyer AI-HPC: A Cost-Effective Software-Hardware Co-Design for Deep LearningHFReduce Algorithm Steps及Advantages：CPU归约、D2H/H2D、双二叉树与NVLink变体
  2. Insights into DeepSeek-V3: Scaling Challenges and Reflections on Hardware for AI Architectures§4.2–4.4：硬件感知并行、node-limited routing、IB/NVLink流量去重；首页脚注作者按名字母排序
回到人物名单
339 · 让运行时暴露可调度资源和可迁移状态

Wencong Xiao

主领域：云、数据中心与基础设施经济性 · 关联领域：存储层次、缓存与数据局部性 ／ GPU、AI 与专用加速

通过框架与调度器协同，把GPU共享和请求重调度建立在应用状态与性能反馈之上。

最重要贡献

  • 共同提出AntMan，在mini-batch边界调整GPU内存上限与张量放置，利用训练周期规律支撑保障作业和机会作业共享资源。
  • 作为Llumnix共同作者，参与用KV append-only性质实现多阶段请求迁移的设计；复制与解码重叠，最终切换配合预分配、提交及中止握手。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本人主页（2026-02更新，本次2026-10-07读取）列ByteDance Seed Training Infra Lead；本页两项技术成果均发表于其Alibaba时期，不标为ByteDance发明。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：利用率不是服务承诺；只有运行时提供可调节资源、可迁移状态及反馈信号，调度器才有条件安全回收碎片。

思维方式

  • 把平均利用率和保障任务进度分开监控。
  • 先核对状态更新规律，再设计迁移协议。

可复用提问

  • 提高GPU利用率时，保障作业的进度与在线请求尾延迟是否仍然兑现？

适用边界

AntMan依赖周期性训练生命周期，不能将其典型作业显存规律直接套用到所有大模型；Llumnix迁移需要带宽和目的端容量余量，追加式KV特性不适用于所有可变状态。

建议诊断 · 编辑提炼

同时测保障任务mini-batch进度、机会任务吞吐、KV迁移量、最终停顿与p99；回放显存突发和实例退出，注入目的端分配失败，核验回滚及状态正确性。

架构挑战者 · 让运行时暴露可调度资源和可迁移状态

提高GPU利用率时，保障作业的进度与在线请求尾延迟是否仍然兑现？

技能：A3 瓶颈识别 A4 局部性推理 A5 排队与尾延迟 A8 软硬件边界 A9 工作负载先行

变量与比较边界
显存上限；mini-batch时间；KV增速；复制带宽；迁移停顿；目的端空闲块；优先级
条件性模型 · 编辑提炼
编辑条件模型：共享的可用收益为回收空闲资源带来的完成量，减去保障任务干扰及状态移动成本；迁移收敛要求复制能力持续赶上新增状态，并留出最终切换预算。
交叉条件
资源需求可预测或状态追加规律明确时，动态控制空间更大；突发快于反馈、带宽拥塞或目的端容量不足时，应降低共享或中止迁移。
最强反例
集群GPU利用率提高，但主机内存回退拖慢保障任务；或者KV迁移因带宽争用无法收敛，在线token间隔违约。
生产验证
同时测保障任务mini-batch进度、机会任务吞吐、KV迁移量、最终停顿与p99；回放显存突发和实例退出，注入目的端分配失败，核验回滚及状态正确性。
跨领域迁移
把CPU主存带宽、PCIe和NIC纳入GPU共享与推理实例整合成本，而不只统计显存空闲。

已核验来源与证据范围

  1. AntMan: Dynamic Scaling on GPU Clusters for Deep Learning

    Wencong Xiao, Shiru Ren, Yong Li, Yang Zhang, Pengyang Hou, Zhi Li, Yihui Feng, Wei Lin, Yangqing Jia · 2020-11 · 论文全文；§3.1.1及Fig.7：按mini-batch调整显存上限与主机内存放置；正文pp.536–537。已通过网页工具取得 USENIX PDF 可检索正文并阅读所列机制；本地直接下载返回403，未声称保有本地PDF。；证据：强：署名原始技术论文，机制正文可核对；用途：核验共同技术贡献与适用边界；不推断个人独占发明。

  2. Llumnix: Dynamic Scheduling for Large Language Model Serving

    Biao Sun, Ziming Huang, Hanyu Zhao, Wencong Xiao, Xinyi Zhang, Yong Li, Wei Lin · 2024-07 · 论文全文；§4.1–4.3、Figs.6–7：KV多阶段live migration、预分配/提交/中止握手；pp.177–178。已通过网页工具取得 USENIX PDF 可检索正文并阅读所列机制；本地直接下载返回403，未声称保有本地PDF。；证据：强：署名原始技术论文，机制正文可核对；用途：核验共同技术贡献与适用边界；不推断个人独占发明。

保留的代表来源
  1. AntMan: Dynamic Scaling on GPU Clusters for Deep Learning§3.1.1及Fig.7：按mini-batch调整显存上限与主机内存放置；正文pp.536–537
  2. Llumnix: Dynamic Scheduling for Large Language Model Serving§4.1–4.3、Figs.6–7：KV多阶段live migration、预分配/提交/中止握手；pp.177–178
  3. Wencong Xiao本人主页2026-02更新；履历辅助，不计第二技术作品
回到人物名单
340 · 通过依赖拆分释放训练与推理的流水空间

Ziheng Jiang

主领域：云、数据中心与基础设施经济性 · 关联领域：网络、互连与通信 ／ GPU、AI 与专用加速

把通信依赖与模块资源需求显式分解，以流水和独立部署改善大模型系统效率。

最重要贡献

  • 作为MegaScale共同作者，参与3D并行的计算通信协同：分析算子依赖，预取数据并行all-gather，解耦流水线send/receive以隐藏非关键路径通信。
  • 作为MegaScale-Infer共同作者，参与attention/FFN分离部署与ping-pong微批流水线，并在SLO、内存容量和硬件成本约束下搜索部署方案。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两篇原始论文均将其关联到ByteDance；本页以2024–2025论文机构为准，未进一步断言2026职务或个人负责全部系统组件。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：模块分离与通信重叠创造的是调度机会；只有阶段平衡、微批数量与时延约束共同满足，机会才转成真实收益。

思维方式

  • 先列真依赖，再判断哪些通信可以提前。
  • 用阶段瓶颈及每单位成本吞吐评价解耦。

可复用提问

  • 把attention与专家分开、把通信藏进计算之后，关键路径和单位成本吞吐真的改善了吗？

适用边界

训练的参数/梯度同步与在线MoE推理目标不同；分离部署可能增加往返通信，微批增多也会提高单请求延迟。论文中的硬件价格和吞吐数字不是当前采购报价或普遍承诺。

建议诊断 · 编辑提炼

固定模型、精度、上下文及SLO，测各模块服务时间、微批间隔、通信暴露时间和单位成本goodput；扫描attention/专家资源配比、微批数及网络争用，并保留同规模基线。

架构挑战者 · 通过依赖拆分释放训练与推理的流水空间

把attention与专家分开、把通信藏进计算之后，关键路径和单位成本吞吐真的改善了吗？

技能：A2 交叉条件 A3 瓶颈识别 A5 排队与尾延迟 A6 规模扩展 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
attention/专家服务时间；通信延迟；微批数；参数/梯度依赖；HBM容量；SLO；模块价格
条件性模型 · 编辑提炼
编辑条件模型：稳态流水吞吐由最慢阶段限制，端到端延迟还包含多次往返与排队；独立扩缩应最大化满足SLO后的吞吐/总成本，而非只最大化局部算子利用率。
交叉条件
阶段资源需求差异大且有足够并发时，解耦与微批更易获益；低并发、严格时延或高网络延迟下，流水填充和往返可能抵消收益。
最强反例
FFN利用率显著提升，但attention等待和两次网络往返使TPOT超标，按SLO计的有效吞吐反而下降。
生产验证
固定模型、精度、上下文及SLO，测各模块服务时间、微批间隔、通信暴露时间和单位成本goodput；扫描attention/专家资源配比、微批数及网络争用，并保留同规模基线。
跨领域迁移
用于异构推理集群配置：按模块需求分配带宽、容量与计算，并以真实请求时延验收资源配比。

已核验来源与证据范围

  1. MegaScale: Scaling Large Language Model Training to More Than 10,000 GPUs

    Ziheng Jiang, Haibin Lin, Yinmin Zhong 等团队作者 · 2024-04 · 论文全文；§3.2、Fig.3–4；pp.748–749：3D并行通信依赖、预取和send/receive解耦。已通过网页工具取得 USENIX PDF 可检索正文并阅读所列机制；本地直接下载返回403，未声称保有本地PDF。；证据：强：署名原始技术论文，机制正文可核对；用途：核验共同技术贡献与适用边界；不推断个人独占发明。

  2. MegaScale-Infer: Efficient Mixture-of-Experts Model Serving with Disaggregated Expert Parallelism

    Ruidong Zhu, Ziheng Jiang, Chao Jin, Peng Wu, Cesar A. Stuardo, Dongyang Wang, Xinlei Zhang, Huaping Zhou, Haoran Wei, Yang Cheng, Jianzhe Xiao, Xinyi Zhang, Lingjun Liu, Haibin Lin, Li-Wen Chang, Jianxi Ye, Xiao Yu, Xuanzhe Liu, Xin Jin, Xin Liu · 2025-09 · 论文全文；§4.1–4.2；pp.596–597：ping-pong微批流水线与受SLO/内存约束的部署搜索。已取得本地 PDF 并提取文字，核对署名和所列机制正文。；证据：强：署名原始技术论文，机制正文可核对；用途：核验共同技术贡献与适用边界；不推断个人独占发明。

保留的代表来源
  1. MegaScale: Scaling Large Language Model Training to More Than 10,000 GPUs§3.2、Fig.3–4；pp.748–749：3D并行通信依赖、预取和send/receive解耦
  2. MegaScale-Infer: Efficient Mixture-of-Experts Model Serving with Disaggregated Expert Parallelism§4.1–4.2；pp.596–597：ping-pong微批流水线与受SLO/内存约束的部署搜索
回到人物名单
342 · 以状态复用和调度重构推理与RL

Ruoyu Qin

主领域：云、数据中心与基础设施经济性 · 关联领域：GPU、AI 与专用加速 ／ 存储层次、缓存与数据局部性 ／ 网络、互连与通信

让共享KV状态同时服务于计算复用和请求重调度，并针对在线SLO与同步训练长尾采用不同目标。

最重要贡献

  • 作为Mooncake共同作者，参与利用CPU、DRAM、SSD与NIC构建共享KVCache，以及按TTFT/TBT约束联合调度prefill与decode的研究。
  • 作为Seer共同作者，参与分块rollout、全局KV池及利用同提示词组长度信息优先安排长任务的同步RL系统研究。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Mooncake论文注明其相关工作作为Moonshot AI实习生完成，并与Zheming Li共同贡献；Seer署名关联Moonshot AI与清华。此处保留作品时点，不扩写现任职衔。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：共享状态改变的不仅是缓存命中率，还包括哪些工作可以移动、何时移动以及调度应优化什么。

思维方式

  • 先核算关键路径中的实际数据搬运与等待。
  • 将共同论文证据、实现边界与编辑推理分开。

可复用提问

  • 共享KV和分块迁移减少了重算，却是否增加了网络等待和在线违约？

适用边界

Mooncake针对有逐请求SLO的服务；Seer针对同步分组rollout。两者的最优调度目标不同，不能将长任务优先直接移植到在线短请求。

建议诊断 · 编辑提炼

固定模型与采样策略，改变命中率、请求长度偏斜和网络争用；分别测在线goodput、离线makespan以及搬运和重算字节。

架构挑战者 · 以状态复用和调度重构推理与RL

共享KV和分块迁移减少了重算，却是否增加了网络等待和在线违约？

技能：A2 交叉条件 A3 瓶颈识别 A4 局部性推理 A5 排队与尾延迟 A6 规模扩展 A9 工作负载先行

变量与比较边界
KV复用率；传输字节与带宽；组内输出长度相关性；chunk大小；TTFT/TBT；整轮完成时间
条件性模型 · 编辑提炼
本站条件性模型：分别比较在线SLO达标goodput与离线整轮makespan；将避免的重算时间、减少的尾部空闲和新增传输调度耗时按相同时间口径对照。
交叉条件
高复用或强长尾且网络有余量时状态共享更有效；低复用和拥塞时可能反转。
最强反例
长任务优先减少RL整轮空闲，却使在线短请求等待增加并违反TTFT目标。
生产验证
固定模型与采样策略，改变命中率、请求长度偏斜和网络争用；分别测在线goodput、离线makespan以及搬运和重算字节。
跨领域迁移
为CPU内存扩展、KV池和推理/训练共享集群选择与目标一致的度量。

已核验来源与证据范围

  1. Mooncake: Trading More Storage for Less Computation — A KVCache-centric Architecture for Serving LLM Chatbot

    Ruoyu Qin, Zheming Li, Weiran He, Jialei Cui, Feng Ren, Mingxing Zhang, Yongwei Wu, Weimin Zheng, Xinran Xu · 2025-02 · 论文全文；§2.2–3.2.3；期刊pp.157–160：缓存复用成本、分离架构、拓扑感知传输。已通过网页工具取得 USENIX PDF 可检索正文并阅读所列机制；本地直接下载返回403，未声称保有本地PDF。；证据：强：署名原始技术论文，机制正文可核对；用途：核验共同技术贡献与适用边界；不推断个人独占发明。

  2. Seer: Online Context Learning for Fast Synchronous LLM Reinforcement Learning

    Ruoyu Qin, Weiran He, Weixiao Huang, Yangkun Zhang, Yikai Zhao, Bo Pang, Xinran Xu, Yingdi Shan, Yongwei Wu, Mingxing Zhang · 2025-11-18（v1） · 论文全文；§3.2、§4.1–4.3 / Algorithm 1；PDF pp.5–7：分块rollout、全局KV池、组内长度预测和调度。已取得本地 PDF 并提取文字，核对署名和所列机制正文。；证据：强：署名原始技术论文，机制正文可核对；用途：核验共同技术贡献与适用边界；不推断个人独占发明。

保留的代表来源
  1. Mooncake: Trading More Storage for Less Computation — A KVCache-centric Architecture for Serving LLM Chatbot§2.2–3.2.3；期刊pp.157–160：缓存复用成本、分离架构、拓扑感知传输
  2. Seer: Online Context Learning for Fast Synchronous LLM Reinforcement Learning§3.2、§4.1–4.3 / Algorithm 1；PDF pp.5–7：分块rollout、全局KV池、组内长度预测和调度
回到人物名单
343 · 将传输意图与动态物理路径解耦

Feng Ren

主领域：云、数据中心与基础设施经济性 · 关联领域：GPU、AI 与专用加速 ／ 存储层次、缓存与数据局部性 ／ 网络、互连与通信

用拓扑和实时健康状态决定数据搬运路径，将故障恢复纳入传输执行而不是留给上层人工协调。

最重要贡献

  • 作为Mooncake共同作者，参与共享KVCache及拓扑感知传输引擎研究，用CPU内存和网络资源减少推理重算。
  • 作为TENT共同作者，参与声明式传输意图、遥测驱动切片喷洒与双层恢复研究；按目标偏移写入的切片支持安全重试。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Mooncake论文署名清华，TENT v2署名9# AISoft与清华；项目合作不是Moonshot雇佣证据。本人主页将其列为Transfer Engine作者与核心维护者，本页贡献门槛依据两篇共同论文。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：传输系统的价值应体现在尾延迟与故障中的可用吞吐，而不只是健康链路总带宽。

思维方式

  • 先核算关键路径中的实际数据搬运与等待。
  • 将共同论文证据、实现边界与编辑推理分开。

可复用提问

  • 聚合链路带宽充足时，为何一条退化链路仍能拖住整个KV传输？

适用边界

TENT v2是预印本；晚绑定和重试仍依赖可达路径、目标内存语义及有效遥测。固定偏移写入的幂等性不能泛化为任意有副作用操作的安全重放。

建议诊断 · 编辑提炼

固定总字节和拓扑，注入限速、丢包及完成通知丢失；测p50/p99完成时延、CPU成本、重试流量并逐字节校验结果。

架构挑战者 · 将传输意图与动态物理路径解耦

聚合链路带宽充足时，为何一条退化链路仍能拖住整个KV传输？

技能：A3 瓶颈识别 A4 局部性推理 A6 规模扩展 A8 软硬件边界 A9 工作负载先行

变量与比较边界
切片大小；在途队列字节；有效带宽；拓扑惩罚；遥测延迟；链路错误；重试额外流量
条件性模型 · 编辑提炼
本站条件性模型：请求完成时间受最慢必需切片制约；动态分配应减少尾部等待，同时计入切片调度、观测与重试成本。
交叉条件
大传输、异构链路和局部退化更可能受益；小消息或遥测滞后时调度开销与误判可能抵消收益。
最强反例
将流量平均切到四条链路，一条发生灰故障后其余三条早已空闲，但请求仍等待最后切片。
生产验证
固定总字节和拓扑，注入限速、丢包及完成通知丢失；测p50/p99完成时延、CPU成本、重试流量并逐字节校验结果。
跨领域迁移
评估多NIC、NUMA亲和性及内存分离平台时同时验收正常吞吐与退化恢复。

已核验来源与证据范围

  1. Mooncake: Trading More Storage for Less Computation — A KVCache-centric Architecture for Serving LLM Chatbot

    Ruoyu Qin, Zheming Li, Weiran He, Jialei Cui, Feng Ren, Mingxing Zhang, Yongwei Wu, Weimin Zheng, Xinran Xu · 2025-02 · 论文全文；§2.2–3.2.3；期刊pp.157–160：缓存复用成本、分离架构、拓扑感知传输。已通过网页工具取得 USENIX PDF 可检索正文并阅读所列机制；本地直接下载返回403，未声称保有本地PDF。；证据：强：署名原始技术论文，机制正文可核对；用途：核验共同技术贡献与适用边界；不推断个人独占发明。

  2. TENT: A Declarative Slice Spraying Engine for Performant and Resilient Data Movement in Disaggregated LLM Serving

    Feng Ren, Ruoyu Qin, Teng Ma, Shangming Cai, Zheng Liu, Chao Lei, Dejiang Zhu, Ke Yang, Zheming Li, Jialei Cui, Weixiao Huang, Yikai Zhao, Yineng Zhang, Hao Wu, Xiang Gao, Yuhao Fu, Jinlei Jiang, Yongwei Wu, Mingxing Zhang · 2026-07-24（v2） · 论文全文；§3–4.4，PDF pp.5–8：声明式segment、动态路径选择、遥测切片调度、链路健康与幂等重试。已下载原始PDF并提取文字，读取署名和所列机制正文；本地保存PDF与文字。；证据：强：具名一手技术论文正文；用途：核验共同技术贡献，不依据作者排序分配个人独占成果。

保留的代表来源
  1. Mooncake: Trading More Storage for Less Computation — A KVCache-centric Architecture for Serving LLM Chatbot§2.2–3.2.3；期刊pp.157–160：缓存复用成本、分离架构、拓扑感知传输
  2. TENT: A Declarative Slice Spraying Engine for Performant and Resilient Data Movement in Disaggregated LLM Serving§3–4.4，PDF pp.5–8：声明式segment、动态路径选择、遥测切片调度、链路健康与幂等重试
回到人物名单
344 · 把KV缓存收益兑现为SLO达标吞吐

Zheming Li

主领域：云、数据中心与基础设施经济性 · 关联领域：GPU、AI 与专用加速 ／ 存储层次、缓存与数据局部性 ／ 网络、互连与通信

联合考察缓存复用、prefill/decode资源分离和实际传输路径，避免将命中率或网络峰值当作用户体验。

最重要贡献

  • Mooncake论文明确其与Ruoyu Qin共同贡献；共同研究以KVCache为中心的prefill/decode分离及SLO约束调度。
  • 作为TENT v2共同作者，参与声明式传输与遥测切片调度的团队研究；将链路队列、拓扑与故障状态纳入路径选择。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Mooncake与TENT v2发表时署名Moonshot AI；不按作者排序推断其管理职位或具体模块独占归属。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：缓存增加只有在传输和排队成本低于节省的计算、且满足延迟目标时，才增加可售服务能力。

思维方式

  • 先核算关键路径中的实际数据搬运与等待。
  • 将共同论文证据、实现边界与编辑推理分开。

可复用提问

  • 全局缓存命中率提高后，为什么SLO达标请求容量反而可能下降？

适用边界

TENT是不同于Mooncake服务架构的传输编排研究，不以Mooncake期刊修订版充当第二作品。缓存命中收益依赖前缀分布、路径争用和解码队列。

建议诊断 · 编辑提炼

保持请求轨迹与模型一致，扫前缀长度、热度偏斜、链路退化及缓存容量，记录达标goodput与分段时间线。

架构挑战者 · 把KV缓存收益兑现为SLO达标吞吐

全局缓存命中率提高后，为什么SLO达标请求容量反而可能下降？

技能：A2 交叉条件 A3 瓶颈识别 A4 局部性推理 A5 排队与尾延迟 A6 规模扩展 A8 软硬件边界

变量与比较边界
命中前缀长度；避免的prefill计算；KV传输耗时；prefill/decode队列；热块复制；TTFT/TBT
条件性模型 · 编辑提炼
本站条件性模型：一次复用的净时间收益≈避免的计算−新增传输与等待；服务级收益须在TTFT与TBT同时达标条件下测量，不能从命中率直接推出。
交叉条件
长前缀、可用带宽与均衡队列利于复用；热点拥塞或短前缀时本地重算可能更快。
最强反例
热点缓存块被许多prefill节点同时读取，命中率提高但共享NIC排队使TTFT恶化。
生产验证
保持请求轨迹与模型一致，扫前缀长度、热度偏斜、链路退化及缓存容量，记录达标goodput与分段时间线。
跨领域迁移
用于衡量KV池扩容、网络升级与prefill/decode配比的实际采购收益。

已核验来源与证据范围

  1. Mooncake: Trading More Storage for Less Computation — A KVCache-centric Architecture for Serving LLM Chatbot

    Ruoyu Qin, Zheming Li, Weiran He, Jialei Cui, Feng Ren, Mingxing Zhang, Yongwei Wu, Weimin Zheng, Xinran Xu · 2025-02 · 论文全文；§2.2–3.2.3；期刊pp.157–160：缓存复用成本、分离架构、拓扑感知传输。已通过网页工具取得 USENIX PDF 可检索正文并阅读所列机制；本地直接下载返回403，未声称保有本地PDF。；证据：强：署名原始技术论文，机制正文可核对；用途：核验共同技术贡献与适用边界；不推断个人独占发明。

  2. TENT: A Declarative Slice Spraying Engine for Performant and Resilient Data Movement in Disaggregated LLM Serving

    Feng Ren, Ruoyu Qin, Teng Ma, Shangming Cai, Zheng Liu, Chao Lei, Dejiang Zhu, Ke Yang, Zheming Li, Jialei Cui, Weixiao Huang, Yikai Zhao, Yineng Zhang, Hao Wu, Xiang Gao, Yuhao Fu, Jinlei Jiang, Yongwei Wu, Mingxing Zhang · 2026-07-24（v2） · 论文全文；§3–4.4，PDF pp.5–8：声明式segment、动态路径选择、遥测切片调度、链路健康与幂等重试。已下载原始PDF并提取文字，读取署名和所列机制正文；本地保存PDF与文字。；证据：强：具名一手技术论文正文；用途：核验共同技术贡献，不依据作者排序分配个人独占成果。

保留的代表来源
  1. Mooncake: Trading More Storage for Less Computation — A KVCache-centric Architecture for Serving LLM Chatbot§2.2–3.2.3；期刊pp.157–160：缓存复用成本、分离架构、拓扑感知传输
  2. TENT: A Declarative Slice Spraying Engine for Performant and Resilient Data Movement in Disaggregated LLM Serving§3–4.4，PDF pp.5–8：声明式segment、动态路径选择、遥测切片调度、链路健康与幂等重试
回到人物名单
346 · 训练资源共享与推理请求动态迁移

Wei Lin

主领域：云、数据中心与基础设施经济性

让资源分配随任务阶段和实际状态变化，并显式约束共享干扰与迁移成本。

最重要贡献

  • 作为共同作者参与 AntMan：联合设计训练框架与集群调度器，在 mini-batch 边界调整显存上限，并通过 GPU 算子发射节流管理共享干扰。
  • 作为共同作者参与 Llumnix：利用 KVCache 只追加的性质，将已有状态复制与继续解码重叠，以多阶段迁移支持负载均衡、优先级与弹性调度。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

AntMan（2020）及 Llumnix（2024）论文均列其为 Alibaba Group 共同作者。收录依据系统贡献，不称其 Qwen 首席架构师，也不据此确认 2026 年职务。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：资源利用率优化必须落实到可收回的分配和可迁移的状态；静态空闲不等于可安全共享。

思维方式

  • 将可回收显存与持续驻留状态分开核算。
  • 把全局负载指标追溯到每个实例的排队与资源竞争。

可复用提问

  • 迁移与共享释放的容量，是否超过其引入的带宽开销和服务干扰？

适用边界

AntMan 的训练阶段性与 Llumnix 的 append-only KV 状态属于不同前提。近零停顿不代表零迁移带宽或零总迁移时间；长上下文、慢链路及显存紧张都可能限制收益。

建议诊断 · 编辑提炼

分别测资源保证任务的进度、共享任务吞吐、迁移总时间与停顿，并扫描 KV 增长速率及有效网络带宽。

架构挑战者 · 动态资源分配能否追上工作负载变化

迁移与共享释放的容量，是否超过其引入的带宽开销和服务干扰？

技能：A2 交叉条件 A3 瓶颈识别 A4 局部性推理 A6 规模扩展 A8 软硬件边界 A9 工作负载先行

变量与比较边界
初始 KV 状态 S；有效复制带宽 B；状态增长速率 r；排队收益；迁移停顿；保证任务减速率
条件性模型 · 编辑提炼
本站条件模型：连续复制近似下 T_migrate≈S/(B−r)，要求 B>r；迁移价值约为减少的排队与容量成本减去复制、停顿和干扰成本。
交叉条件
状态增长慢于有效复制速度且负载不均持续足够久时迁移可能有利；瞬时热点和拥塞链路可能不值得迁移。
最强反例
集群平均显存占用下降，但迁移抢占网络使高优先级请求的 token 间延迟超标。
生产验证
固定请求分布与 SLO，对比静态调度、只分流和允许迁移；报告 p99 延迟、迁移流量、保证任务减速及单位合格请求成本。
跨领域迁移
用于评估推理池弹性、GPU 混部及 CPU 内存承接方案，避免把名义空闲全部计为可售容量。

已核验来源与证据范围

  1. AntMan: Dynamic Scaling on GPU Clusters for Deep Learning

    Wencong Xiao, Shiru Ren, Yong Li, Yang Zhang, Pengyang Hou, Zhi Li, Yihui Feng, Wei Lin, Yangqing Jia · 2020-11 · 论文全文；p.1 署名；§3.1.1 Memory Management；§3.1.2 Computation Management；§3.2。已读取署名及所列机制正文；审阅定位保存在本轮证据摘记。；证据：强：作者署名的一手技术作品正文。；用途：共同作者；不把团队全部机制独占归因于个人。。

  2. Llumnix: Dynamic Scheduling for Large Language Model Serving

    Biao Sun, Ziming Huang, Hanyu Zhao, Wencong Xiao, Xinyi Zhang, Yong Li, Wei Lin · 2024-07 · 论文全文；p.1 署名；§4.1；§4.2 Live Migration of LLM Requests，Figures 6–7；§4.3。已读取署名及所列机制正文；审阅定位保存在本轮证据摘记。；证据：强：作者署名的一手技术作品正文。；用途：共同作者；不把团队全部机制独占归因于个人。。

保留的代表来源
  1. AntMan: Dynamic Scaling on GPU Clusters for Deep Learningp.1 署名；§3.1.1 Memory Management；§3.1.2 Computation Management；§3.2
  2. Llumnix: Dynamic Scheduling for Large Language Model Servingp.1 署名；§4.1；§4.2 Live Migration of LLM Requests，Figures 6–7；§4.3
回到人物名单

HPC 与可扩展并行系统 14 位

向量、多线程、多核、空间并行与整机扩展；识别通信、同步和规模边界。

查看本领域名单
210 · 物理布局、系统简洁性与超级计算

Seymour Cray

主领域：HPC 与可扩展并行系统 · 关联领域：物理实现、能效与能源边界

以向量寄存器、流水链接和紧凑整机设计推进超级计算机性能。

最重要贡献

  • 向量寄存器组织减少逐次回访主存的启动负担；链接允许前一功能单元结果立即成为后一单元的操作数。
  • 将存储速度、互连距离和冷却作为超级计算机的共同约束，而非仅追求算术单元峰值。

ACM/IEEE CS Eckert–Mauchly Award · 1989：表彰其推动超级计算机设计的一系列职业成就。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

从 ERA、CDC 到 Cray Research 的系统设计轨迹由本人口述说明；US4128880A 列 Cray 为发明人，但整机实现仍是团队工作。1989 Eckert–Mauchly Award 表彰其推动超级计算机设计的长期成就。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：寄存器暂存与功能单元流水化共同降低重复存储往返；链式衔接减少相关向量操作之间的等待。本人访谈补充了物理距离与存储速度为何决定整机可兑现性能。

思维方式

  • 从存储和物理距离找关键路径。
  • 精简不服务于系统目标的功能。
  • 把使用者反馈用于代际改进。

可复用提问

  • 新增向量执行能力能否被寄存器和主存持续供给？
  • 缩短连线后的热约束是否迫使降频？

适用边界

专利说明一种设计机制，不能单独证明所有实现的实测速率。短向量、存储供给不足或热密度约束仍可能抵消并行收益。

建议诊断 · 编辑提炼

建议验证（尚未执行）：扫描向量长度、链式依赖和存储步长，再验证布局后时序与散热预算。

架构挑战者 · 物理布局、系统简洁性与超级计算

新增向量执行能力能否被寄存器和主存持续供给？

技能：A3 瓶颈识别 A4 局部性推理 A7 PPA 与完整成本

变量与比较边界
Ts：启动周期；n：向量元素数；r：持续元素/周期。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：每元素时间约 Ts/n+1/r；仅为诊断近似。
交叉条件
降低启动与提高持续供给同时作用时，短中向量才能获益。
最强反例
峰值流水吞吐提高但短向量启动和主存等待占优。
生产验证
建议验证（尚未执行）：扫描向量长度、链式依赖和存储步长，再验证布局后时序与散热预算。
跨领域迁移
SIMD流水线及chiplet物理布局。

已核验来源与证据范围

  1. US4128880A: Computer vector register processing

    Seymour R. Cray, Jr. · 1978-12-05 · 专利说明书全文；Description：Background、Summary、vector register chaining；Figures 3–8。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

  2. Interview with Seymour Cray

    Seymour Cray；访谈 David Allison · 1995-05-09 · 本人访谈文字稿；Working Style at ERA；Reducing Distances in the Cray Line；Vector Processing。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

保留的代表来源
  1. Interview with Seymour Cray1995 · 史密森尼保存的本人访谈
  2. US4128880A: Computer vector register processing1978-12-05 · Description：Background、Summary、vector register chaining；Figures 3–8

相关短文：Chiplet 的物理与产品边界 设施功率约束

回到人物名单
211 · 器件技术与科学计算系统

Harvey G. Cragon

主领域：HPC 与可扩展并行系统

把集成电路技术转化为可运行的向量科学计算系统，并为多程序运行设计内存保护。

最重要贡献

  • 本人口述解释TI ASC的向量流水线、CPU指令调用和冷却/制造选择。
  • 与William J. Watson共同提出将读、写、执行请求分别与独立上下界比较的内存保护机制。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

CHM访谈提供本人对ASC设计的回顾；1971专利明确Cragon和Watson共同发明，属于TI团队工作。口述中时间和细节含本人不确定表述，不能作为所有历史数字的精确依据。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：科学计算系统不仅需要算术吞吐，还要让程序访问权限、存储与物理实现共同成立。

思维方式

  • 检查器件条件如何改变组织。
  • 联合考虑运算与数据供给。
  • 把实现约束写进架构选择。
  • 区分可构造方案与理想框图。

可复用提问

  • 新器件允许什么组织？
  • 数据路径是否匹配计算？
  • 哪项实现约束决定上限？

适用边界

专利覆盖所述边界检查，不能等同于当代分页保护或证明全部ASC实现；口述的产品回忆与独立测量证据必须区分。

建议诊断 · 编辑提炼

建立实现约束表，扫描时序、存储供给与资源预算。

架构挑战者 · 器件到系统的兑现

新器件允许什么组织？

技能：A1 假设挑战 A3 瓶颈识别 A7 PPA 与完整成本

变量与比较边界
T_device_saved；T_supply_extra；T_control_extra：暴露时间。
条件性模型 · 编辑提炼
新器件净收益要求 T_device_saved>T_supply_extra+T_control_extra。
交叉条件
系统供给和实现约束允许时，器件提升才可兑现。
最强反例
计算器件更快，存储和控制仍保持旧瓶颈。
生产验证
建立实现约束表，扫描时序、存储供给与资源预算。
跨领域迁移
迁移到先进节点或新存储技术。

已核验来源与证据范围

  1. Oral History of Harvey Cragon

    Harvey Cragon；采访Rosemary Remacle · 2009-05-28 · 本人访谈文字稿；pp.11–14，ASC向量流水线、Fortran循环、冷却。已取得正文并核验所列机制段落；证据：强：实质一手正文；个人归属限于明确署名或自述；用途：贡献、机制与边界。

  2. US3573855A: Computer memory protection

    Harvey G. Cragon、William J. Watson · 1971-04-06 · 专利说明书；Description，Figure 4，bounds registers 86–91；Claims 1–8。已取得正文并核验所列机制段落；证据：强：实质一手正文；个人归属限于明确署名或自述；用途：贡献、机制与边界。

保留的代表来源
  1. IEEE：Cragon 获奖资料1986 · 集成电路与科学计算
  2. Oral History of Harvey Cragon2009-05-28 · pp.11–14，ASC向量流水线、Fortran循环、冷却
  3. US3573855A: Computer memory protection1971-04-06 · Description，Figure 4，bounds registers 86–91；Claims 1–8

相关短文：器件与成品 设施预算

回到人物名单
212 · 向量流水线与存储供给

Tadashi Watanabe · 渡边贞

主领域：HPC 与可扩展并行系统

推进向量系统的可扩展执行，并把实现相关向量长度从目标程序常量中移出。

最重要贡献

  • 所选向量专利通过可读取的最大向量长度寄存器，使同一目标程序适应不同寄存器容量。
  • 另一独立专利用立即数生成与寄存器选择减少特定运算的指令步骤。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项 NEC 专利均列 Tadashi Watanabe 为发明人；与官方履历的NEC向量系统领域相符。专利提供具体机制，不能单凭专利证明每代SX均采用。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：把机器容量暴露为可查询参数，由循环按实际最大向量长度分块；立即数路径则减少不必要的寄存器装载。

思维方式

  • 从应用访问模式设计供给。
  • 比较持续而非峰值吞吐。
  • 联合安排流水线与存储。
  • 检查向量长度及启动代价。

可复用提问

  • 向量单元是否被持续供给？
  • 访问规律能否兑现带宽？
  • 短向量是否被启动开销主导？

适用边界

向量长度可移植性不保证不同硬件上性能相同；分块、启动和存储供给仍有限制。所选专利并非完整SX系统或可编程向量缓存获奖贡献的穷尽证明。

建议诊断 · 编辑提炼

扫描向量长度、步长和工作集，比较持续带宽与有效吞吐。

架构挑战者 · 向量的持续供给

向量单元是否被持续供给？

技能：A3 瓶颈识别 A4 局部性推理 A6 规模扩展

变量与比较边界
F：峰值运算/s；B_eff：有效字节/s；I：运算/字节；L：向量长度。
条件性模型 · 编辑提炼
上界 min(F,B_eff I)，短向量还需计启动与收尾。
交叉条件
增加执行宽度仅在供给及向量长度足以维持时有效。
最强反例
跨步、不规则或短向量使峰值单元长期空闲。
生产验证
扫描向量长度、步长和工作集，比较持续带宽与有效吞吐。
跨领域迁移
迁移到 SVE/SME 或 GPU tensor kernel。

已核验来源与证据范围

  1. US4710867A: Vector processing system

    Tadashi Watanabe · 1987-12-01 · 专利说明书；技术说明：MVR，Figures 1–6，loop STEPS 1–i+5。已取得正文并核验所列机制段落；证据：强：实质一手正文；个人归属限于明确署名或自述；用途：贡献、机制与边界。

  2. EP0180157B1: Information processing unit

    Tadashi Watanabe · 1992-09-30 · 专利说明书；Description，Figures 1–5，data generators 205/206。已取得正文并核验所列机制段落；证据：强：实质一手正文；个人归属限于明确署名或自述；用途：贡献、机制与边界。

保留的代表来源
  1. IEEE：Watanabe 系统与奖项资料1998 · 向量流水线与缓存
  2. US4710867A: Vector processing system1987-12-01 · 技术说明：MVR，Figures 1–6，loop STEPS 1–i+5
  3. EP0180157B1: Information processing unit1992-09-30 · Description，Figures 1–5，data generators 205/206

相关短文：计算与内存预算 局部内核与服务

回到人物名单
213 · 延迟容忍、细粒度多线程与同步

Burton Smith

主领域：HPC 与可扩展并行系统 · 关联领域：CPU 微架构与工业实现

以多指令流和并行余量容忍共享存储延迟

最重要贡献

  • Tera 团队设计每周期选择就绪指令流的处理器；借多个独立流填充存储访问等待，并以地址随机化分散存储热点。
  • Smith 独立署名报告以固定编程模型、线性加速所需并行性和实现成本定义扩展性；指出共享存储的位置不敏感依赖充分的并行余量。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

围绕以多指令流和并行余量容忍共享存储延迟，所选作品分别呈现设计机制及其适用条件。

来源事实 · 与编辑解读分列

  • Tera 团队设计每周期选择就绪指令流的处理器；借多个独立流填充存储访问等待，并以地址随机化分散存储热点。 The Tera Computer System
  • Smith 独立署名报告以固定编程模型、线性加速所需并行性和实现成本定义扩展性；指出共享存储的位置不敏感依赖充分的并行余量。 A Scalable, Shared-Memory, Parallel Computer

机制与核心论证 · 编辑解读

编辑解读：隐藏延迟的资源不是免费线程：评估时应核对可用并行性、在途访问和网络成本能否同时满足。

思维方式

  • 区分降低延迟与容忍延迟，避免把两个目标混为一谈。
  • 寻找足够的独立工作，让等待中的依赖不阻塞全部执行资源。
  • 把同步表达、线程状态和存储系统一起设计。
  • 当局部性难以获得时，检查其他利用机器的方式。

可复用提问

  • 等待期间是否还有足够的独立工作？
  • 线程增加后，瓶颈是否转到带宽或同步？
  • 隐藏延迟的状态成本是否比降低延迟更合算？

适用边界

1990 论文是六人合著设计，1994 收录的报告为另一篇独立作品，但讨论同一 Tera 项目；后者用于扩展性论证，不重复算一次硬件发明。报告中的预测配置和交付时间不作为实际产品结果。

建议诊断 · 编辑提炼

逐步增加独立上下文，联合记录空闲周期、带宽、吞吐和单请求延迟，寻找隐藏等待的饱和点。

架构挑战者 · 上下文能否隐藏等待

等待期间是否还有足够的独立工作？

技能：A3 瓶颈识别 A5 排队与尾延迟 A6 规模扩展

变量与比较边界
m：独立未完成请求数；L：平均服务秒；B：可持续请求/s。
条件性模型 · 编辑提炼
吞吐上界近似 min(m/L,B)；依赖、调度与排队另查。
交叉条件
增加独立上下文在 m/L<B 时有潜力，饱和后不应只增并发。
最强反例
上下文没有独立工作，或带宽竞争使尾部恶化。
生产验证
逐步增加独立上下文，联合记录空闲周期、带宽、吞吐和单请求延迟，寻找隐藏等待的饱和点。
跨领域迁移
迁移到 GPU occupancy 或异步存储队列。

已核验来源与证据范围

  1. The Tera Computer System

    Robert Alverson; David Callahan; Daniel Cummings; Brian Koblenz; Allan Porterfield; Burton Smith · 1990 · 论文全文；§3 Memory；§4 Processors，p.2（扫描页图像核验）。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

  2. A Scalable, Shared-Memory, Parallel Computer

    Burton Smith · 1994（1990年会议报告） · 作者技术文章；pp.129–132：s(p) 扩展性定义、parallel slackness 与延迟/带宽消耗并行性。已读取作者与机制正文；证据：实质一手技术正文；用途：作者本人作品；合著工作保留团队边界。

保留的代表来源
  1. Remembering Burton Smith — Doug Burger2018 · 同事与项目参与者回顾
  2. Microsoft Research 对 Burton Smith 的回顾2018 · 任职机构回顾
  3. The Tera Computer System1990 · §3 Memory；§4 Processors，p.2（扫描页图像核验）
  4. A Scalable, Shared-Memory, Parallel Computer1994（1990年会议报告） · pp.129–132：s(p) 扩展性定义、parallel slackness 与延迟/带宽消耗并行性

相关短文：线程与有效吞吐 共享资源与尾延迟

回到人物名单
214 · 解耦与乱序向量执行

Mateo Valero

主领域：HPC 与可扩展并行系统 · 关联领域：编译器、运行时与并行编程

向量处理器的访存解耦、乱序发射与寄存器重命名

最重要贡献

  • 与 Espasa 研究将地址/访存推进与计算分离，以队列吸收先行访存和消费数据之间的时差。
  • 与 Espasa、Smith 将乱序发射、物理寄存器重命名及恢复状态的机制用于向量处理器，减少寄存器冲突并探索精确异常支持。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

围绕向量处理器的访存解耦、乱序发射与寄存器重命名，所选作品分别呈现设计机制及其适用条件。

来源事实 · 与编辑解读分列

  • 与 Espasa 研究将地址/访存推进与计算分离，以队列吸收先行访存和消费数据之间的时差。 Decoupled Vector Architectures
  • 与 Espasa、Smith 将乱序发射、物理寄存器重命名及恢复状态的机制用于向量处理器，减少寄存器冲突并探索精确异常支持。 Out-of-Order Vector Architectures

机制与核心论证 · 编辑解读

编辑解读：向量长度不能替代延迟容忍；应检查访存能先行多少、队列何时堵塞，以及重命名增加的状态成本。

思维方式

  • 分开地址生成、标量和向量执行的依赖。
  • 检查队列容量与生产消费速率。
  • 跟踪寄存器重命名和精确状态恢复成本。

可复用提问

  • 地址流领先计算的距离是否足够隐藏延迟？
  • 队列满或空是否使解耦失效？
  • 乱序执行收益能否抵消控制与恢复开销？

适用边界

均为合著研究和模拟评估；不将全部向量解耦或乱序思想归为 Valero 独创，也不把所述速度收益视为任意产品保证。

建议诊断 · 编辑提炼

建议验证（尚未执行）：扫描访存延迟、向量长度与队列容量，记录队列满空、停顿周期、有效吞吐及异常恢复正确性。

架构挑战者 · 解耦与乱序向量执行挑战

地址流领先计算的距离是否足够隐藏延迟？

技能：A2 交叉条件 A6 规模扩展 A8 软硬件边界

变量与比较边界
编辑条件模型；λ：目标操作速率（项/秒）；L：平均等待秒数；N：平均在途项数；稳定流假设。
条件性模型 · 编辑提炼
Little关系 N=λL 提示所需在途容量；容量充分仍不保证依赖或带宽可满足。
交叉条件
队列和独立操作足以覆盖延迟，且内存带宽和正确恢复没有成为新瓶颈。
最强反例
地址依赖串行或短向量使队列不足以建立稳定重叠。
生产验证
建议验证（尚未执行）：扫描访存延迟、向量长度与队列容量，记录队列满空、停顿周期、有效吞吐及异常恢复正确性。
跨领域迁移
迁移到向量内核、显式数据搬运与加速器队列。

已核验来源与证据范围

  1. Decoupled Vector Architectures

    Roger Espasa; Mateo Valero · 1996 · 论文全文；§4 The Decoupled Vector Architecture；§6 Length of the Vector Queues。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

  2. Out-of-Order Vector Architectures

    Roger Espasa; Mateo Valero; James E. Smith · 1997 · 论文全文；§2.2 The Dynamic Out-of-Order Vector Architecture；§5 Implementing Precise Traps。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

保留的代表来源
  1. BSC：Runtime-aware architectures团队研究路线；RoMoL
  2. IEEE：Valero 人物资料2007 · 并行计算架构
  3. Decoupled Vector Architectures1996 · §4 The Decoupled Vector Architecture；§6 Length of the Vector Queues
  4. Out-of-Order Vector Architectures1997 · §2.2 The Dynamic Out-of-Order Vector Architecture；§5 Implementing Precise Traps

相关短文：会话调度 任务与通信

回到人物名单
215 · 多核、线程与并行组织

Kunle Olukotun

主领域：HPC 与可扩展并行系统 · 关联领域：CPU 微架构与工业实现

以等面积比较和分层片上存储推动单芯片多处理器设计

最重要贡献

  • 与 Nayfeh、Hammond、Wilson、Chang 比较宽发射单核和四个双发射核；比较显式计入面积、缓存延迟及工作负载并行性。
  • 与 Hammond 描述 Hydra：独立快速 L1、共享片上 L2，以及分离的读/写总线；以写总线侦听维持 L1 一致性。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

围绕以等面积比较和分层片上存储推动单芯片多处理器设计，所选作品分别呈现设计机制及其适用条件。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：增加核数的价值要同时接受串行段、共享数据流量和片上仲裁约束；买方应按负载并行性和存储压力检验收益。

思维方式

  • 先检查独立任务。
  • 比较单核复杂度与多核组织。
  • 计入通信与同步。
  • 共同调整软件和硬件粒度。

可复用提问

  • 什么工作可以并行？
  • 数据供给是否足够？
  • 协调成本在哪里限制扩展？

适用边界

不把 CMP 的全部发明归于个人；1996 年比较与 1998 年 Hydra 报告为研究设计及模型评估，非今日产品实测。

建议诊断 · 编辑提炼

固定预算扫描并行粒度，分解计算、同步和通信时间。

架构挑战者 · 芯片预算与可兑现并行

什么工作可以并行？

技能：A3 瓶颈识别 A6 规模扩展 A7 PPA 与完整成本

变量与比较边界
W：工作时间；S：span；P：核心数；H_comm：暴露协调。
条件性模型 · 编辑提炼
理想下界 max(W/P,S)，实际还受带宽与 H_comm 限制。
交叉条件
新增核心减少的计算时间须超过新增协调及资源干扰。
最强反例
更多核心争用固定带宽，合格吞吐不再增长。
生产验证
固定预算扫描并行粒度，分解计算、同步和通信时间。
跨领域迁移
迁移到 accelerator 数量或 scale-out 节点选择。

已核验来源与证据范围

  1. The Case for a Single-Chip Multiprocessor

    Kunle Olukotun; Basem A. Nayfeh; Lance Hammond; Ken Wilson; Kunyung Chang · 1996 · 论文全文；§4 Two Microarchitectures、§4.1–4.2，等面积与缓存延迟比较。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

  2. Considerations in the Design of Hydra: A Multiprocessor-on-a-Chip Microarchitecture

    Lance Hammond; Kunle Olukotun · 1998 · 论文全文；§3 Memory Hierarchy；§4 Communication Buses；§5 Control Mechanisms。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

保留的代表来源
  1. Stanford：团队原始论文记录1996 起 · 多核研究
  2. ACM：获奖说明2023 · 多核与多线程
  3. The Case for a Single-Chip Multiprocessor1996 · §4 Two Microarchitectures、§4.1–4.2，等面积与缓存延迟比较
  4. Considerations in the Design of Hydra: A Multiprocessor-on-a-Chip Microarchitecture1998 · §3 Memory Hierarchy；§4 Communication Buses；§5 Control Mechanisms

相关短文：更多核心与有效吞吐 稀疏性与同步

回到人物名单
216 · 多线程延迟容忍、缓存一致性与可编程空间并行

Anant Agarwal

主领域：HPC 与可扩展并行系统 · 关联领域：编译器、运行时与并行编程 ／ 存储层次、缓存与数据局部性

Raw 将计算与通信资源显式暴露给编译器

最重要贡献

  • Raw 团队提出由处理器、局部存储与可编程交换机构成的重复 tile，编译器安排静态通信和运算。
  • Raw 原型通过 scalar operand network 连接显式功能单元，软件调度跨 tile 的标量与流数据传输。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

围绕Raw 将计算与通信资源显式暴露给编译器，所选作品分别呈现设计机制及其适用条件。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：当全局连线成为瓶颈，应审查通信是否进入架构和编译调度，而不只增加运算单元。

思维方式

  • 将通信纳入算法。
  • 明确计算的空间放置。
  • 比较静态与动态安排。
  • 检查编译可实现性。
  • 区分延迟容忍（切换线程）与消除延迟（改变数据放置或一致性）。

可复用提问

  • 显式放置节省的控制开销是否超过通信与编译代价？
  • 拓扑改变哪条依赖？
  • 不规则任务怎样处理？
  • 多线程隐藏的等待，是否被额外的缓存压力和一致性流量抵消？

适用边界

两篇均为 Raw 团队合著；不能由 Agarwal 署名推断其独自负责交换机、芯片或编译器。早期设想与后期原型须区分。

建议诊断 · 编辑提炼

扫描映射与输入变化，测跳数、同步、负载偏斜及端到端时间。

架构挑战者 · 空间映射挑战

显式放置节省的控制开销是否超过通信与编译代价？

技能：A4 局部性推理 A6 规模扩展 A8 软硬件边界

变量与比较边界
T_ctrl_saved；T_comm_extra；T_imbalance：暴露时间。
条件性模型 · 编辑提炼
净收益要求 T_ctrl_saved > T_comm_extra+T_imbalance。
交叉条件
规则性和局部性足以抵消显式组织的新成本。
最强反例
输入变化使静态映射严重失衡。
生产验证
扫描映射与输入变化，测跳数、同步、负载偏斜及端到端时间。
跨领域迁移
迁移到 systolic 或专家并行。

已核验来源与证据范围

  1. Baring It All to Software: Raw Machines

    Elliot Waingold; Michael Taylor; Devabhaktuni Srikrishna; Vivek Sarkar; Walter Lee; Victor Lee; Jang Kim; Matthew Frank; Peter Finch; Rajeev Barua; Jonathan Babb; Saman Amarasinghe; Anant Agarwal · 1997 · 论文全文；pp.86–89：Small replicated tiles、Programmable Integrated Interconnect及编译器静态调度。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

  2. Evaluation of the Raw Microprocessor: An Exposed-Wire-Delay Architecture for ILP and Streams

    Michael Bedford Taylor; Walter Lee; Jason Miller; David Wentzlaff; Ian Bratt; Ben Greenwald; Henry Hoffmann; Paul Johnson; Jason Kim; James Psota; Arvind Saraf; Nathan Shnidman; Volker Strumpen; Matt Frank; Saman Amarasinghe; Anant Agarwal · 2004 · 论文全文；§2 Architecture Overview；§3 Implementation；§4 Results。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

保留的代表来源
  1. ACM SIGARCH Maurice Wilkes Award：2001 贡献说明代表性公开来源 · 2026-10-05 核对
  2. MIT Raw：原始研究文档代表性原始资料 · 阅读核对 2026-10-05
  3. Baring It All to Software: Raw Machines1997 · pp.86–89：Small replicated tiles、Programmable Integrated Interconnect及编译器静态调度
  4. Evaluation of the Raw Microprocessor: An Exposed-Wire-Delay Architecture for ILP and Streams2004 · §2 Architecture Overview；§3 Implementation；§4 Results

相关短文：通信与同步 局部加速与完整服务

回到人物名单
217 · 超级计算机的完整扩展

Steve Scott

主领域：HPC 与可扩展并行系统 · 关联领域：网络、互连与通信

高基数路由器与分组互连：在网络跳数、布线成本和拥塞之间取舍

最重要贡献

  • Scott、Abts、Kim、Dally 的 BlackWidow 网络以高基数 folded-Clos 连接系统；YARC 采用规则 tile 与分层交换，避免单一大 crossbar 的复杂度。
  • Dragonfly 团队将一组路由器视为更高基数的虚拟路由器，使最短路至多跨越一个全局通道，并比较最短路、Valiant 及自适应路由。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

围绕高基数路由器与分组互连：在网络跳数、布线成本和拥塞之间取舍，所选作品分别呈现设计机制及其适用条件。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：网络设计应分别预算组内带宽、跨组长线成本和热点绕行代价；低直径不会自动消除拥塞。

思维方式

  • 从整机任务出发。
  • 同时预算通信与存储。
  • 识别扩展后的瓶颈。
  • 检查交付和故障边界。

可复用提问

  • 更多节点为何可能减少单任务效率？
  • 哪项资源没有同步扩展？
  • 整机成本与恢复能否接受？

适用边界

两项均为四人合著。只确认共同技术贡献，不推断谁独自设计拓扑或路由器；论文规模和成本模型有既定技术、负载条件。

建议诊断 · 编辑提炼

扫描节点数与工作规模，测通信、同步、内存、故障恢复和成本。

架构挑战者 · 整机扩展挑战

更多节点为何可能减少单任务效率？

技能：A3 瓶颈识别 A6 规模扩展 A7 PPA 与完整成本

变量与比较边界
T_comp_saved；T_comm_extra；T_sync_extra：暴露时间。
条件性模型 · 编辑提炼
扩展净收益要求 T_comp_saved>T_comm_extra+T_sync_extra。
交叉条件
通信和同步增量不能吞没并行计算节省。
最强反例
强扩展到小分块后同步主导。
生产验证
扫描节点数与工作规模，测通信、同步、内存、故障恢复和成本。
跨领域迁移
迁移到多机 AI 训练。

已核验来源与证据范围

  1. The BlackWidow High-Radix Clos Network

    Steve Scott; Dennis Abts; John Kim; William J. Dally · 2006 · 论文全文；§2 BlackWidow Network；§3 YARC Microarchitecture。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

  2. Technology-Driven, Highly-Scalable Dragonfly Topology

    John Kim; William J. Dally; Steve Scott; Dennis Abts · 2008 · 论文全文；§3 Dragonfly Topology；§4.1 Routing on the Dragonfly；§4.2 Evaluation。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

保留的代表来源
  1. Sandia：公开历史报告与人物介绍代表性原始资料 · 阅读核对 2026-10-05
  2. The BlackWidow High-Radix Clos Network2006 · §2 BlackWidow Network；§3 YARC Microarchitecture
  3. Technology-Driven, Highly-Scalable Dragonfly Topology2008 · §3 Dragonfly Topology；§4.1 Routing on the Dragonfly；§4.2 Evaluation

相关短文：通信与同步 设施电力约束

回到人物名单
218 · 领域专用系统与科学产出

David E. Shaw

主领域：HPC 与可扩展并行系统 · 关联领域：GPU、AI 与专用加速

Anton 专用计算以细粒度通信和多层数值验证服务分子动力学

最重要贡献

  • Anton 验证团队用 RTL、C++ 架构仿真及数值模型组成层级验证；数值层另检查定点运算和舍入对长期模拟的影响。
  • Anton 3 网络团队将远端写入与 SRAM 计数器更新结合；本地 blocking read 等待预期输入计数，降低数据到达至使用的延迟。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

围绕Anton 专用计算以细粒度通信和多层数值验证服务分子动力学，所选作品分别呈现设计机制及其适用条件。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：专用机的成功指标是可信科学轨迹的完成时间；加速计算时也要共设计通信触发条件与长期数值正确性。

思维方式

  • 固定科学目标与精度。
  • 专用化关键任务。
  • 联合设计算法与机器。
  • 核算长期适用性。

可复用提问

  • 专用系统的优势能否转化为更多可信科学结果？
  • 目标变化会损失多少价值？
  • 研发如何被使用量摊销？

适用边界

Shaw 是两项团队作品的共同作者，不据署名分配具体 ASIC、网络或验证模块；不将短程 bitwise 检查等同于全部长期科学有效性。

建议诊断 · 编辑提炼

匹配任务验证结果，再测有效模拟量、时间、能量、利用率和研究适用性。

架构挑战者 · 科学专用化挑战

专用系统的优势能否转化为更多可信科学结果？

技能：A2 交叉条件 A7 PPA 与完整成本 A10 产品判断

变量与比较边界
K：专用研发成本；s：单位有效科学产出的净节省；N：使用量。
条件性模型 · 编辑提炼
同精度目标下要求 N s>K，另查未来任务覆盖。
交叉条件
足够稳定的任务和使用量才能摊销专用系统。
最强反例
任务或科学模型变化使专用资源无法复用。
生产验证
匹配任务验证结果，再测有效模拟量、时间、能量、利用率和研究适用性。
跨领域迁移
迁移到 AI ASIC 或存储 accelerator。

已核验来源与证据范围

  1. Hierarchical Simulation-Based Verification of Anton, a Special-Purpose Parallel Machine

    J.P. Grossman, John K. Salmon, C. Richard Ho, Douglas J. Ierardi, Brian Towles, Brannon Batson, Jochen Spengler, Stanley C. Wang, Rolf Mueller, Michael Theobald, Cliff Young, Joseph Gagliardo, Martin M. Deneroff, Ron O. Dror, David E. Shaw · 2008 · 论文全文；作者栏；§III.A–C接口绑定及混合仿真；§IV数值验证；§V讨论。已取得全文并核验所列机制章节、作者栏和适用边界；证据：一手技术正文；共同作者署名；用途：David E. Shaw 为列名共同作者；未划分个人验证模块责任。

  2. The Specialized High-Performance Network on Anton 3

    Keun Sup Shim; Brian Greskamp; Brian Towles; Bruce Edwards; J.P. Grossman; David E. Shaw · 2022 · 论文全文；§II.C Pairwise Interactions data flow；§III.A Counted Write and Blocking Read Synchronization；§III.B Packets and Routing。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

保留的代表来源
  1. D. E. Shaw Research：Anton 技术资料代表性原始资料 · 阅读核对 2026-10-05
  2. Hierarchical Simulation-Based Verification of Anton, a Special-Purpose Parallel Machine2008 · 作者栏；§III.A–C接口绑定及混合仿真；§IV数值验证；§V讨论
  3. The Specialized High-Performance Network on Anton 32022 · §II.C Pairwise Interactions data flow；§III.A Counted Write and Blocking Read Synchronization；§III.B Packets and Routing

相关短文：局部加速与完整服务 服务价值与比较单位

回到人物名单
219 · 处理器与片上网络协同

Pete Bannon

主领域：HPC 与可扩展并行系统 · 关联领域：网络、互连与通信

把计算核心、数据供给与互连组织成面向完整系统目标的处理器。

最重要贡献

  • 作为合作者设计Alpha 21364的片上路由与目录一致性网络，通过独立虚拟通道支持协议进展。
  • 与Tesla团队共同设计FSD计算平台，以数据复用、专用量化/池化和双SoC冗余适配既定任务。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2002论文列Peter Bannon；2019官方幻灯片列Pete Bannon、Ganesh Venkataramanan、Debjit Das Sarma、Emil Talpes、Bill McGee及团队。两项均为合作系统，不将路由、NNA或整车安全独占归于个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：用集成减少通信开销，同时把协议、数据复用和非矩阵运算纳入瓶颈分析；仅扩大计算阵列不能保证端到端收益。

思维方式

  • 将内存控制与通信组织纳入处理器性能，而非只优化核心。
  • 先固定任务、正确性与资源边界，再判断 处理器与片上网络协同 的收益。
  • 把新增负担显式放入比较：热点和路由竞争使平均链路利用率掩盖尾部拥塞。

可复用提问

  • 核心吞吐翻倍，互连吞吐固定，整机在哪里停止扩展？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

Alpha的吞吐取决于拓扑和通信流量；FSD幻灯片中的硬件冗余和网络特定能效不等于自动驾驶安全认证，也不保证适用于不同模型。

建议诊断 · 编辑提炼

按消息路径测注入率、拥塞与完成时间，扫并发及拓扑；通信主导即否证核心扩展。

架构挑战者 · 处理器与片上网络协同挑战

核心吞吐翻倍，互连吞吐固定，整机在哪里停止扩展？

技能：A3 瓶颈识别 A5 排队与尾延迟 A6 规模扩展

变量与比较边界
N：节点；q：每节点消息/s；b：消息字节；B：瓶颈链路 B/s；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
链路需求约 Nqb×拓扑穿越系数；需低于可用 B，并检查排队。
交叉条件
计算节省须超过新增通信关键路径与排队；不能从链路峰值推导 P99。
最强反例
热点和路由竞争使平均链路利用率掩盖尾部拥塞。
生产验证
按消息路径测注入率、拥塞与完成时间，扫并发及拓扑；通信主导即否证核心扩展。
跨领域迁移
迁移到训练集群 collective 拓扑。

已核验来源与证据范围

  1. The Alpha 21364 Network Architecture

    Shubhendu S. Mukherjee、Peter Bannon、Steven Lang、Aaron Spink、David Webb · 2002-01/02 · 论文全文；pp.26–35，router、routing与virtual channels。已取得正文并核验所列机制段落；证据：强：实质一手正文；个人归属限于明确署名或自述；用途：贡献、机制与边界。

  2. Compute Solution for Tesla’s Full Self-Driving Computer

    Pete Bannon、Ganesh Venkataramanan、Debjit Das Sarma、Emil Talpes、Bill McGee & Team · 2019-08 · 作者幻灯片；slides 3–4、9–18，NNA、数据复用与量化/池化。已取得正文并核验所列机制段落；证据：强：实质一手正文；个人归属限于明确署名或自述；用途：贡献、机制与边界。

保留的代表来源
  1. The Alpha 21364 Network Architecture：合作论文代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. Compute Solution for Tesla’s Full Self-Driving Computer2019-08 · slides 3–4、9–18，NNA、数据复用与量化/池化

相关短文：规模与同步

回到人物名单
220 · 并行系统与应用驱动研究

Justin Rattner

主领域：HPC 与可扩展并行系统 · 关联领域：网络、互连与通信

将微处理器、分布式内存和超立方互连组织成可扩展科学计算系统。

最重要贡献

  • 1985本人论文阐述 iPSC 的MIMD节点、分布式内存和超立方消息通信。
  • 后续本人访谈讨论硬件并行能力与软件采用之间的时差及冗余核心取舍。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

iPSC 为 Intel 团队产品，Rattner 的本人论文提供架构论述；不将超立方拓扑原始发明或全部产品实现归于个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：用较小节点扩展计算资源，前提是问题分解足以摊薄通信；软件生态采用速度是系统可用性的组成部分。

思维方式

  • 从未来任务倒推并行、功率、可靠性与通信预算。
  • 固定 W：工作秒；D：关键路径；P：并行度；H：未重叠开销 的定义，按完整任务比较。
  • 先测试最强反例：应用并行度不足，或故障恢复随规模恶化。

可复用提问

  • 并行资源翻倍，但通信与可靠性投入增加，怎样证明扩展值得？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

1985论文中无限扩展的措辞是当时愿景，不能据此宣称无上限性能；访谈中的未来冗余核心为设想，并非量产证据。

建议诊断 · 编辑提炼

扫规模与故障率，测合格完成时间和整任务能量。

架构挑战者 · 并行系统与应用驱动研究挑战

并行资源翻倍，但通信与可靠性投入增加，怎样证明扩展值得？

技能：A1 假设挑战 A6 规模扩展 A7 PPA 与完整成本

变量与比较边界
W：工作秒；D：关键路径；P：并行度；H：未重叠开销；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
T≥max(W/P,D)，用实测 H 校准而非把下界当预测。
交叉条件
减少的计算时间大于通信、调度与恢复新增时间。
最强反例
应用并行度不足，或故障恢复随规模恶化。
生产验证
扫规模与故障率，测合格完成时间和整任务能量。
跨领域迁移
迁移到多 GPU 集群与 agent 扇出。

已核验来源与证据范围

  1. Concurrent processing: A new direction in scientific computing

    Justin Rattner · 1985-07 · 论文全文；PDF pp.168–177，印刷页157及159起，iPSC架构与通信。已取得正文并核验所列机制段落；证据：强：实质一手正文；个人归属限于明确署名或自述；用途：贡献、机制与边界。

  2. Intel CTO Talks Architecture and AMD Rivalry

    Justin Rattner；访谈 Bryan Gardiner · 2007-10-09 · 本人访谈；Q&A：hardware/software gap、spare cores、architecture tradeoffs。已取得正文并核验所列机制段落；证据：强：实质一手正文；个人归属限于明确署名或自述；用途：贡献、机制与边界。

保留的代表来源
  1. Justin Rattner：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Concurrent processing: A new direction in scientific computing1985-07 · PDF pp.168–177，印刷页157及159起，iPSC架构与通信
  3. Intel CTO Talks Architecture and AMD Rivalry2007-10-09 · Q&A：hardware/software gap、spare cores、architecture tradeoffs

相关短文：规模与同步

回到人物名单
242 · 应用驱动协同设计与HPC能效

John Shalf

主领域：HPC 与可扩展并行系统 · 关联领域：物理实现、能效与能源边界 ／ 存储层次、缓存与数据局部性

通过科学计算内核将存储层次、数据布局和多核并行协同优化

最重要贡献

  • Cell 研究团队以显式 DMA 和双缓冲重叠数据移动与 SPE 计算，同时区分解析模型、模拟与硬件验证。
  • SpMV 团队联合使用数据结构变换、分块及 NUMA/线程亲和性优化，分析带宽与延迟容忍对多核扩展的限制。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

围绕通过科学计算内核将存储层次、数据布局和多核并行协同优化，所选作品分别呈现设计机制及其适用条件。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：评估平台不能只比峰值 FLOPS；应把可实现带宽、布局转换、软件投入与并行映射纳入同一个性能模型。

思维方式

  • 由应用阶段确定计算、访存与通信需求。
  • 将单节点优化放回集群同步与能量预算。
  • 用共同设计比较改变算法、数据表示和硬件的收益。

可复用提问

  • 算力翻倍后，哪个应用阶段完全不会变快？
  • 减少数据移动与增加计算单元，哪项先改善合格产出？
  • 低功耗节点增加节点数后，通信和运维代价如何变化？

适用边界

两项均为 Williams 等人共同署名研究；本文不分配个人具体代码或实验责任，也不将该研究误称为本人设计 Cell 处理器。

建议诊断 · 编辑提炼

建议验证（尚未执行）：对代表性应用逐阶段追踪计算、内存和网络，做节点数与数据分解扫描；比较完整求解时间及能量。

架构挑战者 · 应用驱动协同设计与HPC能效挑战

算力翻倍后，哪个应用阶段完全不会变快？

技能：A3 瓶颈识别 A6 规模扩展 A7 PPA 与完整成本

变量与比较边界
Tc、Tm、Tn：某阶段计算、访存、网络秒；Ts：串行秒；P：整机平均W；完全重叠仅作理想下界；参数需由待评估系统测量。
条件性模型 · 编辑提炼
阶段时间下界 T≥max(Tc,Tm,Tn)+Ts；任务能量按实测 E=P×T。
交叉条件
新系统实测T和E均满足目标；仅Tc下降不能保证max项下降。
最强反例
增加节点降低局部计算时间，却放大通信、同步或数据复制。
生产验证
建议验证（尚未执行）：对代表性应用逐阶段追踪计算、内存和网络，做节点数与数据分解扫描；比较完整求解时间及能量。
跨领域迁移
迁移到AI训练集群、chiplet系统与应用驱动CPU采购。

已核验来源与证据范围

  1. Scientific Computing Kernels on the Cell Processor

    Samuel Williams; John Shalf; Leonid Oliker; Shoaib Kamil; Parry Husbands; Katherine Yelick · 2007 · 论文全文；§4 Programming Models；§5 Simulation Methodology；§7 Sparse Matrix Vector Multiply。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

  2. Optimization of Sparse Matrix-Vector Multiplication on Emerging Multicore Platforms

    Samuel Williams; Leonid Oliker; Richard Vuduc; John Shalf; Katherine Yelick; James Demmel · 2007 · 论文全文；§4 SpMV Optimizations，§4.1–4.2：NUMA映射、cache/local-store blocking。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

保留的代表来源
  1. Hot Chips 2008公开议程[Public] Roofline报告共同作者列名；实际演讲者未确认
  2. Berkeley Lab：2025 Seymour Cray奖与协同设计贡献[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  3. Scientific Computing Kernels on the Cell Processor2007 · §4 Programming Models；§5 Simulation Methodology；§7 Sparse Matrix Vector Multiply
  4. Optimization of Sparse Matrix-Vector Multiplication on Emerging Multicore Platforms2007 · §4 SpMV Optimizations，§4.1–4.2：NUMA映射、cache/local-store blocking

相关短文：兆瓦约束 更多核心

回到人物名单
257 · Blue Gene/L、通信与机架封装

Todd Takken

主领域：HPC 与可扩展并行系统 · 关联领域：网络、互连与通信 ／ 物理实现、能效与能源边界

参与 Blue Gene/L，以低功耗节点、专用通信网络和机架封装协同实现大规模并行。

最重要贡献

  • Blue Gene/L 团队用多种通信网络分别处理邻近通信、集体操作和其他系统需求。
  • 封装与散热设计把低功耗计算节点组合到可交付的高密度机架中。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

IBM Blue Gene/L 系统与封装论文均列 T. Takken 为合作者；系统总架构、网络、电路与封装为大型团队成果，本次不声称其独自提出整个系统。

机制与核心论证 · 编辑解读

2005 系统论文展示 3D torus 和集体网络等不同功能路径；封装论文摘要解释高密度节点的供电、散热与系统目标。本站将两者连接为：规模扩展不仅由节点算力决定，还依赖算法映射、通信和物理可交付性。

思维方式

  • 一起检查算法通信模式、网络拓扑、同步与机架约束。
  • 任务分解能否同时匹配通信拓扑和机架功耗预算？

可复用提问

  • 任务分解能否同时匹配通信拓扑和机架功耗预算？
  • 保持完整任务与约束后，收益是否仍然存在？

适用边界

邻近通信适合 torus，不规则全局通信或同步可能限制效率；机架密度不等于每任务成本下降。第二论文只取得官方摘要，封装细节仍需全文。

建议诊断 · 编辑提炼

围绕“任务分解能否同时匹配通信拓扑和机架功耗预算？”测量下列变量：节点数 N；计算时间 C；通信 M；同步 S；机架功率预算。 将假设与结果分别记录。

架构挑战者 · 拓扑映射与系统扩展

任务分解能否同时匹配通信拓扑和机架功耗预算？

技能：A4 局部性推理 A6 规模扩展 A7 PPA 与完整成本

变量与比较边界
节点数 N；计算时间 C；通信 M；同步 S；机架功率预算。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T(N)=C(N)+M(N)+S(N)，仅对不能重叠的分解；效率 E=T(1)/(N·T(N))。
交叉条件
通信/同步增幅小于计算减少量，且供电散热约束满足。
最强反例
全局交换或慢节点同步使新增节点降低有效效率。
生产验证
围绕“任务分解能否同时匹配通信拓扑和机架功耗预算？”测量下列变量：节点数 N；计算时间 C；通信 M；同步 S；机架功率预算。 将假设与结果分别记录。
跨领域迁移
迁移时重新定义任务、软件和系统成本，不直接外推原文性能数字。

已核验来源与证据范围

  1. Overview of the Blue Gene/L System Architecture

    Alan Gara; Matthias A. Blumrich; Dong Chen; ...; Todd Takken 等 · 2005 · 论文全文；IBM JRD 49(2/3)；系统、通信网络与应用映射章节。正文已获取并核验；证据：强；用途：机制与归属。

  2. Packaging the Blue Gene/L Supercomputer

    IBM Blue Gene/L 团队；包括 T. Takken · 2005 · 原论文摘要；IBM Research 官方论文摘要与作者列表。公开网页工具获取摘要；未取得全文；证据：中；用途：机架封装目标与归属。

保留的代表来源
  1. Overview of the Blue Gene/L System Architecture2005 · 论文全文 · IBM JRD 49(2/3)；系统、通信网络与应用映射章节
  2. Packaging the Blue Gene/L Supercomputer2005 · 原论文摘要 · IBM Research 官方论文摘要与作者列表
回到人物名单
306 · 显式通信成本与并行语言协同

David Culler

主领域：HPC 与可扩展并行系统 · 关联领域：网络、互连与通信 ／ 编译器、运行时与并行编程

把远程操作的发起、传输和完成拆开，让程序能够表达局部性并重叠通信。

最重要贡献

  • Active Messages 团队将消息到达与短处理程序连接，减少一般消息调度负担，并把长计算的调度留给上层。
  • Split-C 团队在全局地址空间中保留本地/远程区别，通过分阶段赋值与 sync 分离访问发起和完成。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Active Messages 与 Split-C 论文共同作者；本档案核验通信机制及语言接口，不将整个 Berkeley 并行系统成果归于单人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：统一地址空间可以降低编程障碍，但应保留足够的成本信息，让程序主动安排访问批量、数据布局与完成点。

思维方式

  • 先消除不必要的远程访问，再隐藏剩余延迟。
  • 检查接口是否让独立通信能同时在途。

可复用提问

  • 远程访问已经异步化，为何运行时间仍随访问次数线性增长？

适用边界

证据来自早期分布式内存系统与原型语言；现代 RDMA、NUMA 和 CXL 的安全、进展及缓存语义需另行验证。

建议诊断 · 编辑提炼

分别测空处理程序开销、请求注入率和批次完成时间；保持总字节数不变扫批量，记录进展线程CPU占用与同步成本。

架构挑战者 · 把远程操作的发起、传输和完成拆开，让程序能够表达局部性并重叠通信。

远程访问已经异步化，为何运行时间仍随访问次数线性增长？

技能：A3 瓶颈识别 A4 局部性推理 A6 规模扩展 A8 软硬件边界

变量与比较边界
独立请求数n；往返延迟L；每请求发起成本o；稳态服务间隔g；可重叠计算C；完成屏障成本s
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：T≈max(C,n·o,L+(n−1)·g)+s，仅适用于独立请求且发送、传输、计算可按假设重叠的批次。
交叉条件
增加在途请求只能在独立性充足且网络尚未拥塞时隐藏延迟；达到发起或服务速率上限后，批量收益趋缓。
最强反例
链式指针追踪必须等上一跳返回才知道下一地址；即使接口异步，单链仍缺少可重叠工作。
生产验证
分别测空处理程序开销、请求注入率和批次完成时间；保持总字节数不变扫批量，记录进展线程CPU占用与同步成本。
跨领域迁移
用于评估远程内存和异步I/O接口：同时审查表达能力、依赖关系与通信进展。

已核验来源与证据范围

  1. Active Messages: A Mechanism for Integrated Communication and Computation

    Thorsten von Eicken, David E. Culler, Seth Copen Goldstein, Klaus Erik Schauser · 1992 · 论文全文；§2；§3.3；§4.2；PDF pp.2–4、8、10。已取得PDF可检索正文，阅读署名及所列机制段落；不是仅据摘要或书目认定。；证据：强：原始团队署名论文及机制正文；用途：贡献机制、比较假设与适用边界。

  2. Parallel Programming in Split-C

    David E. Culler, Andrea Dusseau, Seth Copen Goldstein, Arvind Krishnamurthy, Steven Lumetta, Thorsten von Eicken, Katherine Yelick · 1993 · 论文全文；§1.1；§4 Split-Phase Access；PDF pp.1、6–7。已取得PDF可检索正文，阅读署名及所列机制段落；不是仅据摘要或书目认定。；证据：强：原始团队署名论文及机制正文；用途：贡献机制、比较假设与适用边界。

保留的代表来源
  1. Active Messages: A Mechanism for Integrated Communication and Computation§2；§3.3；§4.2；PDF pp.2–4、8、10
  2. Parallel Programming in Split-C§1.1；§4 Split-Phase Access；PDF pp.1、6–7
回到人物名单

物理实现、能效与能源边界 32 位

从电路、数据移动与能源预算检验架构选择，而非仅比较运算或峰值指标。

查看本领域名单
221 · 电路成本、能耗约束与任务匹配

Mark Horowitz

主领域：物理实现、能效与能源边界 · 关联领域：GPU、AI 与专用加速

以每项有用工作的能量和数据搬移成本约束并行扩展。

最重要贡献

  • 在 ISSCC 技术论文中分析并行化、通用处理开销与内存能量的限制。
  • 参与以移动 DRAM 构建能量比例性更佳的服务器内存架构研究。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本人技术综述与合作内存架构论文连接器件能量、处理器结构和系统工作负载。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：先核算计算、存储与传输的任务能量，再决定增加核心、扩大缓存或改变内存接口。

思维方式

  • 把性能要求换算成能量和功率预算，检查资源能否同时运行。
  • 区分运算本身与为通用性付出的指令、控制和存储成本。
  • 检查增加并行资源时，访存、泄漏和组织开销是否也增长。
  • 在任务匹配的收益与工具、开发和技术迁移成本之间做选择。

可复用提问

  • 每单位有用输出的能量由什么组成？
  • 更多核心是否只是在复制控制与存储开销？
  • 专用化省下的能量能否覆盖其开发和灵活性代价？

适用边界

ISSCC 数值为特定工艺的粗略估计；LPDDR2 研究含模型与仿真，不直接代表现代 LPDDR 或量产服务器收益。

建议诊断 · 编辑提炼

固定质量和完成时间要求，分解计算、控制、存储与静态能耗，比较通用与专用实现的完整能量账。

架构挑战者 · 单位有用工作的能量

每单位有用输出的能量由什么组成？

技能：A2 交叉条件 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
E_task：J/合格任务；P_budget：W；G：任务/s。
条件性模型 · 编辑提炼
功率绑定的能量上界 G≤P_budget/E_task；实测另含供给和空闲。
交叉条件
专用实现降低完整 E_task 且满足质量/延迟，才增加功率受限容量。
最强反例
运算能量下降，但移动与静态能量使总账不变。
生产验证
固定质量和完成时间要求，分解计算、控制、存储与静态能耗，比较通用与专用实现的完整能量账。
跨领域迁移
迁移到推理 tokens/J 或设施 MW 采购。

已核验来源与证据范围

  1. Computing’s Energy Problem (and what we can do about it)

    Mark Horowitz · 2014 · 论文全文；§4 The Limits of Parallelism；§5 Don’t Forget the Memory Energy；§6。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：单作者技术论文。。

  2. Towards Energy-Proportional Datacenter Memory with Mobile DRAM

    Krishna T. Malladi; Frank A. Nothaft; Karthika Periyathambi; Benjamin C. Lee; Christos Kozyrakis; Mark Horowitz · 2012 · 论文全文；§3 Experimental Methodology；§4 Improving Memory Efficiency；§5 架构与信号完整性。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：署名共同作者；该作品支持团队贡献，未据署名推断个人独占责任。。

保留的代表来源
  1. Computing’s Energy Problem (and what we can do about it)2014 · ISSCC 原论文的公开镜像；第 4–6 节
  2. Towards Energy-Proportional Datacenter Memory with Mobile DRAM2012 · §3 Experimental Methodology；§4 Improving Memory Efficiency；§5 架构与信号完整性

相关短文：每兆瓦的有效产出 局部加速与功率代价

回到人物名单
222 · 低功耗架构与技术协同

Trevor Mudge

主领域：物理实现、能效与能源边界 · 关联领域：CPU 微架构与工业实现

按状态保留成本和任务性能需求实施功耗控制。

最重要贡献

  • 参与 Drowsy Caches 的保留状态低漏电缓存研究。
  • 与 Flautner 共同设计 Vertigo 的 Linux 性能设置框架。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Drowsy Caches 是 Flautner、Kim、Martin、Blaauw、Mudge 合作成果；Vertigo 由 Flautner 与 Mudge 合作。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：控制策略应知道何时可以变慢以及何种状态必须保留，而不只追求最低瞬时功率。

思维方式

  • 在设计开始时写入功率预算。
  • 区分瞬时功率与任务能耗。
  • 联合考虑架构和器件技术。
  • 检验资源投入能否转化为有效工作。

可复用提问

  • 瓶颈来自功率、能量还是时间？
  • 增加资源后的有效工作增加多少？
  • 技术条件改变后最优组织会怎样移动？

适用边界

Drowsy 结果依赖电路和架构模拟；Vertigo 以性能档位为主要实测指标，不能将档位下降百分比直接称作实测能量节省。

建议诊断 · 编辑提炼

在同一任务与延迟约束下扫描功率预算，比较吞吐、完成时间与总能量。

架构挑战者 · 功率、能量与时间分账

瓶颈来自功率、能量还是时间？

技能：A2 交叉条件 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
P(t)：W；T：任务秒；E：J；D：deadline。
条件性模型 · 编辑提炼
E=∫_0^T P(t)dt；同时满足瞬时功率预算和 T≤D。
交叉条件
只有完整任务能量降低且功率/完成时间均合格，才算净改善。
最强反例
降频降低瞬时功率却延长执行，静态能量上升。
生产验证
在同一任务与延迟约束下扫描功率预算，比较吞吐、完成时间与总能量。
跨领域迁移
迁移到 DVFS、液冷预算或 GPU power cap。

已核验来源与证据范围

  1. Drowsy Caches: Simple Techniques for Reducing Leakage Power

    Krisztián Flautner; Nam Sung Kim; Steve Martin; David Blaauw; Trevor Mudge · 2002 · 论文全文；pp.2–3 低压状态保持、Figure 2、Table 2 唤醒与标签方案；pp.8–10 能量与边界。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：署名共同作者；该作品支持团队贡献，未据署名推断个人独占责任。。

  2. Vertigo: Automatic Performance-Setting for Linux

    Krisztián Flautner; Trevor Mudge · 2002 · 论文全文；§2 Performance-setting algorithms；§2.1–2.2 工作量与逐任务历史；§1/§4 指标边界。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：署名共同作者；该作品支持团队贡献，未据署名推断个人独占责任。。

保留的代表来源
  1. IEEE：2014 获奖说明低功耗架构与技术交互
  2. Drowsy Caches: Simple Techniques for Reducing Leakage Power2002 · pp.2–3 低压状态保持、Figure 2、Table 2 唤醒与标签方案；pp.8–10 能量与边界
  3. Vertigo: Automatic Performance-Setting for Linux2002 · §2 Performance-setting algorithms；§2.1–2.2 工作量与逐任务历史；§1/§4 指标边界

相关短文：设施电力与有效吞吐 执行机制与功耗

回到人物名单
223 · 非传统执行与存储组织

Al Davis

主领域：物理实现、能效与能源边界 · 关联领域：存储层次、缓存与数据局部性

与团队从数据放置和激活粒度改造内存效率，使 DRAM 服务有效数据而非大量无用位。

最重要贡献

  • Micro-Pages 将不同页面的热点小块合并放入同一 DRAM 行，提升行缓冲利用率。
  • 参与提出选择性位线激活和单子阵列访问，减少过取，并重新处理可靠性与器件接口。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项工作为 Utah 与 HP 合作或 Utah 团队论文，Davis 均为共同作者；这是所选代表贡献，不据此将全部机制或指标归其个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：数据放置路线保留 DRAM 接口，以迁移与地址间接映射提高有用命中；器件路线减少每次请求激活的电路，两者分别改变访问局部性和访问粒度。

思维方式

  • 测每次激活真正使用了多少字节。
  • 区分提高局部性与缩小激活粒度。
  • 把迁移和容错开销放回账本。

可复用提问

  • 内存能量消耗主要来自有用传输还是无用激活？
  • 热点稳定时间是否足够偿还迁移？

适用边界

热点迁移有复制、TLB 或映射表开销；单子阵列路线需要不同接口及可靠性设计。论文模拟收益不代表所有实际设备；高行局部性负载可能不需要这些改造。

建议诊断 · 编辑提炼

建议验证（尚未执行）：重放访问轨迹，比较行利用率、激活次数、排队、TLB 与迁移能量，保持同等容错目标。

架构挑战者 · 非传统执行与存储组织

内存能量消耗主要来自有用传输还是无用激活？

技能：A4 局部性推理 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
N：未来访问次数；ΔE：每次节约；Em：迁移和映射成本。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：热点重排要求 N×ΔE>Em，且地址转换不破坏性能。
交叉条件
局部热点长期存在而原行布局利用率低。
最强反例
短暂热点或已有高行命中使迁移无益。
生产验证
建议验证（尚未执行）：重放访问轨迹，比较行利用率、激活次数、排队、TLB 与迁移能量，保持同等容错目标。
跨领域迁移
HBM和分层内存数据放置。

已核验来源与证据范围

  1. Micro-Pages: Increasing DRAM Efficiency with Locality-Aware Data Placement

    Kshitij Sudan、Niladrish Chatterjee、David Nellans、Manu Awasthi、Rajeev Balasubramonian、Al Davis · 2010-03 · 论文全文；§1、§3.1–3.2，pp.4–6。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

  2. Rethinking DRAM Design and Organization for Energy-Constrained Multi-Cores

    Aniruddha N. Udipi、Naveen Muralimanohar、Niladrish Chatterjee、Rajeev Balasubramonian、Al Davis、Norman P. Jouppi · 2010-06 · 论文全文；§1–2，SBA/SSA 与可靠性方案。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

保留的代表来源
  1. Utah：本人研究说明代表性原始资料 · 阅读核对 2026-10-05
  2. Micro-Pages: Increasing DRAM Efficiency with Locality-Aware Data Placement2010-03 · §1、§3.1–3.2，pp.4–6
  3. Rethinking DRAM Design and Organization for Energy-Constrained Multi-Cores2010-06 · §1–2，SBA/SSA 与可靠性方案

相关短文：翻译与数据放置 局部加速与完整服务

回到人物名单
224 · 并行递推与前缀计算

Peter Kogge

主领域：物理实现、能效与能源边界 · 关联领域：HPC 与可扩展并行系统 ／ 云、数据中心与基础设施经济性

用函数复合与递归倍增揭示递推计算中的并行性

最重要贡献

  • 与 Harold Stone 在结合及分配等条件下将递推分解为可并行组合的区间，使用 recursive doubling 减少依赖深度。
  • 1974 年独立论文以 companion function 刻画可组合的递推函数，推广前作适用类；明确早先结果是其中的特例。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

围绕用函数复合与递归倍增揭示递推计算中的并行性，所选作品分别呈现设计机制及其适用条件。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：串行写法不必等于串行依赖；先寻找有界表示的可结合组合，再同时核算工作量、数据移动与可用处理器数。

思维方式

  • 先证明运算组合满足算法所需代数条件。
  • 区分并行步数与总工作量。
  • 把通信及同步计入递归倍增代价。

可复用提问

  • 递推是否存在满足所需性质的组合或伴随函数？
  • 减少依赖深度是否引入过多工作与通信？
  • 浮点重排能否满足误差与可复现要求？

适用边界

1973 年算法为 Kogge–Stone 合著；1974 年是新增函数复合框架的后续论文而非同文重刊。对数深度依赖原文机器与代数假设，不等于任意递推都能获得对数运行时间。

建议诊断 · 编辑提炼

建议验证（尚未执行）：比较串行递推与并行实现的结果、工作量、同步轮次和通信量，扫描规模及运算成本。

架构挑战者 · 并行递推与前缀计算挑战

递推是否存在满足所需性质的组合或伴随函数？

技能：A2 交叉条件 A6 规模扩展 A8 软硬件边界

变量与比较边界
编辑条件模型；n：问题规模；w：并行算法总工作量；p：处理器数；d：最长依赖链工作量；计量单位保持一致。
条件性模型 · 编辑提炼
理想执行工作时间至少 max(w/p,d)；真实时间还含通信和同步开销。
交叉条件
仅在代数与数值条件成立且缩短依赖链的收益超过额外工作和通信时采用。
最强反例
非结合操作直接重排导致结果错误，或小规模通信成本压过并行收益。
生产验证
建议验证（尚未执行）：比较串行递推与并行实现的结果、工作量、同步轮次和通信量，扫描规模及运算成本。
跨领域迁移
迁移到前缀扫描、递推求解及并行数值库。

已核验来源与证据范围

  1. A Parallel Algorithm for the Efficient Solution of a General Class of Recurrence Equations

    Peter M. Kogge; Harold S. Stone · 1973 · 论文全文；§II.B–C：函数约束、recursive doubling 算法，Table I；pp.788–790。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

  2. Parallel Solution of Recurrence Problems

    Peter M. Kogge · 1974 · 论文全文；General first-order algorithm：companion function 定义、Theorems 1–2、Table 1；引言明确扩展前作。已取得全文并核验作者及所列机制章节；证据：实质一手技术正文；用途：作者署名作品；贡献按合著团队归属。

保留的代表来源
  1. Notre Dame：本人研究资料代表性原始资料 · 阅读核对 2026-10-05
  2. A Parallel Algorithm for the Efficient Solution of a General Class of Recurrence Equations1973 · §II.B–C：函数约束、recursive doubling 算法，Table I；pp.788–790
  3. Parallel Solution of Recurrence Problems1974 · General first-order algorithm：companion function 定义、Theorems 1–2、Table 1；引言明确扩展前作

相关短文：设施电力约束 通信与同步

回到人物名单
225 · 异步处理器与握手控制

Steve Furber

主领域：物理实现、能效与能源边界 · 关联领域：CPU 微架构与工业实现 ／ 云、数据中心与基础设施经济性

AMULET 异步处理器与四相微流水锁存控制

最重要贡献

  • Furber 的 AMULET1 报告展示独立单元通过握手交换数据；待写寄存器的 FIFO 锁定信息阻止过早读取。
  • 与 Paul Day 使用信号转换图描述四相锁存控制；增加状态变量使输入、输出恢复过程解耦，并讨论时序安全条件。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

围绕AMULET 异步处理器与四相微流水锁存控制，所选作品分别呈现设计机制及其适用条件。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：取消全局时钟不会取消时序约束；应逐条验证握手因果、数据稳定窗口、FIFO占用及控制开销。

思维方式

  • 核对数据稳定窗口与握手因果。
  • 将局部控制复杂度与整体任务能量同时度量。
  • 分别证明正确性和测量能效收益。

可复用提问

  • 核心平均功率低20%、同任务时间长35%，核心任务能量是否下降？
  • 握手和锁存器控制是否引入新的关键路径？
  • FIFO满空与异常状态能否安全恢复？

适用边界

AMULET1 属于曼彻斯特团队；报告明确当时性能/功耗优势仍待证明，不能改写为异步 ARM 已全面优于同步设计。

建议诊断 · 编辑提炼

建议验证（尚未执行）：固定任务与正确性，记录核心及外围平均功率、执行时间和任务能量，并验证握手时序。

架构挑战者 · 异步处理器与握手控制挑战

核心平均功率低20%、同任务时间长35%，核心任务能量是否下降？

技能：A2 交叉条件 A6 规模扩展 A8 软硬件边界

变量与比较边界
编辑条件模型；P：核心平均功率W；T：任务秒数；E_other：不与核心重复计数的外围能量J。
条件性模型 · 编辑提炼
E=P×T+E_other；若P比为0.8、T比为1.35，核心能量比为1.08，不能据此宣称节能。
交叉条件
仅当整机J/合格任务下降且截止时间和时序安全满足要求时成立。
最强反例
外围持续功耗或握手控制延迟抵消核心功率下降。
生产验证
建议验证（尚未执行）：固定任务与正确性，记录核心及外围平均功率、执行时间和任务能量，并验证握手时序。
跨领域迁移
迁移到低功耗控制与异步流水实现的实测比较。

已核验来源与证据范围

  1. AMULET1: An Asynchronous ARM Processor

    Steve Furber（AMULET group） · 1993 · 作者幻灯片；Hot Chips 5，slides 3–11：两相握手、寄存器锁定及流水控制；slides 13–14 限制。通过全文网页解析核验作者及所列机制章节；证据：实质一手技术正文；用途：作者作品；团队实现与个人署名分开。

  2. Four-Phase Micropipeline Latch Control Circuits

    Stephen B. Furber; Paul Day · 1996 · 论文全文；§2–6：两相/四相握手、STG、简单/半解耦/全解耦 latch controller。通过全文网页解析核验作者及所列机制章节；证据：实质一手技术正文；用途：作者作品；团队实现与个人署名分开。

保留的代表来源
  1. CHM：Steve Furber代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. AMULET1: An Asynchronous ARM Processor1993 · Hot Chips 5，slides 3–11：两相握手、寄存器锁定及流水控制；slides 13–14 限制
  3. Four-Phase Micropipeline Latch Control Circuits1996 · §2–6：两相/四相握手、STG、简单/半解耦/全解耦 latch controller

相关短文：兆瓦约束

回到人物名单
226 · 功耗建模与微架构能效

David Brooks

主领域：物理实现、能效与能源边界 · 关联领域：CPU 微架构与工业实现 ／ 云、数据中心与基础设施经济性

将功耗、流水级开销和热控制代价纳入性能设计。

最重要贡献

  • 与 Martonosi 共同研究动态热管理的触发、响应和启动策略。
  • 参与建立联合功耗与性能的流水线深度优化模型。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项工作把架构早期的性能决策与热约束、能耗目标连接。本文选择热管理与流水线优化，不把所有功耗建模贡献归于个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：频率或 CPI 的单独改善不足以确定最优流水深度；先明确能耗与性能的目标函数。

思维方式

  • 性能机制必须通过活动驱动的功耗与任务能量核算。
  • 先固定任务、正确性与资源边界，再判断 功耗建模与微架构能效 的收益。
  • 把新增负担显式放入比较：静态功耗、频率变化和外围等待使核心模型偏离整机。

可复用提问

  • IPC 提升 8% 但功率增加 12%，何时仍有系统价值？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

论文中的优化点依赖技术、工作负载和目标函数；不作为现代 CPU 的通用频率或流水级结论。

建议诊断 · 编辑提炼

校准功率模型，匹配工作量与电压频率，比较实测整机 J/任务。

架构挑战者 · 功耗建模与微架构能效挑战

IPC 提升 8% 但功率增加 12%，何时仍有系统价值？

技能：A7 PPA 与完整成本 A3 瓶颈识别 A9 工作负载先行

变量与比较边界
P：平均 W；T：任务 s；E=P T；Q：SLO 合格吞吐；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
分别比较 E、Q/P 与延迟门槛，外围功率纳入整机。
交叉条件
同任务能量要求 P_new/P_old < T_old/T_new；SLO 改善另评估。
最强反例
静态功耗、频率变化和外围等待使核心模型偏离整机。
生产验证
校准功率模型，匹配工作量与电压频率，比较实测整机 J/任务。
跨领域迁移
迁移到 GPU 特化单元与功率预算。

已核验来源与证据范围

  1. Dynamic Thermal Management for High-Performance Microprocessors

    David Brooks; Margaret Martonosi · 2001 · 论文全文；§2–6：触发、响应与启动策略；§3 模拟方法。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：署名共同作者；该作品支持团队贡献，未据署名推断个人独占责任。。

  2. Optimizing Pipelines for Power and Performance

    Viji Srinivasan; David Brooks; Michael Gschwind; Pradip Bose; Victor Zyuban; Philip N. Strenski; Philip G. Emma · 2002 · 论文全文；§3 Analytical Pipeline Model；§4 模拟和功耗建模；§6 敏感性分析。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：署名共同作者；该作品支持团队贡献，未据署名推断个人独占责任。。

保留的代表来源
  1. ACM SIGARCH Maurice Wilkes Award：贡献说明代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. Dynamic Thermal Management for High-Performance Microprocessors2001 · §2–6：触发、响应与启动策略；§3 模拟方法
  3. Optimizing Pipelines for Power and Performance2002 · §3 Analytical Pipeline Model；§4 模拟和功耗建模；§6 敏感性分析

相关短文：兆瓦约束

回到人物名单
227 · 温度、功率与持续性能

Kevin Skadron

主领域：物理实现、能效与能源边界 · 关联领域：CPU 微架构与工业实现 ／ 云、数据中心与基础设施经济性

用空间与时间温度模型选择适合热压力程度的控制机制。

最重要贡献

  • 与 Huang、Ghosh、Velusamy、Sankaranarayanan 和 Stan 共同研究 HotSpot 紧凑热模型。
  • 提出按热压力选择 ILP 限流和动态电压缩放的混合热管理。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

所选工作分别覆盖温度建模和运行时控制；HotSpot 是共同研究，不归为单人作品。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：先验证温度模型，再比较不同热压力下每种控制对吞吐的代价。

思维方式

  • 按热稳态和空间热点评估性能，而非短时频率峰值。
  • 先固定任务、正确性与资源边界，再判断 温度、功率与持续性能 的收益。
  • 把新增负担显式放入比较：局部热点导致限频，即使平均封装功率未触顶。

可复用提问

  • 短测快 10% 的设计在热稳态下降频，怎样定义赢家？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

HotSpot 是模型；混合 DTM 的优势来自论文模拟条件，不能替代目标芯片的热校准。

建议诊断 · 编辑提炼

持续负载至热稳态，测传感器、限频原因和有效吞吐，并改变冷却条件。

架构挑战者 · 温度、功率与持续性能挑战

短测快 10% 的设计在热稳态下降频，怎样定义赢家？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
T_steady：稳态温度；Q(t)：合格任务/s；P(t)：W；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
比较稳定窗口内 ∫Q dt 与 ∫P dt；另检查温度安全边界。
交叉条件
热稳态产出与能量优势必须持续，不以启动突发代替。
最强反例
局部热点导致限频，即使平均封装功率未触顶。
生产验证
持续负载至热稳态，测传感器、限频原因和有效吞吐，并改变冷却条件。
跨领域迁移
迁移到机架热密度与液冷采购。

已核验来源与证据范围

  1. HotSpot: A Compact Thermal Modeling Methodology for Early-Stage VLSI Design

    Wei Huang; Shougata Ghosh; Siva Velusamy; Karthik Sankaranarayanan; Kevin Skadron; Mircea R. Stan · 2006 · 论文全文；§II Modeling Details；§III Validation。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：署名共同作者；该作品支持团队贡献，未据署名推断个人独占责任。。

  2. Hybrid Architectural Dynamic Thermal Management

    Kevin Skadron · 2004 · 论文全文；§2 Background；§3 Simulation Setup；§4.2 Hybrid DTM。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：单作者论文；正文支持此处列出的混合控制机制。。

保留的代表来源
  1. ACM SIGARCH Maurice Wilkes Award：贡献说明代表性公开来源 · 2026-10-05 核对；下方模型为教学归纳，非原文实测
  2. HotSpot: A Compact Thermal Modeling Methodology for Early-Stage VLSI Design2006 · §II Modeling Details；§III Validation
  3. Hybrid Architectural Dynamic Thermal Management2004 · §2 Background；§3 Simulation Setup；§4.2 Hybrid DTM

相关短文：兆瓦约束

回到人物名单
228 · 高频实现与系统可靠性

Brad McCredie

主领域：物理实现、能效与能源边界 · 关联领域：CPU 微架构与工业实现 ／ 云、数据中心与基础设施经济性

参与处理器时钟网络工程，并推动按工作负载需求选择芯粒与系统互连边界。

最重要贡献

  • 与IBM团队共同提出末级树驱动公共网格的时钟分配组织。
  • 本人访谈把AI/HPC差异落实到数据格式、网络结构及计算/内存需求。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Bradley D. McCredie 为2001时钟网络论文共同作者；2025本人访谈说明AMD架构取舍，但不能据此将团队GPU或POWER设计归其独有。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：树与网格组合以控制时钟偏斜和实现成本；系统层面应在集成距离和接口灵活性之间选择边界。

思维方式

  • 高频核心必须同时满足功率、存储供给与 RAS 门槛。
  • 固定 T_c：计算秒；T_m：暴露访存秒；s：频率加速 的定义，按完整任务比较。
  • 先测试最强反例：访存主导或功率限频使高 GHz 无效。

可复用提问

  • 时钟网格降低的偏斜是否真的改善最短路径和最长路径裕量？
  • 系统接口边界的灵活性是否值得额外距离与能耗？

适用边界

时钟论文的工艺结果不直接外推到现代节点；访谈中的芯粒灵活性和未来方向并非确认具体产品规格。

建议诊断 · 编辑提炼

建议验证（尚未执行）：分别测局部/全局skew、jitter、短路径padding和时钟负载能量。

架构挑战者 · 时钟不确定性与系统集成

时钟网格降低的偏斜是否真的改善最短路径和最长路径裕量？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A10 产品判断

变量与比较边界
S：非预期skew；J：jitter；Msetup、Mhold：建立及保持裕量。
条件性模型 · 编辑提炼
本站编辑诊断：同时检查Msetup>0和Mhold>0，不能用降频修复所有保持违例。
交叉条件
提高频率只作用于可缩短部分，需满足功率与 RAS。
最强反例
全局偏斜下降但局部边界仍有保持违例，或局部缓冲负载主导功耗。
生产验证
建议验证（尚未执行）：分别测局部/全局skew、jitter、短路径padding和时钟负载能量。
跨领域迁移
多时钟域与大型SoC物理实现。

已核验来源与证据范围

  1. A Clock Distribution Network for Microprocessors

    Phillip J. Restle、Timothy G. McNamara 等；Bradley D. McCredie 为共同作者 · 2001-05 · 论文全文；pp.792–796，树/网格组织、skew与power。已取得正文并核验所列机制段落；证据：强：实质一手正文；个人归属限于明确署名或自述；用途：贡献、机制与边界。

  2. Brad McCredie Is The Pedal To AMD’s Datacenter GPU Metal

    Brad McCredie；访谈 Timothy Prickett Morgan · 2025-01-24 · 本人访谈；Q&A：chiplet strategy、network structures、integration。已取得正文并核验所列机制段落；证据：强：实质一手正文；个人归属限于明确署名或自述；用途：贡献、机制与边界。

保留的代表来源
  1. Brad McCredie：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. A Clock Distribution Network for Microprocessors2001-05 · pp.792–796，树/网格组织、skew与power
  3. Brad McCredie Is The Pedal To AMD’s Datacenter GPU Metal2025-01-24 · Q&A：chiplet strategy、network structures、integration

相关短文：兆瓦约束

回到人物名单
229 · 物理约束与结构化设计

Carver Mead

主领域：物理实现、能效与能源边界 · 关联领域：CPU 微架构与工业实现 ／ 云、数据中心与基础设施经济性

利用器件物理直接实现模拟计算原语，并以感觉系统检验电路方法。

最重要贡献

  • 阐述神经形态系统中电荷积分、指数器件特性和局部计算的设计原则。
  • 与 Richard F. Lyon 共同设计模拟电子耳蜗的可调滤波电路。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

所选 1990 年单作者技术论文与 1988 年合作耳蜗论文为不同作品；不是对全部神经形态计算的个人首创宣称。

来源事实 · 与编辑解读分列

  • Mead 在计算原语章节将电流汇聚、电容积分和亚阈值指数特性作为可直接利用的物理操作，讨论与信息表示的匹配。 Neuromorphic Electronic Systems
  • Lyon 与 Mead 的耳蜗电路以跨导放大器和电容构成跟随积分器，再用两级与反馈放大器组成可调特征频率和 Q 的二阶滤波单元。 An Analog Electronic Cochlea

机制与核心论证 · 编辑解读

编辑解读：先让表示方式匹配器件提供的操作，再评估模拟精度与校准代价。

思维方式

  • 让器件、布线和能量条件参与系统抽象选择。
  • 固定 n：切换次数；C：有效电容；V：电压；E_static：静态 J 的定义，按完整任务比较。
  • 先测试最强反例：全局连线和电压维持成本主导，不是门数主导。

可复用提问

  • 减少逻辑操作却增加长距离连线，是否仍省能量？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

1990 年对生物和数字系统的能量估算是时代条件下的论证，不能作为现代系统的实测比值；耳蜗是合作电路研究，不等于完整听觉系统。

建议诊断 · 编辑提炼

比较布局后电容、切换及实测任务能量，记录工艺与电压。

架构挑战者 · 物理约束与结构化设计挑战

减少逻辑操作却增加长距离连线，是否仍省能量？

技能：A1 假设挑战 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
n：切换次数；C：有效电容；V：电压；E_static：静态 J；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
动态能量约 Σ n_i C_i V_i²，另计 E_static；用实现校准。
交叉条件
减少逻辑能量须超过新增布线及控制能量。
最强反例
全局连线和电压维持成本主导，不是门数主导。
生产验证
比较布局后电容、切换及实测任务能量，记录工艺与电压。
跨领域迁移
迁移到 chiplet 数据移动与模拟计算。

已核验来源与证据范围

  1. Neuromorphic Electronic Systems

    Carver Mead · 1990 · 论文全文；pp.1630–1631：Where Did the Energy Go?、Computation Primitives。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：单作者论文；已逐页查看扫描正文的署名和计算原语章节。。

  2. An Analog Electronic Cochlea

    Richard F. Lyon; Carver Mead · 1988 · 论文全文；原论文 §V-A CMOS Circuit Building Blocks；§V-B Second-Order Section Circuit，Figures 5–7。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：共同作者；原论文重印全文转录，署名与官方 Caltech 论文记录相符。。

保留的代表来源
  1. Carver Mead：代表性公开资料[Public] 贡献依据；[Inferred] 方法与挑战模型；参数不是实测值
  2. Neuromorphic Electronic Systems1990 · pp.1630–1631：Where Did the Energy Go?、Computation Primitives
  3. An Analog Electronic Cochlea1988 · 原论文 §V-A CMOS Circuit Building Blocks；§V-B Second-Order Section Circuit，Figures 5–7

相关短文：兆瓦约束

回到人物名单
230 · 功耗约束下的系统扩展

Sam Naffziger

主领域：物理实现、能效与能源边界 · 关联领域：CPU 微架构与工业实现 ／ 云、数据中心与基础设施经济性

将典型使用能效与芯粒划分的系统代价纳入处理器设计。

最重要贡献

  • 与 Jonathan Koomey 共同阐明典型使用能效的度量与低功耗状态优化。
  • 与 Loh、Lepak 共同分析芯粒的良率、混合工艺、复用收益及接口开销。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

所选两项署名作品分别讨论能效度量和芯粒集成，支持参与技术分析与设计经验总结，不据此认定其独自发明全部 AMD 芯粒或电源管理机制。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：先锁定使用周期与系统边界，再比较节能或芯粒方案；峰值指标和局部硅面积不足以替代总成本评估。

思维方式

  • 把持续功率与有效任务产出作为架构扩展的共同边界。
  • 固定比较范围与变量：P：同边界平均 W；T：同任务秒；E_aux：未计入 P 的外围 J；D：截止秒
  • 优先检验反例：频率下调及内存功率吞掉新增并行度。

可复用提问

  • 核心数翻倍但机架功率固定，怎样检验任务产出是否仍增加？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

2016 年文章中的趋势与预测不是后来产品的实测保证；芯粒论文的成本估算不等于公开售价或所有工艺的普适收益。两项均为共同署名，未分解个人独占的实施责任。

建议诊断 · 编辑提炼

建议验证（尚未执行）：匹配输入与质量，扫功率、并发和冷却条件，运行至热稳态，测完整任务能量与尾延迟。重点否证：频率下调及内存功率吞掉新增并行度。

架构挑战者 · 功耗约束下的系统扩展挑战

核心数翻倍但机架功率固定，怎样检验任务产出是否仍增加？

技能：A2 交叉条件 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
P：同边界平均 W；T：同任务秒；E_aux：未计入 P 的外围 J；D：截止秒；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
E_task=P×T+E_aux；若 P 已含外围，E_aux=0，避免重复计数。
交叉条件
P_new T_new+E_aux,new < P_old T_old+E_aux,old，且任务质量与 D 均合格。
最强反例
频率下调及内存功率吞掉新增并行度。
生产验证
建议验证（尚未执行）：匹配输入与质量，扫功率、并发和冷却条件，运行至热稳态，测完整任务能量与尾延迟。重点否证：频率下调及内存功率吞掉新增并行度。
跨领域迁移
迁移到 CPU/GPU 平台与机架能量预算。

已核验来源与证据范围

  1. Energy Efficiency of Computing: What’s Next?

    Sam Naffziger; Jonathan Koomey · 2016-11-28 · 作者技术文章；Efficiency Trends in Typical Use；Equations 2–3；What’s the Potential for Further Improvements?。已取得正文并核验所列机制章节与署名；证据：实质一手正文；用途：本人署名技术文章，共同作者 Jonathan Koomey；不是记者对其观点的转述。。

  2. Understanding Chiplets Today to Anticipate Future Integration Opportunities and Limits

    Gabriel H. Loh; Samuel Naffziger; Kevin Lepak · 2021 · 论文全文；pp.142–145，§II.B–E、§III：划分成本、良率、混合工艺及通用性取舍。已取得正文并核验所列机制章节与署名；证据：实质一手正文；用途：三位共同作者之一；论文呈现 AMD 团队设计经验，不作个人独占归属。。

保留的代表来源
  1. VCEW 2026 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Energy Efficiency of Computing: What’s Next?2016-11-28 · Efficiency Trends in Typical Use；Equations 2–3；What’s the Potential for Further Improvements?
  3. Understanding Chiplets Today to Anticipate Future Integration Opportunities and Limits2021 · pp.142–145，§II.B–E、§III：划分成本、良率、混合工艺及通用性取舍

相关短文：兆瓦约束

回到人物名单
231 · chiplet 分割与集成代价

Eric Fetzer

主领域：物理实现、能效与能源边界 · 关联领域：CPU 微架构与工业实现 ／ 云、数据中心与基础设施经济性

与团队把多核功率控制和芯粒物理集成作为吞吐处理器的共同设计问题。

最重要贡献

  • 共同提出根据执行活动调节指令发射、并在核心深睡时降低 uncore 电压的功率控制机制。
  • 共同阐述通过先进计算芯粒、堆叠基础芯片和桥接封装组合扩展多核处理器的路线。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Fetzer 是 Intel 多人专利共同发明人及 2024 技术白皮书共同作者；不将团队工艺发明、封装或未来产品独占归于个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：活动计数比等待热状态越界更直接地约束动态电容；物理分解让不同功能选择不同工艺，但系统仍必须承受片间延迟及功耗。

思维方式

  • 区分控制反应时间与热时间常数。
  • 单列 uncore 空闲功耗。
  • 检验芯粒接口的实际延迟代价。

可复用提问

  • 核心已经休眠时，系统是否仍为 uncore 支付高静态功耗？
  • 封装互连成本是否抵消芯粒工艺选择的收益？

适用边界

专利证明公开机制而非量产部署；2024 白皮书面向当时的未来产品，不能据其预测宣称已达成性能。功率管理须守住跨插槽响应与电压裕量。

建议诊断 · 编辑提炼

建议验证（尚未执行）：重放短时活动突发，测电压最低点与请求响应；以完整封装边界比较任务能量。

架构挑战者 · chiplet 分割与集成代价

核心已经休眠时，系统是否仍为 uncore 支付高静态功耗？

技能：A3 瓶颈识别 A7 PPA 与完整成本

变量与比较边界
ΔP：节省W；t：状态持续秒；Etr：切换J；ΔL：请求延迟。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：要求 ΔP×t>Etr，且 ΔL 不超过系统响应预算。
交叉条件
负载活动可提前观测且供电余量可控。
最强反例
外部一致性请求频繁唤醒，低压模式难以兑现。
生产验证
建议验证（尚未执行）：重放短时活动突发，测电压最低点与请求响应；以完整封装边界比较任务能量。
跨领域迁移
多核服务器功率与封装协同。

已核验来源与证据范围

  1. US9069555B2: Managing power consumption in a multi-core processor

    Eric Fetzer、Reid J. Reidlinger、Don Soltis、William J. Bowhill 等 · 2015-06-30 · 专利说明书全文；Description，Figures 4–11；Claims 1–6。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

  2. Intel Delivers Cutting-Edge Process Technologies to the Data Center with Intel 18A and Advanced Chiplet Packaging

    Pushkar Ranade、Mondira Pant、Srikanth Nimmagadda、Eric Fetzer · 2024 · 论文全文；pp.1–5，PowerVia、Foveros Direct 3D 与 EMIB 3.5D。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

保留的代表来源
  1. VCEW 2024 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. VCEW 2025 preliminary program：计划安排[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. VCEW 2026 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  4. US9069555B2: Managing power consumption in a multi-core processor2015-06-30 · Description，Figures 4–11；Claims 1–6
  5. Intel Delivers Cutting-Edge Process Technologies to the Data Center with Intel 18A and Advanced Chiplet Packaging2024 · pp.1–5，PowerVia、Foveros Direct 3D 与 EMIB 3.5D

相关短文：兆瓦约束

回到人物名单
232 · 异构封装与架构可行空间

Ravi Mahajan

主领域：物理实现、能效与能源边界 · 关联领域：CPU 微架构与工业实现 ／ 云、数据中心与基础设施经济性

以嵌入式硅桥提高封装内芯片互连密度，使多个优化芯片能够组成高带宽系统。

最重要贡献

  • 与 Sandeep Sane 共同提出在基板中嵌入带细线互连的硅片，连接相邻逻辑或存储芯片。
  • 本人回顾 EMIB 从互连密度问题到量产工程的路径，强调材料应力、良率和供电必须与带宽共同解决。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

专利明确 Mahajan 与 Sane 为共同发明人；Intel 本人访谈明确 Mahajan 领导 EMIB 开发，但制造、材料及产品是跨团队成果。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：把高密度硅布线局部放在需要互连的位置，通过封装组装连接不同芯片；突破点是系统通信接口的密度，而非只扩大晶体管数量。

思维方式

  • 按芯片边缘评估 I/O 密度。
  • 把组装与可靠性放入架构选择。
  • 按系统功能选择芯粒工艺。

可复用提问

  • 带宽受限来自硅边缘、基板布线还是电源热约束？
  • 局部高密度互连是否真能降低整套封装成本？

适用边界

专利给出实施例及潜在可靠性收益，不等于所有封装实测保证；硅桥仍受组装精度、热机械应力和电源输送限制。

建议诊断 · 编辑提炼

建议验证（尚未执行）：测桥两端实际良率与热循环，按净带宽、功耗、合格封装成本比较。

架构挑战者 · 异构封装与架构可行空间

带宽受限来自硅边缘、基板布线还是电源热约束？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A10 产品判断

变量与比较边界
N：互连数；r：每线速率；η：协议效率；Y：组装良率；C：制造成本。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：有效带宽=N×r×η，合格成本近似 C/Y；须同时达标。
交叉条件
互连密度限制系统且组装良率足够高。
最强反例
高带宽布局造成应力或良率损失，系统价值反降。
生产验证
建议验证（尚未执行）：测桥两端实际良率与热循环，按净带宽、功耗、合格封装成本比较。
跨领域迁移
异构计算与存储封装。

已核验来源与证据范围

  1. US20090244874A1: Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same

    Ravi Mahajan、Sandeep Sane · 2009-10-01 · 专利说明书全文；Detailed Description，Figures 1–6。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

  2. Meet the Intel Pioneer Behind EMIB Chip Packaging

    Ravi Mahajan；Intel Newsroom 访谈 · 2026-05-28 · 本人访谈文字稿；Q&A：EMIB origin、biggest challenges、system-level design。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

保留的代表来源
  1. Hot Chips 2021 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. VCEW 2026 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. US20090244874A1: Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same2009-10-01 · Detailed Description，Figures 1–6
  4. Meet the Intel Pioneer Behind EMIB Chip Packaging2026-05-28 · Q&A：EMIB origin、biggest challenges、system-level design

相关短文：兆瓦约束

回到人物名单
233 · 热提取与 XPU 架构

David Nellans

主领域：物理实现、能效与能源边界 · 关联领域：CPU 微架构与工业实现 ／ 云、数据中心与基础设施经济性

与团队将多 GPU 共享数据的通信从阻塞读路径移到主动写传播，并提高细粒度传输效率。

最重要贡献

  • GPS 提出发布订阅式数据复制与更新，让消费者从本地显存读取，重叠计算与通信。
  • FinePack 在接口处合并压缩小写事务，减少分组与地址开销，改善不规则多 GPU 工作负载的链路有效载荷率。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项工作均由 Harini Muthukrishnan、Daniel Lustig 等与 Nellans 合作；Nellans 为 NVIDIA 署名作者，不据此推定个人独占机制或产品已采用。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：GPS 用订阅关系决定写传播目的地，避免所有读取临时跨 GPU；FinePack 利用弱内存语义允许的缓冲窗口，把多个写压缩为较大消息，并在同步要求前排空。

思维方式

  • 将远程读停顿与远程写流量分开测。
  • 用有效载荷比例而非峰值链路带宽判断瓶颈。
  • 先核对写缓冲与同步语义。

可复用提问

  • 复制消除的远程读等待是否大于新增写传播和同步成本？
  • 小写合并窗口能否在内存语义允许范围内形成有效大包？

适用边界

结果主要为论文模拟与模型配置下的评估，不是未来产品保证。复制消耗显存，订阅变化、严格同步或大量写扩散会降低收益。

建议诊断 · 编辑提炼

建议验证（尚未执行）：按读写比、订阅者数和同步频率扫描，测本地命中、链路载荷、显存容量及完整任务时延。

架构挑战者 · 热提取与 XPU 架构

复制消除的远程读等待是否大于新增写传播和同步成本？

技能：A3 瓶颈识别 A4 局部性推理 A8 软硬件边界

变量与比较边界
Tr：避免的远程读关键路径；Tw：新增写传播暴露时间；Ts：同步等待；Cm：复制容量。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：净时间收益要求 Tr>Tw+Ts，且 Cm≤可用显存。
交叉条件
读复用高、写传播可重叠且订阅稳定时有利。
最强反例
写密集全广播或同步频繁使复制和合包无益。
生产验证
建议验证（尚未执行）：按读写比、订阅者数和同步频率扫描，测本地命中、链路载荷、显存容量及完整任务时延。
跨领域迁移
多 GPU内存与分布式更新协议。

已核验来源与证据范围

  1. GPS: A Global Publish-Subscribe Model for Multi-GPU Memory Management

    Harini Muthukrishnan、Daniel Lustig、David Nellans、Thomas Wenisch · 2021-10 · 论文全文；§1–3，pp.1–5。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

  2. FinePack: Transparently Improving the Efficiency of Fine-Grained Transfers in Multi-GPU Systems

    Harini Muthukrishnan、Daniel Lustig、Oreste Villa、Thomas Wenisch、David Nellans · 2023 · 论文全文；§I–IV，pp.1–7。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

保留的代表来源
  1. VCEW 2026 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. GPS: A Global Publish-Subscribe Model for Multi-GPU Memory Management2021-10 · §1–3，pp.1–5
  3. FinePack: Transparently Improving the Efficiency of Fine-Grained Transfers in Multi-GPU Systems2023 · §I–IV，pp.1–7

相关短文：兆瓦约束

回到人物名单
234 · 跨域能量管理

Efraim Rotem

主领域：物理实现、能效与能源边界 · 关联领域：CPU 微架构与工业实现 ／ 云、数据中心与基础设施经济性

把封装功率预算、热时间尺度与多域 DVFS 连接为系统电源管理。

最重要贡献

  • 作为 Sandy Bridge 电源架构师讲解 CPU/图形共享预算、能量滑动平均与 Turbo 控制。
  • 共同提出 SysScale，按计算、I/O 和内存域需求重新分配功率并协调电压频率转换。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2011 年本人技术讲稿明确标注其 Sandy Bridge 电源架构师身份；2020 年 SysScale 是七人共同署名研究。两者分属产品机制披露和后续多域管理研究，不能将全套设计归为个人独创。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：电源管理应检查预算在域间与时间上的流动；单独降低某域频率未必改善整机能效。

思维方式

  • 核心、uncore 和平台状态应以完整任务能量协调。
  • 固定比较范围与变量：P：同边界平均 W；T：同任务秒；E_aux：未计入 P 的外围 J；D：截止秒
  • 优先检验反例：内存等待延长让外围和核心持续耗能。

可复用提问

  • 降低 uncore 频率省功率，却增加任务时间，交叉条件是什么？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

Sandy Bridge 的功率窗口和控制示例不外推为后续产品规格。SysScale 的评估限于论文的移动 Skylake 平台与工作负载，不等于全部产品默认启用；Rotem 是共同作者，论文未把机制逐项归于他个人。

建议诊断 · 编辑提炼

建议验证（尚未执行）：匹配输入与质量，扫功率、并发和冷却条件，运行至热稳态，测完整任务能量与尾延迟。重点否证：内存等待延长让外围和核心持续耗能。

架构挑战者 · 跨域能量管理挑战

降低 uncore 频率省功率，却增加任务时间，交叉条件是什么？

技能：A2 交叉条件 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
P：同边界平均 W；T：同任务秒；E_aux：未计入 P 的外围 J；D：截止秒；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
E_task=P×T+E_aux；若 P 已含外围，E_aux=0，避免重复计数。
交叉条件
P_new T_new+E_aux,new < P_old T_old+E_aux,old，且任务质量与 D 均合格。
最强反例
内存等待延长让外围和核心持续耗能。
生产验证
建议验证（尚未执行）：匹配输入与质量，扫功率、并发和冷却条件，运行至热稳态，测完整任务能量与尾延迟。重点否证：内存等待延长让外围和核心持续耗能。
跨领域迁移
迁移到 CPU/GPU 平台与机架能量预算。

已核验来源与证据范围

  1. Power management architecture of the 2nd generation Intel Core microarchitecture, formerly codenamed Sandy Bridge

    Efi Rotem; Alon Naveh; Doron Rajwan; Avinash Ananthakrishnan; Eli Weissmann · 2011 · 作者幻灯片；slides 1、9、12–20：署名、功率计量、能量预算、CPU/图形共享与能效状态。已取得正文并核验所列机制章节与署名；证据：实质一手正文；用途：Rotem 为讲者，首页标明 Sandy Bridge power architect；列出共同贡献者，不将整颗处理器归于个人。。

  2. SysScale: Exploiting Multi-domain Dynamic Voltage and Frequency Scaling for Energy Efficient Mobile Processors

    Jawad Haj-Yahya; Mohammed Alser; Jeremie Kim; A. Giray Yağlıkçı; Nandita Vijaykumar; Efraim Rotem; Onur Mutlu · 2020 · 论文全文；§4.1–4.3、Figure 5：转换流程、需求预测与功率预算；§5–6 实验方法和评估。已取得正文并核验所列机制章节与署名；证据：实质一手正文；用途：七位共同作者之一，按共同研究归属，不推断个人独占模块。。

保留的代表来源
  1. VCEW 2023 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2021 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Hot Chips 2023 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  4. Power management architecture of the 2nd generation Intel Core microarchitecture, formerly codenamed Sandy Bridge2011 · slides 1、9、12–20：署名、功率计量、能量预算、CPU/图形共享与能效状态
  5. SysScale: Exploiting Multi-domain Dynamic Voltage and Frequency Scaling for Energy Efficient Mobile Processors2020 · §4.1–4.3、Figure 5：转换流程、需求预测与功率预算；§5–6 实验方法和评估

相关短文：兆瓦约束

回到人物名单
235 · 跨栈可持续 AI

Udit Gupta

主领域：物理实现、能效与能源边界 · 关联领域：CPU 微架构与工业实现 ／ 云、数据中心与基础设施经济性

将制造隐含碳与运行碳一起纳入架构设计，使能效最优与生命周期碳最优可以被分别检验。

最重要贡献

  • 与合作者以 Chasing Carbon 梳理设备制造、基础设施与运行排放，说明低运行能耗不能代表低生命周期排放。
  • 共同提出 ACT，将工艺、面积、良率、内存容量和使用寿命转化为可配置碳模型，用于早期设计空间比较。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

在 Harvard 与 Facebook/Meta 合作的两项研究中任第一作者；公开论文支持其研究贡献，不将模型、工业数据或团队结果归为个人独创。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：先按部件累计制造碳，再按用电碳强度和任务能量计算运行碳；ACT 按任务时间相对硬件寿命分摊制造负担，因而面积、寿命和复用会改变最优设计。

思维方式

  • 先写清碳核算边界及分摊规则。
  • 同时扫描工厂与用电地区碳强度。
  • 将闲置面积和更新周期作为设计变量。

可复用提问

  • 新加速器节省的运行碳何时覆盖额外制造碳？
  • 寿命和利用率改变后，方案排名是否翻转？

适用边界

ACT 是依赖公开工厂数据与寿命假设的预测模型；其制造边界未包括晶圆厂建筑和设备制造，论文将其视作下界。可再生能源采购导致的净排放下降不等于全天使用零碳电力。

建议诊断 · 编辑提炼

建议验证（尚未执行）：以同等服务与寿命比较制造碳、运行碳及敏感性区间，不将公开平均参数当供应商精确审计。

架构挑战者 · 跨栈可持续 AI

新加速器节省的运行碳何时覆盖额外制造碳？

技能：A1 假设挑战 A2 交叉条件 A7 PPA 与完整成本

变量与比较边界
ΔCm：新增制造 kgCO2e；ΔE：每年节省 kWh；CI：使用电网 kgCO2e/kWh；L：年。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：净减排要求 L×ΔE×CI>ΔCm。
交叉条件
寿命足够且任务需求固定时，运行节约才可偿还新增制造排放。
最强反例
低碳电网或快速淘汰使高能效大芯片无法回本。
生产验证
建议验证（尚未执行）：以同等服务与寿命比较制造碳、运行碳及敏感性区间，不将公开平均参数当供应商精确审计。
跨领域迁移
服务器换代与加速器复用。

已核验来源与证据范围

  1. Chasing Carbon: The Elusive Environmental Footprint of Computing

    Udit Gupta、Young Geun Kim、Sylvia Lee、Jordan Tse、Hsien-Hsin S. Lee、Gu-Yeon Wei、David Brooks、Carole-Jean Wu · 2021 · 论文全文；PDF pp.1–3，§II–VI。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

  2. ACT: Designing Sustainable Computer Systems With An Architectural Carbon Modeling Tool

    Udit Gupta、Mariam Elgamal、Gage Hills、Gu-Yeon Wei、Hsien-Hsin S. Lee、David Brooks、Carole-Jean Wu · 2022-06 · 论文全文；§3，PDF pp.4–6，方程1–8。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

保留的代表来源
  1. VCEW 2025 preliminary program：计划安排[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. VCEW 2026 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Chasing Carbon: The Elusive Environmental Footprint of Computing2021 · PDF pp.1–3，§II–VI
  4. ACT: Designing Sustainable Computer Systems With An Architectural Carbon Modeling Tool2022-06 · §3，PDF pp.4–6，方程1–8

相关短文：兆瓦约束

回到人物名单
236 · 从开放架构到实硅验证

Borivoje Nikolic

主领域：物理实现、能效与能源边界 · 关联领域：CPU 微架构与工业实现 ／ 云、数据中心与基础设施经济性

将可配置架构与物理实现、全系统验证持续连接。

最重要贡献

  • 参与 BOOM v2 的物理设计反馈和流水结构改进。
  • 参与 Chipyard 的生成器、仿真与物理设计一体化框架。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项作品均为多作者合作，分别覆盖乱序核心改进和 SoC 设计流程；不从署名推断 Nikolić 独占设计责任。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：参数化设计只有接受物理约束和全系统验证反馈，才能缩短有效迭代。

思维方式

  • 架构可复用性需要通过物理实现与实际芯片检查。
  • 固定比较范围与变量：Y_d/Y_p：合格裸片/组装条件比例；C_d/C_p：裸片/封装成本；E_io：I/O J；T：任务秒
  • 优先检验反例：物理时序、IP 集成和验证工作仍主导交付。

可复用提问

  • 开放核心减少设计投入，何时仍无法减少芯片交付成本？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

生成器可复用不意味着所有配置均已验证；论文描述的测试芯片不能推广成任意配置的硅后保证。

建议诊断 · 编辑提炼

建议验证（尚未执行）：扫描分割粒度，核算封装、测试、良率相关性、返修和热约束；用端到端任务测跨片代价。重点否证：物理时序、IP 集成和验证工作仍主导交付。

架构挑战者 · 从开放架构到实硅验证挑战

开放核心减少设计投入，何时仍无法减少芯片交付成本？

技能：A2 交叉条件 A7 PPA 与完整成本 A10 产品判断

变量与比较边界
Y_d/Y_p：合格裸片/组装条件比例；C_d/C_p：裸片/封装成本；E_io：I/O J；T：任务秒；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
简化尝试成本模型 C_good≈(C_d+C_p)/(Y_d Y_p)，只适用于无返修、同一成本边界；与任务性能、E_io 分别比较。
交叉条件
合格产品成本优势需同时通过热、互连延迟与软件可用性门槛。
最强反例
物理时序、IP 集成和验证工作仍主导交付。
生产验证
建议验证（尚未执行）：扫描分割粒度，核算封装、测试、良率相关性、返修和热约束；用端到端任务测跨片代价。重点否证：物理时序、IP 集成和验证工作仍主导交付。
跨领域迁移
迁移到异构 chiplet 与多层缓存封装。

已核验来源与证据范围

  1. BOOM v2: an open-source out-of-order RISC-V core

    Christopher Celio; Pi-Feng Chiu; Borivoje Nikolić; David A. Patterson; Krste Asanović · 2017 · 论文全文；§3.2 Distributed Issue Queues；§3.3 Register Files。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：署名共同作者；该作品支持团队贡献，未据署名推断个人独占责任。。

  2. Chipyard: Integrated Design, Simulation, and Implementation Framework for Custom SoCs

    Alon Amid; David Biancolin; Abraham Gonzalez; Daniel Grubb; Sagar Karandikar; Harrison Liew; Albert Magyar; Howard Mao; Albert Ou; Nathan Pemberton; Paul Rigge; Colin Schmidt; John Wright; Jerry Zhao; Yakun Sophia Shao; Krste Asanović; Borivoje Nikolić · 2020 · 论文全文；pp.5–7：FIRRTL Intermediate Representation、FPGA-Accelerated Simulation、Back-End Physical Design with Hammer。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：署名共同作者；该作品支持团队贡献，未据署名推断个人独占责任。。

保留的代表来源
  1. Berkeley：BOOM v2 合作技术报告[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2025 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Hot Chips 2026 官方议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  4. BOOM v2: an open-source out-of-order RISC-V core2017 · §3.2 Distributed Issue Queues；§3.3 Register Files
  5. Chipyard: Integrated Design, Simulation, and Implementation Framework for Custom SoCs2020 · pp.5–7：FIRRTL Intermediate Representation、FPGA-Accelerated Simulation、Back-End Physical Design with Hammer

相关短文：兆瓦约束

回到人物名单
237 · 能效约束与技术路线

Rob Aitken

主领域：物理实现、能效与能源边界 · 关联领域：CPU 微架构与工业实现 ／ 云、数据中心与基础设施经济性

用实硅校准工艺与物理IP模型，并将性能目标约束到功率和能量预算。

最重要贡献

  • 本人报告展示测试芯片、工艺角与统计变异如何用于验证单元库模型。
  • 在 Arm 技术论述中将功率、能量及散热分开，主张以能效约束路线图。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2009 报告封面署 Rob Aitken、Arm R&D；2021页面署 Arm Editorial Team，但标题导语及正文以 Aitken 本人视角展开，按官方承载的本人技术论述使用而非个人独占产品设计。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：模型之间一致不等于与硅一致；必须用测量分离局部变异、工具解释和器件模型误差。

思维方式

  • 用持续有效产出与完整能量取代单纯晶体管增长目标。
  • 固定比较范围与变量：P：同边界平均 W；T：同任务秒；E_aux：未计入 P 的外围 J；D：截止秒
  • 优先检验反例：漏电、布线与软件工作增长抵消器件收益。

可复用提问

  • 更先进工艺增加晶体管，何时没有改善任务能效？
  • 哪类负载或约束会使上述收益反转？
  • 怎样用受控实验区分机制收益与成本转移？

适用边界

报告是特定工艺及样本下的经验；2021技术论述不是全行业能效定律的独立实验证明。不能用性能/W替代完整生命周期能耗。

建议诊断 · 编辑提炼

建议验证（尚未执行）：匹配输入与质量，扫功率、并发和冷却条件，运行至热稳态，测完整任务能量与尾延迟。重点否证：漏电、布线与软件工作增长抵消器件收益。

架构挑战者 · 能效约束与技术路线挑战

更先进工艺增加晶体管，何时没有改善任务能效？

技能：A2 交叉条件 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
P：同边界平均 W；T：同任务秒；E_aux：未计入 P 的外围 J；D：截止秒；参数需从待评估系统测量，以下为条件模型。
条件性模型 · 编辑提炼
E_task=P×T+E_aux；若 P 已含外围，E_aux=0，避免重复计数。
交叉条件
P_new T_new+E_aux,new < P_old T_old+E_aux,old，且任务质量与 D 均合格。
最强反例
漏电、布线与软件工作增长抵消器件收益。
生产验证
建议验证（尚未执行）：匹配输入与质量，扫功率、并发和冷却条件，运行至热稳态，测完整任务能量与尾延迟。重点否证：漏电、布线与软件工作增长抵消器件收益。
跨领域迁移
迁移到 CPU/GPU 平台与机架能量预算。

已核验来源与证据范围

  1. The Challenges of Correlating Silicon and Models in High Variability CMOS Processes

    Rob Aitken · 2009 · 作者幻灯片；slides 15–24：验证、SPICE差异、局部变异。已取得正文并核验所列机制段落；证据：强：实质一手正文；个人归属限于明确署名或自述；用途：贡献、机制与边界。

  2. Performance Per Watt is the New Moore’s Law

    Rob Aitken 技术论述；页面署 Arm Editorial Team · 2021-07-12 · 官方本人技术论述；正文 power/energy/heat、Koomey’s Law、Performance per watt。已取得正文并核验所列机制段落；证据：强：实质一手正文；个人归属限于明确署名或自述；用途：贡献、机制与边界。

保留的代表来源
  1. Arm：Rob Aitken 的 Performance Per Watt 论述[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2024 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. The Challenges of Correlating Silicon and Models in High Variability CMOS Processes2009 · slides 15–24：验证、SPICE差异、局部变异

相关短文：兆瓦约束

回到人物名单
238 · 实现约束与架构规划

Stefan Rusu

主领域：物理实现、能效与能源边界 · 关联领域：CPU 微架构与工业实现 ／ 云、数据中心与基础设施经济性

将大型 Xeon 的缓存、时钟与漏电控制联合实现，使多核扩展能在功率预算内落地。

最重要贡献

  • 参与实现具备保态睡眠与关闭模式的大容量共享缓存，降低未访问阵列和禁用容量的漏电。
  • 在后续八核 Xeon 中联合采用独立电压时钟域、局部阵列激活及缺陷单元隔离，平衡性能、功耗与成品率。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两代论文均为 Rusu 第一作者的 Intel 工程团队成果；正文具体电路与系统工作不能按署名顺序分配个人独占贡献。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：缓存只唤醒被访问的子阵列，把唤醒隐藏于标签查询；非关键路径优先用长沟道低漏电器件，把速度预算留给真正的时序瓶颈。

思维方式

  • 区分保态与失效关闭。
  • 用时序裕量选择低漏电器件。
  • 联合验证电压域边界和成品率。

可复用提问

  • 为不被访问的缓存保持完整电压是否值得？
  • 低漏电单元替换是否侵蚀关键路径裕量？

适用边界

保态睡眠与禁用容量关闭并不等价；漏电下降数字依赖工艺、温度与模式。多电压域引入电平转换、验证及跨域时序成本。

建议诊断 · 编辑提炼

建议验证（尚未执行）：扫描温度、缓存命中和电压，分测阵列漏电、唤醒延迟、跨域开销；用实际时序检查证明收益。

架构挑战者 · 实现约束与架构规划

为不被访问的缓存保持完整电压是否值得？

技能：A3 瓶颈识别 A7 PPA 与完整成本

变量与比较边界
Es：切换能量；ΔP：节省功率；t：闲置时间。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：睡眠获益要求 t×ΔP>Es，且唤醒不增加关键路径。
交叉条件
标签查询能隐藏唤醒且空闲窗口足够。
最强反例
频繁抖动使唤醒成本压过静态节约。
生产验证
建议验证（尚未执行）：扫描温度、缓存命中和电压，分测阵列漏电、唤醒延迟、跨域开销；用实际时序检查证明收益。
跨领域迁移
大型缓存及异构电压域。

已核验来源与证据范围

  1. A 65-nm Dual-Core Multithreaded Xeon Processor With 16-MB L3 Cache

    Stefan Rusu、Simon Tam、Harry Muljono、David Ayers、Jonathan Chang 等 · 2007-01 · 论文全文；作者上传全文；§IV–VI、IX–X，pp.18–21。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

  2. A 45nm 8-Core Enterprise Xeon Processor

    Stefan Rusu、Simon Tam、Harry Muljono、Jason Stinson、David Ayers、Jonathan Chang 等 · 2009-02-09 · 论文全文；ISSCC pp.56–57，缓存、电源和时钟设计。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

保留的代表来源
  1. VCEW 2005 公开议程[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  2. Hot Chips 2024 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  3. Hot Chips 2025 委员会[Public] 公开议程/技术资料；[Inferred] 方法与条件模型；没有执行实验
  4. A 65-nm Dual-Core Multithreaded Xeon Processor With 16-MB L3 Cache2007-01 · 作者上传全文；§IV–VI、IX–X，pp.18–21
  5. A 45nm 8-Core Enterprise Xeon Processor2009-02-09 · ISSCC pp.56–57，缓存、电源和时钟设计

相关短文：兆瓦约束

回到人物名单
240 · 功耗性能模型与硅前验证

Pradip Bose

主领域：物理实现、能效与能源边界 · 关联领域：CPU 微架构与工业实现 ／ 并发语义、验证与可靠性

将性能、功耗与模型校准放在同一架构优化流程中。

最重要贡献

  • 参与联合性能和功耗的流水深度优化。
  • 在技术教程中系统说明 PowerTimer 的分层功耗模型、活动统计与验证流程。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

所选论文与本人教程覆盖优化方法和模型构建；教程注明大量 IBM 及高校合作者，不将整套工具归为个人独作。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：功耗模型应能解释结构变化为何改变能量，并说明校准误差何时会翻转设计排序。

思维方式

  • 把硅前预测当作需要校准的模型，而非测量事实。
  • 将工作负载、温度和活动率作为功耗输入。
  • 比较方案时先检查误差是否足以翻转收益。

可复用提问

  • 预测能效提升小于模型误差时，什么证据足以支持投片？
  • 功耗估计在哪类活动率或温度下最不可信？
  • 哪个硅后测量能最快区分模型偏差与架构问题？

适用边界

教程中的规划验证路径不能写成已完成硅后验证；论文最优设计点不外推至不同工艺或工作负载。

建议诊断 · 编辑提炼

建议验证（尚未执行）：按活动率、频率、温度分层，将模型与实测功率/任务时间对齐；用未参与校准的负载检验误差界。

架构挑战者 · 功耗性能模型与硅前验证挑战

预测能效提升小于模型误差时，什么证据足以支持投片？

技能：A2 交叉条件 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
ÊA、ÊB：同任务预测能量J；δA、δB：经验证的绝对误差上界J；DA、DB：完成时间；Dmax：截止秒；参数需由待评估系统测量。
条件性模型 · 编辑提炼
保守能量区间：EA∈[ÊA−δA,ÊA+δA]，EB∈[ÊB−δB,ÊB+δB]。
交叉条件
只有 ÊA+δA < ÊB−δB 且DA≤Dmax时，A的节能结论在该误差界内稳健。区间相交应补证据。
最强反例
模型漏掉温度相关漏电或共享资源活动，名义节能区间失真。
生产验证
建议验证（尚未执行）：按活动率、频率、温度分层，将模型与实测功率/任务时间对齐；用未参与校准的负载检验误差界。
跨领域迁移
迁移到CPU选型、AI加速器PPA预估与供应商预测区间。

已核验来源与证据范围

  1. Optimizing Pipelines for Power and Performance

    Viji Srinivasan; David Brooks; Michael Gschwind; Pradip Bose; Victor Zyuban; Philip N. Strenski; Philip G. Emma · 2002 · 论文全文；§3 Analytical Pipeline Model；§4 模拟和功耗建模；§6 敏感性分析。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：署名共同作者；该作品支持团队贡献，未据署名推断个人独占责任。。

  2. Power-Aware Microarchitectures: Design, Modeling and Metrics

    Pradip Bose；教程致谢 Victor Zyuban、Alper Buyuktosunoglu、Zhigang Hu、Viji Srinivasan 等 · 2005-08-14 · 作者教程；幻灯片 10–11 指标，17–23 PowerTimer 模型和验证流程。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：本人讲授的技术教程；其中工具与研究明确为合作成果。。

保留的代表来源
  1. IBM Research：POWER硅前建模回顾[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  2. Hot Chips 2005公开议程[Public] 功耗感知微架构教程列名
  3. Optimizing Pipelines for Power and Performance2002 · §3 Analytical Pipeline Model；§4 模拟和功耗建模；§6 敏感性分析
  4. Power-Aware Microarchitectures: Design, Modeling and Metrics2005-08-14 · 幻灯片 10–11 指标，17–23 PowerTimer 模型和验证流程

相关短文：兆瓦约束

回到人物名单
241 · DVFS与低功耗电路系统协同

Kevin Nowka

主领域：物理实现、能效与能源边界 · 关联领域：CPU 微架构与工业实现 ／ 编译器、运行时与并行编程

把电压控制与真实时序负载、转换代价和电路分区联系起来。

最重要贡献

  • 与 Dao、Oklobdzija 共同分析电压缩放和工艺变化下的锁存器/触发器。
  • 与 Agarwal、Jamsek 共同提出可逐块选择电压并通过性能反馈调整的专利方案。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-06；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

所选一手作品分别为电路模拟论文和专利说明书；后者只支持提出的机制，不证明产品采用。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑解读：降电压是否省能量取决于时序、驱动和切换成本；局部控制还必须支付电平转换代价。

思维方式

  • 区分瞬时功率、完成时间和完整任务能量。
  • 把变压变频开销及外围常驻功率计入比较。
  • 由任务截止时间限制最低可用性能。

可复用提问

  • 降频省下的动态功率是否被更长的运行时间抵消？
  • 内存受限时，降核心频率能省多少完整系统能量？
  • 何时race-to-idle优于持续低频？

适用边界

所选测试平台比较采用 0.18µm 条件下的电路模拟；论文另含电压缩放测量示例，不能把后文模拟全部当作实测。专利不作为量产落地或实测收益证据。

建议诊断 · 编辑提炼

建议验证（尚未执行）：固定输入，扫描电压/频率和任务截止条件；测系统能量、转换时间与完成率，再用突发负载检验策略。

架构挑战者 · DVFS与低功耗电路系统协同挑战

降频省下的动态功率是否被更长的运行时间抵消？

技能：A2 交叉条件 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
Pi：模式i的系统平均W；Ti：完成同任务秒；Etri：模式转换额外J；D：截止秒；外围已含在Pi中；参数需由待评估系统测量。
条件性模型 · 编辑提炼
Ei=Pi×Ti+Etri；同边界内不得再次加入已计入平均功率的转换能量。
交叉条件
P低×T低+Etr低 < P高×T高+Etr高，且T低≤D。
最强反例
外围功率很高或频繁模式切换，使低频模式耗能更多。
生产验证
建议验证（尚未执行）：固定输入，扫描电压/频率和任务截止条件；测系统能量、转换时间与完成率，再用突发负载检验策略。
跨领域迁移
迁移到服务器核心频率策略、功率封顶与在线/离线混部。

已核验来源与证据范围

  1. Analysis of Clocked Timing Elements for Dynamic Voltage Scaling Effects over Process Parameter Variation

    Hoang Q. Dao; Kevin Nowka; Vojin G. Oklobdzija · 2001 · 论文全文；§2 Voltage Scaling；§3 Modified Test Bench；§4–5 sizing 和模拟条件。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：署名共同作者；该作品支持团队贡献，未据署名推断个人独占责任。。

  2. US7564259B2: Digital circuit with dynamic power and performance control via per-block selectable operating voltage

    Kanak B. Agarwal; Damir A. Jamsek; Kevin J. Nowka · 2009-07-21 · 专利说明书全文；Description of Illustrative Embodiment，Figures 1–3；Claims 1、15–16。已取得全文并核验署名与所列机制章节；证据：实质一手正文；用途：共同发明人；专利仅核验提出的技术方案，不主张商业采用。。

保留的代表来源
  1. IBM Research：Kevin Nowka署名技术文献[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  2. IBM Research：Circuit design for low power[Public] 技术内容及署名；[Inferred] 推理方法与挑战模型
  3. Hot Chips 2005公开议程[Public] 低功耗电路教程列名
  4. Analysis of Clocked Timing Elements for Dynamic Voltage Scaling Effects over Process Parameter Variation2001 · §2 Voltage Scaling；§3 Modified Test Bench；§4–5 sizing 和模拟条件
  5. US7564259B2: Digital circuit with dynamic power and performance control via per-block selectable operating voltage2009-07-21 · Description of Illustrative Embodiment，Figures 1–3；Claims 1、15–16

相关短文：兆瓦约束

回到人物名单
290 · 将 POWER7 的传感、逐核调频与固件策略联成自适应能耗控制闭环。

Michael Floyd

主领域：物理实现、能效与能源边界

将 POWER7 的传感、逐核调频与固件策略联成自适应能耗控制闭环。

最重要贡献

  • 参与 POWER7 EnergyScale：以客户目标驱动感知—决策—执行，而非固定频率或单一省电策略。
  • 参与 POWER7+ 功耗代理，以活动、温度和电压估计芯片及核心功耗，支持细粒度控制。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

IBM POWER 能耗管理架构师；2011 年第一作者与 2012 年合作者。电路、传感器及模型属于多团队共同工作。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：逐核频率与共享电压域并不等价；控制器需同时考虑核心需求、温度及电源限制。

思维方式

  • 把控制目标与执行旋钮分开。
  • 用实测校准活动代理。

可复用提问

  • 逐核调频节省的动态功耗，是否被共享电压和低负载持续时间抵消？

适用边界

功耗估计不是直接逐核测量；共享电压限制独立优化，训练外工作负载及瞬态会增大误差。

建议诊断 · 编辑提炼

固定任务与性能下测量总能量、频率轨迹和瞬态功率，而非只看 TDP。

架构挑战者 · 将 POWER7 的传感、逐核调频与固件策略联成自适应能耗控制闭环。

逐核调频节省的动态功耗，是否被共享电压和低负载持续时间抵消？

技能：A7 PPA 与完整成本 A8 软硬件边界 A9 工作负载先行

变量与比较边界
逐核活动；共享电压；温度；控制周期
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：有效收益=原能量−控制后能量−转换开销，且性能与电压时序约束同时满足。
交叉条件
功耗估计不是直接逐核测量；共享电压限制独立优化，训练外工作负载及瞬态会增大误差。
最强反例
功耗估计不是直接逐核测量；共享电压限制独立优化，训练外工作负载及瞬态会增大误差。
生产验证
固定任务与性能下测量总能量、频率轨迹和瞬态功率，而非只看 TDP。
跨领域迁移
逐核频率与共享电压域并不等价；控制器需同时考虑核心需求、温度及电源限制。

已核验来源与证据范围

  1. Introducing the Adaptive Energy Management Features of the POWER7 Chip

    Michael Floyd, Malcolm Allen-Ware, Karthick Rajamani, Bishop Brock, Charles Lefurgy 等 · 2011-03/04 · 论文全文；PDF pp.1–3,7–10,14–15；Functional overview / Power proxy / 作者简介。已取得正文并核验所列章节；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  2. Accurate Fine-Grained IBM POWER7+ Power Proxy

    Wei Huang, Charles Lefurgy, William Kuk, Alper Buyuktosunoglu, Michael Floyd, Karthick Rajamani, Malcolm Allen-Ware, Bishop Brock · 2012 · 作者会议幻灯片；slides 4–15,17–22。已取得正文并核验所列章节；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

保留的代表来源
  1. Introducing the Adaptive Energy Management Features of the POWER7 ChipPDF pp.1–3,7–10,14–15；Functional overview / Power proxy / 作者简介
  2. Accurate Fine-Grained IBM POWER7+ Power Proxyslides 4–15,17–22
回到人物名单
291 · 把功耗管理硬件与固件作为可验证的协同系统

Bishop Brock

主领域：物理实现、能效与能源边界

把功耗管理硬件与固件作为可验证的协同系统，参与 POWER7 自适应控制及 POWER7+ 功耗建模。

最重要贡献

  • 参与 POWER7 能耗控制方案，并承担其硬件验证、微架构验证与功耗性能预测方法工作。
  • 合著 POWER7+ 功耗代理研究，使控制决策能够使用校准后的逐核功耗估计。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

2011 年论文作者简介明确说明其 POWER7 验证与预测职责；不能据共同署名把传感器或全部 EnergyScale 归于个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：策略正确性取决于传感误差、固件时延与硬件调节能力共同闭合；仅验证寄存器接口不足以验证节能策略。

思维方式

  • 同时验证硬件、固件和预测模型。
  • 区分平均准确性与最坏控制风险。

可复用提问

  • 功耗预测误差叠加控制延迟后，是否仍能守住功率上限？

适用边界

模型在被测试的芯片和负载上成立；不能用平均误差保证最坏瞬态的电源安全。

建议诊断 · 编辑提炼

注入负载切换、传感偏差和控制延迟，检查超限与恢复。

架构挑战者 · 把功耗管理硬件与固件作为可验证的协同系统，参与 POWER7 自适应控制及 POWER7+ 功耗建模。

功耗预测误差叠加控制延迟后，是否仍能守住功率上限？

技能：A1 假设挑战 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
代理误差；控制延迟；负载斜率；功率上限
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：安全余量≥估计误差上界+控制延迟期间功率增长，节能仅在约束内计入。
交叉条件
模型在被测试的芯片和负载上成立；不能用平均误差保证最坏瞬态的电源安全。
最强反例
模型在被测试的芯片和负载上成立；不能用平均误差保证最坏瞬态的电源安全。
生产验证
注入负载切换、传感偏差和控制延迟，检查超限与恢复。
跨领域迁移
策略正确性取决于传感误差、固件时延与硬件调节能力共同闭合；仅验证寄存器接口不足以验证节能策略。

已核验来源与证据范围

  1. Introducing the Adaptive Energy Management Features of the POWER7 Chip

    Michael Floyd, Malcolm Allen-Ware, Karthick Rajamani, Bishop Brock, Charles Lefurgy 等 · 2011-03/04 · 论文全文；PDF pp.1–3,7–10,14–15；Functional overview / Power proxy / 作者简介。已取得正文并核验所列章节；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  2. Accurate Fine-Grained IBM POWER7+ Power Proxy

    Wei Huang, Charles Lefurgy, William Kuk, Alper Buyuktosunoglu, Michael Floyd, Karthick Rajamani, Malcolm Allen-Ware, Bishop Brock · 2012 · 作者会议幻灯片；slides 4–15,17–22。已取得正文并核验所列章节；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

保留的代表来源
  1. Introducing the Adaptive Energy Management Features of the POWER7 ChipPDF pp.1–3,7–10,14–15；Functional overview / Power proxy / 作者简介
  2. Accurate Fine-Grained IBM POWER7+ Power Proxyslides 4–15,17–22
回到人物名单
292 · 以可校准的功耗模型连接服务器测量与运行时控制

Charles Lefurgy

主领域：物理实现、能效与能源边界

以可校准的功耗模型连接服务器测量与运行时控制，参与 POWER 能效管理。

最重要贡献

  • 参与 POWER7 的策略驱动能耗控制，利用实际负载与环境调节频率及电压。
  • 参与 POWER7+ 芯片和逐核功耗代理：分开建模活动、时钟与漏电，并考虑电压、温度和工艺差异。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

IBM Austin 研究者，论文记录其服务器能耗管理方向；POWER7+ 工作由 Huang、Lefurgy 等共同完成，不能将模型独占归属个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：活动计数只能解释部分功耗，必须叠加空闲时钟与温度相关漏电并用芯片测量校准。

思维方式

  • 分解功耗来源再拟合。
  • 分别检查芯片间、核心间和时间上的误差。

可复用提问

  • 同一活动计数在不同电压温度下，是否仍对应同一功耗？

适用边界

32 ms 代理采样与文中平均误差不代表任意微秒级尖峰；跨代迁移需要重校准。

建议诊断 · 编辑提炼

以独立负载留出集比较实测与估计，并报告有符号、绝对和尾部误差。

架构挑战者 · 以可校准的功耗模型连接服务器测量与运行时控制，参与 POWER 能效管理。

同一活动计数在不同电压温度下，是否仍对应同一功耗？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A9 工作负载先行

变量与比较边界
活动计数；V/f/T；工艺差异；采样周期
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：总功耗=活动项+时钟项+漏电项；各项必须在目标 V、f、T 范围重校准。
交叉条件
32 ms 代理采样与文中平均误差不代表任意微秒级尖峰；跨代迁移需要重校准。
最强反例
32 ms 代理采样与文中平均误差不代表任意微秒级尖峰；跨代迁移需要重校准。
生产验证
以独立负载留出集比较实测与估计，并报告有符号、绝对和尾部误差。
跨领域迁移
活动计数只能解释部分功耗，必须叠加空闲时钟与温度相关漏电并用芯片测量校准。

已核验来源与证据范围

  1. Introducing the Adaptive Energy Management Features of the POWER7 Chip

    Michael Floyd, Malcolm Allen-Ware, Karthick Rajamani, Bishop Brock, Charles Lefurgy 等 · 2011-03/04 · 论文全文；PDF pp.1–3,7–10,14–15；Functional overview / Power proxy / 作者简介。已取得正文并核验所列章节；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  2. Accurate Fine-Grained IBM POWER7+ Power Proxy

    Wei Huang, Charles Lefurgy, William Kuk, Alper Buyuktosunoglu, Michael Floyd, Karthick Rajamani, Malcolm Allen-Ware, Bishop Brock · 2012 · 作者会议幻灯片；slides 4–15,17–22。已取得正文并核验所列章节；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

保留的代表来源
  1. Introducing the Adaptive Energy Management Features of the POWER7 ChipPDF pp.1–3,7–10,14–15；Functional overview / Power proxy / 作者简介
  2. Accurate Fine-Grained IBM POWER7+ Power Proxyslides 4–15,17–22
回到人物名单
282 · 3D集成与微流体冷却

Muhannad Bakir

主领域：物理实现、能效与能源边界 · 关联领域：存储层次、缓存与数据局部性 ／ GPU、AI 与专用加速

把微流体冷却与三维芯片电互连共同设计，为高功率密度集成寻找可制造的散热路径。

最重要贡献

  • 与团队提出贯通芯片堆叠的微流道、微管与密封结构，兼顾电 TSV 和层间散热。
  • 本人报告明确散热鳍片高度与 TSV 电性能相互制约，推动热、电、制造三方面共同优化。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Muhannad S. Bakir 对应 Georgia Tech 的 Muhannad Bakir；专利为 Bakir、Sekar、Dang、King、Meindl 共同发明，2025 报告汇总本人实验室与合作者工作。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：将冷却液送入各层附近缩短热路径，同时保留电信号通道；更高鳍片有利散热，却可能增加 TSV 长度和电寄生，因而不能独立最大化冷却结构。

思维方式

  • 同时绘制电和热通道。
  • 扫描几何尺寸而非只看最高散热系数。
  • 验证密封与制造兼容性。

可复用提问

  • 散热增强带来的 TSV 寄生和泵功是否吃掉计算收益？
  • 哪些堆叠层需要独立供液？

适用边界

专利是公开实施方案，不能作为可靠性认证；2025 幻灯片中的峰值改善与特定几何模型相连，不能推广为所有芯片效果。密封、泵功、流阻及工艺良率必须计入。

建议诊断 · 编辑提炼

建议验证（尚未执行）：联合测流量压降、最高结温、电延迟与密封寿命；改变鳍片高度和 TSV 直径定位可行区域。

架构挑战者 · 3D集成与微流体冷却

散热增强带来的 TSV 寄生和泵功是否吃掉计算收益？

技能：A2 交叉条件 A7 PPA 与完整成本

变量与比较边界
Q：热功率；Rth：热阻；Δp：压降；F：流量；ηp：泵效率；τ：电延迟。
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：温升约 Q×Rth，泵功约 Δp×F/ηp；同时约束温度与 τ。
交叉条件
热约束阻止原本可行的3D集成，且液路与电路可共同制造。
最强反例
只减小热阻却超出泵功、电时序或密封预算。
生产验证
建议验证（尚未执行）：联合测流量压降、最高结温、电延迟与密封寿命；改变鳍片高度和 TSV 直径定位可行区域。
跨领域迁移
3D IC与背面供电协同。

已核验来源与证据范围

  1. US20090294954A1: 3-D ICs with microfluidic interconnects and methods of constructing same

    Muhannad S. Bakir、Deepak Sekar、Bing Dang、Calvin King Jr.、James D. Meindl · 2009-12-03 · 专利说明书全文；Detailed Description，Figures 1–6；Claims 1–10。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

  2. Opportunities for Microfluidic Cooling in Emerging Architectures

    Muhannad Bakir · 2025-05（ECTC，5月27–30日） · 作者幻灯片；合并PDF pp.11–24，仅 Bakir 的14张幻灯片。已取得正文并核验所列章节；证据：强：一手作品正文，归属限于署名团队及明确个人角色；用途：贡献、机制与边界。

保留的代表来源
  1. US20090294954A1: 3-D ICs with microfluidic interconnects and methods of constructing same2009-12-03 · Detailed Description，Figures 1–6；Claims 1–10
  2. Opportunities for Microfluidic Cooling in Emerging Architectures2025-05（ECTC，5月27–30日） · 合并PDF pp.11–24，仅 Bakir 的14张幻灯片
回到人物名单
293 · 参与以分层物理设计与实际时序诊断

Carl Anderson

主领域：物理实现、能效与能源边界

参与以分层物理设计与实际时序诊断，将高频 POWER 处理器架构落实为可制造芯片。

最重要贡献

  • POWER4 团队采用宏、单元、核心、芯片四层协同，统一时钟、供电、布线与时序约束。
  • 共同提出把光子发射的时空测量映射回网表路径，分解各级延迟并定位性能异常。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Carl J./Carl John Anderson，IBM 电路设计者；POWER4 论文作者简介明确其曾负责 G4 S/390 定制 CMOS 电路设计，后管理并负责 POWER4 物理设计。芯片由多地点团队共同完成，时序诊断方案为共同发明。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：长线延迟、时钟不确定性和局部器件速度共同决定可交付频率；把测量定位回逻辑与物理设计能缩短诊断闭环。

思维方式

  • 按物理层次并行设计。
  • 把失败定位到路径组成。

可复用提问

  • 限制频率的究竟是逻辑、长线还是时钟，而实测能否分辨？

适用边界

专利公开方案不证明已大规模部署；光学可观察性、分辨率及激励路径覆盖限制定位精度。

建议诊断 · 编辑提炼

用可重复激励比较仿真与逐级切换时间，检查跨层时序一致性。

架构挑战者 · 参与以分层物理设计与实际时序诊断，将高频 POWER 处理器架构落实为可制造芯片。

限制频率的究竟是逻辑、长线还是时钟，而实测能否分辨？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A10 产品判断

变量与比较边界
路径延迟；长线；时钟偏差；测量分辨率
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：路径时延=器件与互连各级延迟之和；剩余裕量须扣除时钟及测量不确定性。
交叉条件
专利公开方案不证明已大规模部署；光学可观察性、分辨率及激励路径覆盖限制定位精度。
最强反例
专利公开方案不证明已大规模部署；光学可观察性、分辨率及激励路径覆盖限制定位精度。
生产验证
用可重复激励比较仿真与逐级切换时间，检查跨层时序一致性。
跨领域迁移
长线延迟、时钟不确定性和局部器件速度共同决定可交付频率；把测量定位回逻辑与物理设计能缩短诊断闭环。

已核验来源与证据范围

  1. The circuit and physical design of the POWER4 microprocessor

    J. D. Warnock, J. M. Keaty, J. Petrovick, J. G. Clabes, C. J. Kircher, B. L. Krauter, P. J. Restle, B. A. Zoric, C. J. Anderson · 2002 · 论文全文；Design methodology；Clock distribution；作者简介。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  2. System and method for determining the delay makeup of a circuit (EP0937991A2)

    Carl John Anderson, Leendert Marinus Huisman, Daniel Ray Knebel, Phillip J. Nigh, Pia Naoko Sanda · 1999-08-25 · 专利申请说明书全文；Description Figs.1–2；Claims 1–5。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

保留的代表来源
  1. The circuit and physical design of the POWER4 microprocessorDesign methodology；Clock distribution；作者简介
  2. System and method for determining the delay makeup of a circuit (EP0937991A2)Description Figs.1–2；Claims 1–5
回到人物名单
295 · 以电路与工艺协同推进微处理器演进

Ian Young

主领域：物理实现、能效与能源边界

以电路与工艺协同推进微处理器演进，并建立超越 CMOS 器件的统一比较方法。

最重要贡献

  • 2018 年 IEEE Frederik Philips Award 官方理由中文转述：表彰其领导推动微处理器演进所需的电路与工艺研发。
  • 与 Kurd 提出共享环路滤波电容的多 VCO PLL，使不同频段振荡器复用面积昂贵的滤波部分。
  • 与 Nikonov 统一器件和电路评估假设，将能量、延迟、面积及功率密度约束放在同一框架比较。

IEEE Frederik Philips Award · 2018：领导推动微处理器演进所需的电路与工艺研发。（官方理由的中文转述） 原始来源

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Ian A. Young，Intel 电路与器件研究者；PLL 为两人共同发明，器件比较为两人共同研究。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：单项器件低能量不能保证系统优势：互连、转换与散热约束会改变排名；PLL 同样在频段覆盖和共享电路面积之间取舍。

思维方式

  • 统一比较假设后再排序。
  • 主动列出基准未捕获的优势。

可复用提问

  • 候选器件的优势在补齐外围与功率密度限制后是否仍存在？

适用边界

专利不是产品部署证据；beyond-CMOS 比较采用简化模型，未纳入长互连、完整时钟和待机功耗，亦不充分衡量非易失优势。

建议诊断 · 编辑提炼

用同功能、同面积和功率上限比较，并对互连与漏电补项做敏感性分析。

架构挑战者 · 以电路与工艺协同推进微处理器演进，并建立超越 CMOS 器件的统一比较方法。

候选器件的优势在补齐外围与功率密度限制后是否仍存在？

技能：A1 假设挑战 A2 交叉条件 A7 PPA 与完整成本

变量与比较边界
开关能量；延迟；面积；功率密度
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：可实现吞吐受单元延迟、面积密度与可散热功率共同限制，外围成本必须另计。
交叉条件
专利不是产品部署证据；beyond-CMOS 比较采用简化模型，未纳入长互连、完整时钟和待机功耗，亦不充分衡量非易失优势。
最强反例
专利不是产品部署证据；beyond-CMOS 比较采用简化模型，未纳入长互连、完整时钟和待机功耗，亦不充分衡量非易失优势。
生产验证
用同功能、同面积和功率上限比较，并对互连与漏电补项做敏感性分析。
跨领域迁移
单项器件低能量不能保证系统优势：互连、转换与散热约束会改变排名；PLL 同样在频段覆盖和共享电路面积之间取舍。

已核验来源与证据范围

  1. Multiple VCO phase lock loop architecture (US6670833B2)

    Nasser A. Kurd, Ian Young · 2003-12-30 · 专利说明书全文；Description；Figs.5–6；Claims。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  2. Overview of Beyond-CMOS Devices and A Uniform Methodology for Their Benchmarking

    Dmitri E. Nikonov, Ian A. Young · 2013（正文版本 2012-09-21） · 论文全文；§1、13–15；统一电路与功率密度约束。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  3. IEEE Frederik Philips Award

    IEEE · 2018 · 官方获奖理由；PDF p.7。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：颁奖机构；用途：贡献定位；不代替技术机制证据。

保留的代表来源
  1. Multiple VCO phase lock loop architecture (US6670833B2)Description；Figs.5–6；Claims
  2. Overview of Beyond-CMOS Devices and A Uniform Methodology for Their Benchmarking§1、13–15；统一电路与功率密度约束
  3. 2018 IEEE Frederik Philips Award官方获奖理由，p.7
回到人物名单
296 · 参与把动态电压频率调节与休眠漏电控制做成可运行的处理器电路机制。

Jeff Burns

主领域：物理实现、能效与能源边界

参与把动态电压频率调节与休眠漏电控制做成可运行的处理器电路机制。

最重要贡献

  • PowerPC SoC 用独立稳压的 PLL 供电，在逻辑电压改变时维持时钟运行，并修改跨域接口与低压存储电路。
  • 共同提出休眠输入及节点控制，降低栅氧化层电场，同时权衡栅漏电与亚阈值漏电。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Jeffrey L. Burns 为 IBM Austin 论文作者；两项成果均共同署名，不把 PLL、系统软件或所有电路独占归于个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：DVFS 需要电路和状态保持支持，不是软件写频率即可；休眠最佳输入也取决于不同漏电机制占比。

思维方式

  • 对工作与休眠状态分别优化。
  • 验证电压转换期间而非只测稳态。

可复用提问

  • 低负载持续时间是否足以回收调压或休眠进入退出的成本？

适用边界

早期 CMOS 原型及专利方案不能不经校准外推现代工艺；调压斜率、低压时序和唤醒开销限制适用区间。 论文部分稳态功耗测量未计 3.3 V I/O 域，须与全系统能量口径区分。

建议诊断 · 编辑提炼

记录电压轨迹、时钟连续性、状态恢复与总能量，按负载驻留时间扫描。

架构挑战者 · 参与把动态电压频率调节与休眠漏电控制做成可运行的处理器电路机制。

低负载持续时间是否足以回收调压或休眠进入退出的成本？

技能：A7 PPA 与完整成本 A8 软硬件边界 A9 工作负载先行

变量与比较边界
驻留时间；调压斜率；漏电分量；恢复成本
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：净节能=(原功率−低功率)×驻留时间−进入退出能量，且状态和时序安全。
交叉条件
早期 CMOS 原型及专利方案不能不经校准外推现代工艺；调压斜率、低压时序和唤醒开销限制适用区间。
最强反例
早期 CMOS 原型及专利方案不能不经校准外推现代工艺；调压斜率、低压时序和唤醒开销限制适用区间。
生产验证
记录电压轨迹、时钟连续性、状态恢复与总能量，按负载驻留时间扫描。
跨领域迁移
DVFS 需要电路和状态保持支持，不是软件写频率即可；休眠最佳输入也取决于不同漏电机制占比。

已核验来源与证据范围

  1. A 32-bit PowerPC System-on-a-Chip With Support for Dynamic Voltage Scaling and Dynamic Frequency Scaling

    Kevin J. Nowka, Gary D. Carpenter, Eric W. MacDonald, Hung C. Ngo, Bishop C. Brock, Koji I. Ishii, Tuyet Y. Nguyen, Jeffrey L. Burns · 2002-11 · 论文全文；§III–V、VII；作者上传正文，pp.1442–1446。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  2. Technique for mitigating gate leakage during a sleep state (US20040113657A1)

    Elad Alon, Jeffrey Burns, Kevin Nowka, Rahul Rao · 2004-06-17 · 专利申请说明书全文；Description Figs.2A–4；静态及动态电路。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

保留的代表来源
  1. A 32-bit PowerPC System-on-a-Chip With Support for Dynamic Voltage Scaling and Dynamic Frequency Scaling§III–V、VII；作者上传正文，pp.1442–1446
  2. Technique for mitigating gate leakage during a sleep state (US20040113657A1)Description Figs.2A–4；静态及动态电路
回到人物名单
297 · 参与以快速非线性控制与封装集成磁性电感

Ken Shepard

主领域：物理实现、能效与能源边界

参与以快速非线性控制与封装集成磁性电感，让细粒度片上供电具备可实现的瞬态响应。

最重要贡献

  • 45 nm SOI 集成降压器结合小信号稳定性和大信号快速响应，减轻输出去耦电容需求。
  • 2.5D 原型将多相变换器与硅中介层上的耦合磁芯电感集成，探索高电流密度供电。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Ken 为 Kenneth L. Shepard；Columbia 电路研究者，与 Sturcken、Carloni、Peterchev 及 IBM 团队共同完成，不能独占电感材料与制造贡献。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：更快反馈减小负载跃迁的储能缺口；反向磁耦合抵消直流磁场，缓解饱和并改善纹波。

思维方式

  • 用真实数字负载验证供电。
  • 将控制与被动器件协同设计。

可复用提问

  • 供电响应变快省下的电容与电压裕量，是否覆盖磁性器件损耗？

适用边界

集成带来电感损耗、制造及面积代价；原型效率依负载与转换比而变，不能只看电流密度。

建议诊断 · 编辑提炼

扫描负载阶跃、转换比及温度，联合报告效率、纹波和面积。

架构挑战者 · 参与以快速非线性控制与封装集成磁性电感，让细粒度片上供电具备可实现的瞬态响应。

供电响应变快省下的电容与电压裕量，是否覆盖磁性器件损耗？

技能：A2 交叉条件 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
反馈带宽；di/dt；电感耦合；转换比
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：有效收益=逻辑低压节能−转换器及封装新增损耗，且最坏负载跃迁电压不过界。
交叉条件
集成带来电感损耗、制造及面积代价；原型效率依负载与转换比而变，不能只看电流密度。
最强反例
集成带来电感损耗、制造及面积代价；原型效率依负载与转换比而变，不能只看电流密度。
生产验证
扫描负载阶跃、转换比及温度，联合报告效率、纹波和面积。
跨领域迁移
更快反馈减小负载跃迁的储能缺口；反向磁耦合抵消直流磁场，缓解饱和并改善纹波。

已核验来源与证据范围

  1. A Switched-Inductor Integrated Voltage Regulator With Nonlinear Feedback and Network-on-Chip Load in 45 nm SOI

    Noah Sturcken, Michele Petracca, Steven Warren, Paolo Mantovani, Luca Carloni, Angel Peterchev, Kenneth L. Shepard · 2012-08 · 论文全文；§II–V；pp.1935–1945。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  2. A 2.5D Integrated Voltage Regulator Using Coupled-Magnetic-Core Inductors on Silicon Interposer

    Noah Sturcken 等；Kenneth L. Shepard · 2013-01 · 论文全文；§II–IV；pp.244 起，耦合电感与实测。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

保留的代表来源
  1. A Switched-Inductor Integrated Voltage Regulator With Nonlinear Feedback and Network-on-Chip Load in 45 nm SOI§II–V；pp.1935–1945
  2. A 2.5D Integrated Voltage Regulator Using Coupled-Magnetic-Core Inductors on Silicon Interposer§II–IV；pp.244 起，耦合电感与实测
回到人物名单
298 · 随机模型驱动的系统功耗管理

Massoud Pedram

主领域：物理实现、能效与能源边界 · 关联领域：云、数据中心与基础设施经济性

把电源管理从固定超时规则推进为有状态、带性能约束的系统策略优化。

最重要贡献

  • 参与将并发、同步及请求分派写入可控随机 Petri 网，再转换为连续时间 Markov 决策过程，联合优化分派与电源状态。
  • 与 Peng Rong 将电池放电倍率及静置恢复效应加入状态模型，在延迟和丢失率约束下优化电源选择及服务策略。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

USC 两篇原始论文共同作者；模型和算法与 Qiu、Wu、Rong 等共同完成，不将学生及团队成果独占归为个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：电源状态、服务队列与请求路由相互依赖；只优化单器件的平均功率可能错过系统约束。

思维方式

  • 先定义可观测状态和转移成本。
  • 把服务质量约束与功耗目标一起优化。

可复用提问

  • 局部休眠最省电的策略，是否因排队、唤醒及电源状态变化而损失全系统收益？

适用边界

最优性针对给定随机模型和约束成立；非指数过程需分阶段近似，状态空间和负载漂移影响可用性；电池结论不能直接外推服务器供电。

建议诊断 · 编辑提炼

用独立到达轨迹验证平均及尾延迟、丢失率、切换能量和系统总能量；电池场景另测实际交付容量。

架构挑战者 · 把电源管理从固定超时规则推进为有状态、带性能约束的系统策略优化。

局部休眠最省电的策略，是否因排队、唤醒及电源状态变化而损失全系统收益？

技能：A3 瓶颈识别 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
到达分布；队列状态；唤醒成本；电源状态
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：在服务约束内最小化驻留功耗与状态切换能量之和；最优性范围受建模假设限制。
交叉条件
当负载变化快于模型更新，策略求解优势可能被估计错误抵消。
最强反例
最优性针对给定随机模型和约束成立；非指数过程需分阶段近似，状态空间和负载漂移影响可用性；电池结论不能直接外推服务器供电。
生产验证
用独立到达轨迹验证平均及尾延迟、丢失率、切换能量和系统总能量；电池场景另测实际交付容量。
跨领域迁移
将请求分派、队列及电源状态合并评估，而不是分别寻找局部最优。

已核验来源与证据范围

  1. Dynamic Power Management of Complex Systems Using Generalized Stochastic Petri Nets

    Qinru Qiu, Qing Wu, Massoud Pedram · 2000 · 作者论文全文（大学存档）；§II.1–II.4；PDF pp.2–4；§III。已取得正文并核验署名、机制章节与边界；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  2. Battery-Aware Power Management Based on Markovian Decision Processes

    Peng Rong, Massoud Pedram · 2002 · 作者论文全文（大学存档）；§2.1–2.2；Figs.3–6；§3–4。已取得正文并核验署名、机制章节与边界；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

保留的代表来源
  1. Dynamic Power Management of Complex Systems Using Generalized Stochastic Petri Nets§II.1–II.4；PDF pp.2–4；§III
  2. Battery-Aware Power Management Based on Markovian Decision Processes§2.1–2.2；Figs.3–6；§3–4
回到人物名单
300 · 将可更新的浮栅模拟存储与电流域运算结合

Jeremy Holleman

主领域：物理实现、能效与能源边界

将可更新的浮栅模拟存储与电流域运算结合，演示微瓦级在线学习和特征提取。

最重要贡献

  • 与 Junjie Lu 提出可随机选择、双向更新的浮栅模拟存储，避免每单元高压开关或电荷泵。
  • 参与实测三层七节点模拟学习芯片，利用算法反馈容忍模拟电路误差。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

两项工作均来自 Tennessee 团队；Holleman 为合著者，器件、算法和芯片测量不能归为其个人独占。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：存储参数靠近模拟计算，电流求和及在线聚类减少数字搬运；可控双向更新支持自适应学习。

思维方式

  • 将电路失配放进算法闭环。
  • 区分模拟算术峰值与任务级准确率。

可复用提问

  • 模拟误差由训练反馈吸收后，剩余精度收益是否足以抵消校准与转换成本？

适用边界

1 TOPS/W 是指定原型峰值口径，非通用 DNN 或大模型性能；噪声、失配、写入控制和模型规模限制可迁移性。

建议诊断 · 编辑提炼

对失配、噪声与温度扫描，计入外围/写入能耗并比较相同任务质量。

架构挑战者 · 将可更新的浮栅模拟存储与电流域运算结合，演示微瓦级在线学习和特征提取。

模拟误差由训练反馈吸收后，剩余精度收益是否足以抵消校准与转换成本？

技能：A2 交叉条件 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
写入误差；失配；外围能量；学习收敛
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：可用效率=任务准确率约束下有效计算/含存储更新及外围的总能量。
交叉条件
1 TOPS/W 是指定原型峰值口径，非通用 DNN 或大模型性能；噪声、失配、写入控制和模型规模限制可迁移性。
最强反例
1 TOPS/W 是指定原型峰值口径，非通用 DNN 或大模型性能；噪声、失配、写入控制和模型规模限制可迁移性。
生产验证
对失配、噪声与温度扫描，计入外围/写入能耗并比较相同任务质量。
跨领域迁移
存储参数靠近模拟计算，电流求和及在线聚类减少数字搬运；可控双向更新支持自适应学习。

已核验来源与证据范围

  1. A Floating-Gate Analog Memory with Bidirectional Sigmoid Updates in a Standard Digital Process

    Junjie Lu and Jeremy Holleman · 2013 · 论文全文；§II–IV；Figs.5–10。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

  2. A 1 TOPS/W Analog Deep Machine-Learning Engine With Floating-Gate Storage in 0.13 µm CMOS

    Junjie Lu, Steven Young, Itamar Arel, Jeremy Holleman · 2015-01 · 论文全文；§II–IV；pp.270–281。已取得正文并复核作者署名及所列机制；复用本批次已保存正文或重新打开全文；证据：强：作者署名原始技术正文；用途：贡献、机制及适用边界。

保留的代表来源
  1. A Floating-Gate Analog Memory with Bidirectional Sigmoid Updates in a Standard Digital Process§II–IV；Figs.5–10
  2. A 1 TOPS/W Analog Deep Machine-Learning Engine With Floating-Gate Storage in 0.13 µm CMOS§II–IV；pp.270–281
回到人物名单
283 · 硅互连基板与异构集成

Subramanian Iyer

主领域：物理实现、能效与能源边界

以硅互连基板和细间距裸芯片连接缩短芯片间距离，拓展超出传统封装的系统集成。

最重要贡献

  • 与团队测量 Si-IF 的短互连电特性，再以提取寄生进行收发电路模拟。
  • 与 Puneet Gupta 提出以硅基板直接承载多种裸芯片，减少封装及PCB连接层级。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

Subramanian S. Iyer 为 UCLA Si-IF 论文共同作者，和 Gupta 共同撰写2019年本人技术文章；不能将团队工艺与电路成果独占归于个人。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：先减少连接距离和寄生，再简化高速接口；细间距连接本身不等于整系统已实现性能。

思维方式

  • 从具体机制定位收益来源。
  • 把实现和软件代价纳入整系统比较。
  • 分别标注实测、模拟与提出的方案。

可复用提问

  • 短链路的寄生收益是否足以支付组装、散热及供电代价？
  • 接口能量结果中哪些是实测，哪些依赖电路模拟？

适用边界

2018论文区分实测插损、提取寄生与电路级模拟速率/能量；2019文章是系统路线论证，不能把设想的晶圆系统当作已验证量产。

建议诊断 · 编辑提炼

建议验证（尚未执行）：联合测插损、BER、包含ESD的链路能量、热循环良率及系统供电损耗。

架构挑战者 · 硅互连基板与异构集成

短链路的寄生收益是否足以支付组装、散热及供电代价？

技能：A2 交叉条件 A3 瓶颈识别 A7 PPA 与完整成本

变量与比较边界
Elink：链路能量；Epower：供电损耗；Ecool：散热分摊；Y：合格组装率。
条件性模型 · 编辑提炼
本站编辑诊断模型：比较完整任务Elink+Epower+Ecool，并保持BER、温度与Y合格。
交叉条件
原有瓶颈确实主导且新开销可控。
最强反例
短链路节能被ESD、供电或低组装良率抵消。
生产验证
建议验证（尚未执行）：联合测插损、BER、包含ESD的链路能量、热循环良率及系统供电损耗。
跨领域迁移
大面积硅基板和chiplet系统。

已核验来源与证据范围

  1. Electrical Characterization of High Performance Fine Pitch Interconnects in Silicon-Interconnect Fabric

    Sivachandra Jangam、Adeel Bajwa、Kannan Thankappan、Premsagar Kittur、Subramanian S. Iyer · 2018-06 · 论文全文；§II–IV，pp.1283–1288。已取得正文并核验所列机制段落；证据：强：实质一手正文；个人归属限于明确署名或自述；用途：贡献、机制与边界。

  2. Goodbye, Motherboard. Hello, Silicon-Interconnect Fabric

    Subramanian S. Iyer、Puneet Gupta · 2019-09-24 · 本人署名技术文章；正文 PCB连接限制、铜柱热压键合与Si-IF系统构想。已取得正文并核验所列机制段落；证据：强：实质一手正文；个人归属限于明确署名或自述；用途：贡献、机制与边界。

保留的代表来源
  1. Electrical Characterization of High Performance Fine Pitch Interconnects in Silicon-Interconnect Fabric2018-06 · §II–IV，pp.1283–1288
  2. Goodbye, Motherboard. Hello, Silicon-Interconnect Fabric2019 · 正文 PCB连接限制、铜柱热压键合与Si-IF系统构想
回到人物名单
277 · SRAM与非易失存储器可靠性

David Burnett（Motorola 存储器件）

主领域：物理实现、能效与能源边界 · 关联领域：存储层次、缓存与数据局部性

把存储器可靠性从单一平均参数推进到器件结构、统计分布与阵列失效的联合验证。

最重要贡献

  • 作为第一作者与Motorola团队研究BiCMOS SRAM的阱结构，通过二极管电荷收集与加速软错误测量交叉验证三重阱降低敏感节点收集电荷的作用。
  • 作为第一作者与团队分析NVM天然阈值分布，分离掺杂涨落与尺寸偏差，并检验阈值波动对数据保持失效尾部的贡献。

以上为基于署名作品的编辑提炼，非官方获奖理由。

本次关键贡献研究已核验 · 2026-10-07；不表示穷尽个人成果。

展开：背景、机制、取舍、诊断与来源

背景与贡献归属

本条显式选定1993及2002论文中Motorola Austin存储器件研究者David Burnett。两篇首页的姓名、机构、地点和研究主题连贯，作者研究档案同时收录两篇；不与Portland State的同名射频研究者合并，也不据此增加未经核验的中间名或后续职务。两项均为多人团队成果。

来源事实 · 与编辑解读分列

机制与核心论证 · 编辑解读

编辑提炼：器件级分布解释阵列可靠性时，应验证从电荷收集到错误事件、从阈值分布到保持寿命的因果链，不能以参数相关性替代失效机制。

思维方式

  • 用不同测量方法检查同一物理解释。
  • 分开检验平均值、局部失配与阵列尾部。

可复用提问

  • 平均阈值与典型单元合格时，阵列最差尾部究竟由哪种物理机制决定？

适用边界

1993结论针对所测4Mb BiCMOS SRAM和α粒子条件，不能外推所有工艺与辐射源；2002研究明确指出其样本中的保持失效尾部主要受漏电路径差异影响，不能把阈值涨落说成全部失效的主因。

建议诊断 · 编辑提炼

保持单元、电压、辐射或循环条件一致，联合测电荷收集、位失效率、阈值分布及保持时间分布，分离模型参数的尾部影响。

架构挑战者 · 把存储器可靠性从单一平均参数推进到器件结构、统计分布与阵列失效的联合验证。

平均阈值与典型单元合格时，阵列最差尾部究竟由哪种物理机制决定？

技能：A1 假设挑战 A7 PPA 与完整成本 A8 软硬件边界

变量与比较边界
收集电荷；阈值分布；阵列规模；漏电路径尾部
条件性模型 · 编辑提炼
本站条件性诊断模型（编辑提炼，非作者公式）：阵列可靠性取决于单元失效分布、相关性及单元数量，典型值不能替代最差尾部。
交叉条件
一种变异源主导阈值分布，不意味着它也主导最终寿命分布。
最强反例
1993结论针对所测4Mb BiCMOS SRAM和α粒子条件，不能外推所有工艺与辐射源；2002研究明确指出其样本中的保持失效尾部主要受漏电路径差异影响，不能把阈值涨落说成全部失效的主因。
生产验证
保持单元、电压、辐射或循环条件一致，联合测电荷收集、位失效率、阈值分布及保持时间分布，分离模型参数的尾部影响。
跨领域迁移
把物理测量与阵列风险连接，并检验实际主导失效的变量。

已核验来源与证据范围

  1. Soft-Error-Rate Improvement in Advanced BiCMOS SRAMs

    David Burnett, Craig Lage, Al Bormann · 1993-04 · 论文正文（所列页）；原刊p.156：Introduction、SER Measurements、Fig.1说明。已取得搜索索引中的第156页实质正文和署名；原PDF直接打开超时，未声称核验其余页；证据：强：原始作者技术正文；取得范围明确列示；用途：贡献、机制及适用边界。

  2. Variation in Natural Threshold Voltage of NVM Circuits due to Dopant Fluctuations and its Impact on Reliability

    David Burnett, Jack Higman, Alex Hoefler, Chi-Nan Brian Li, Peter Kuhn · 2002 · 论文全文；PDF pp.1–4：NVM Device VT Mismatch and Model；Implications for NVM Data Retention；Figs.4–12。已取得并核验4页完整正文；NXP官方存档；证据：强：原始作者技术正文；取得范围明确列示；用途：贡献、机制及适用边界。

保留的代表来源
  1. Soft-Error-Rate Improvement in Advanced BiCMOS SRAMs原刊p.156：Introduction、SER Measurements、Fig.1说明
  2. Variation in Natural Threshold Voltage of NVM Circuits due to Dopant Fluctuations and its Impact on ReliabilityPDF pp.1–4：NVM Device VT Mismatch and Model；Implications for NVM Data Retention；Figs.4–12
  3. David Burnett — author research profile1993及2002两作品共列；仅身份辅助，不计第二技术作品
回到人物名单